TWI382453B - 半導體工件載體以及處理半導體工件之方法 - Google Patents

半導體工件載體以及處理半導體工件之方法 Download PDF

Info

Publication number
TWI382453B
TWI382453B TW97114532A TW97114532A TWI382453B TW I382453 B TWI382453 B TW I382453B TW 97114532 A TW97114532 A TW 97114532A TW 97114532 A TW97114532 A TW 97114532A TW I382453 B TWI382453 B TW I382453B
Authority
TW
Taiwan
Prior art keywords
carrier
substrate
assembly
semiconductor
support structure
Prior art date
Application number
TW97114532A
Other languages
English (en)
Other versions
TW200902382A (en
Inventor
Chee Peng Neo
Hong Hak Teo
Jamilon Bin Sukami
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200902382A publication Critical patent/TW200902382A/zh
Application granted granted Critical
Publication of TWI382453B publication Critical patent/TWI382453B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/15—Combined or convertible surface bonding means and/or assembly means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/269—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension including synthetic resin or polymer layer or component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

半導體工件載體以及處理半導體工件之方法
本揭示內容係關於半導體工件載體以及處理半導體工件之方法。
處理器、記憶體裝置、成像器及其他類型的微電子裝置通常製造在半導體工件或其他類型的工件上。在一典型的應用中，若干個別晶粒(例如，裝置)係使用精密且昂貴的設備與程序製造在一單一工件上。個別晶粒大體上包括一積體電路與複數個耦合至該積體電路的接合墊。該等接合墊在該晶粒上提供外部電接點，供應電壓、信號等透過其傳送至該積體電路以及自該積體電路傳送。該等接合墊通常非常小，且其係配置在一陣列(在接合墊之間具有微細間距)中。該等晶粒可能也相當精細。所以，製造後包裝該等晶粒以保護該等晶粒，且比連接至一印刷電路板還容易地連接該等接合墊至較大端子的另一陣列。該包裝接著可電連接至其他微電子裝置或許多類型的消費性或工業用電子產品中的電路。
電子產品製造商係在不斷壓力下以減低其產品的大小。因而，微電子晶粒製造商尋求減低併入該等電子產品之包裝晶粒的大小。一種減低包裝晶粒之大小的方法係減低該等晶粒之厚度。例如，一晶圓之背面通常經研磨，以減低形成在該晶圓上之晶粒的厚度。完成背部研磨之後，將該晶圓附著於一晶粒附著薄膜膠帶，接著切割以單切 (singulate)該等晶粒。該晶粒附著薄膜膠帶包括一基底以及一位在該基底上的黏著層。在單切之後，將該等晶粒從該基底移除，並置於一載帶上以暫時儲存。當從該基底移除該等晶粒時，該黏著層之區段保持附著於對應之晶粒，以促進該等晶粒之隨後附著於用於包裝之一基板。習知載帶包括一基底以及一位於該基底上的黏著層。為求簡單明瞭，於此區段，保持附著於該等晶粒之該晶粒附著薄膜膠帶的黏著層將稱為晶粒附著黏著，該載帶之黏著層將稱為載帶黏著。該等單切的晶粒係使用該晶粒附著黏著面向該載帶黏著而附著於該載帶。
習知載帶之一缺點係各晶粒需在一相對較短的時間後(例如，二或三個星期)自該載帶移除，因為該晶粒附著黏著與該載帶黏著間的接合會隨時間增強。若晶粒在載帶上儲存太久，可能會產生若干問題。第一，移除該晶粒可能造成該晶粒與該晶粒附著黏著間之分層，因為該晶粒附著黏著與該載帶黏著間的接合可能較該晶粒附著黏著與該晶粒間的接合更強。第二，需要加強力量才能將該晶粒從該載帶分開，而該加強力量可能使該晶粒破裂或遭受其他損害。第三，該載帶黏著之區段可能在該晶粒移除後保持附著於該晶粒附著黏著，其減低該晶粒在該基板或引線框架上的黏著強度。這可能導致該晶粒因為對該基板或引線框架的黏著力不足而自其上分層。因此，有需要改良半導體工件之處理。
本揭示內容之若干具體實施例的特定細節係參考半導體工件載體及用於處理工件之方法在下文中描述。該等半導體工件包括基板，於其上及/或其內製造微電子裝置、微機械裝置、資料儲存元件、光學元件、讀取/寫入組件及其他特徵。例如，可將SRAM、DRAM(例如，DDR－SDRAM)、快閃記憶體(例如，NAND快閃記憶體)、處理器、成像器及其他類型的裝置構造在半導體工件上。該等半導體工件可為半導體晶圓、玻璃基板、介電基板或許多其他類型的基板。此外，本發明之若干其他具體實施例可具有與在此段落中描述者不同之組態、組件或程序。因此，熟習此項技術人士將理解本發明可具有使用額外元件之其他具體實施例，或本發明可具有無須參考圖1A至5顯示及描述於下之若干元件的其他具體實施例。
在圖1A與1B所示的一具體實施例中，一半導體工件載體裝配件100包括(a)一支持結構110，其具有一大小用以容納一半導體工件之至少一部分的開口，及(b)一可置換式載體130，其定位於該開口。該可置換式載體130包括一基底132以及一位於該基底上的黏著層140。該基底132具有一表面，且該黏著層140僅覆蓋該表面之一區段。該黏著層亦可釋放地附著該可置換式載體於該支持結構。
圖1A係用於依據本揭示內容之一具體實施例處理半導體工件的載體裝配件100之俯視平面圖。圖1B係大體上沿圖1A之線1B－1B所取的載體裝配件100之示意性斷面圖。參考圖1A與1B二者，該載體裝配件100係經組態用以在處理 程序期間及/或之間暫時支持或承載一半導體工件，或該工件之一部分(例如，一微電子晶粒)。例如，該載體裝配件100可在如以下圖3所說明的一晶粒切割程序期間支持一半導體工件，或該裝配件100可在一如以下圖2A與2B所說明的晶圓重建程序之後，承載複數個微電子晶粒。或者，在該載體裝配件100暫時支持該(等)半導體組件之後，該(等)組件可從該裝配件100移除。
該說明的具體實施例之載體裝配件100包括一支持結構110以及一可釋放地附著於該支持結構110的可置換式載體130。該支持結構110可包括一大體上環形之框架，其具有一內表面112、一與該內表面112相對的外表面114、一第一表面116(圖1B)及一與該第一表面116相對的第二表面118。該說明的內表面112界定一大小用以容納一半導體工件的大體上圓形之開口120。然而，在另一具體實施例中，該支持結構110之該內表面112可能具有一不同的組態。例如，該支持結構可能沒有一大體上環形之形狀，及/或該開口的大小可能僅用以容納一工件之一部分。
該說明的具體實施例的可置換式載體130係可釋放地附著於該支持結構110的該第一表面116，且延伸橫跨該開口120。該說明的可置換式載體130包括一基底132以及一位在該基底132之一部分上的黏著層140。該基底132可為一大體上撓性之薄膜，其具有一面向該支持結構110的第一主要表面134；以及一與該第一主要表面134相對的第二主要表面138。該第一主要表面134具有一中心部分136a及一 在該中心部分136a外部的大體上環形之周邊部分136b。
該黏著層140係佈置於該第一主要表面134的該周邊部分136b上，且附著該基底132於該支持結構110。在該說明的具體實施例中，該黏著層140並非佈置於該第一主要表面134的該中心部分136a上，以致於該中心部分136a係曝露在外。因此，該第一主要表面134的該中心部分136a可提供一支持表面，一半導體組件或工件可直接附著於其上。在另一具體實施例中，該黏著層140可佈置於該中心部分136a的一或多個區段上。或者，該黏著層140僅覆蓋該第一主要表面134的一部分，以致於該表面134的一區段係曝露在外。
該黏著層140使得該可置換式載體130可選擇性地從該支持結構110拆離，以致於該支持結構110可被另一個可置換式載體130重複使用。例如，在若干應用中，該可置換式載體130可用於支持一單一工件，且在該工件拆離之後，該載體130可從該支持結構110卸離，且一第二可釋放載體130於該支持結構110。在其他應用中，該可置換式載體130可被若干不同工件重複使用。或者，該黏著層140可包括一UV－固化黏著或其他合適的黏著，該黏著可被操縱以將該可置換式載體130從該支持結構110選擇性釋放。
圖2A至3說明依據本揭示內容之若干具體實施例處理利用載體裝配件100之半導體組件及/或工件的不同方法。明確言之，圖2A係使用複數個附著於該可置換式載體130之半導體組件150的載體裝配件100之俯視平面圖。圖2B係實 質上沿圖2A之線2B－2B所取的該載體裝配件100與該等半導體組件150之示意性側視斷面圖。參考圖2A與2B，該等個別半導體組件150包括一微電子晶粒151及一位在該晶粒151上的黏著160(圖2B)。該等晶粒151包括一作用面152以及一與該作用面152相對的背面154(圖2B)。該等晶粒151亦可包括複數個配置在一位於該作用面152及該背面154之一或二者上之陣列中的端子(例如，接合墊)，且該等晶粒可進一步具有一可操作地耦合至該等端子的積體電路(示意地顯示在圖2B中)。在更進一步的具體實施例中，該等晶粒可包括感光陣列。在該說明的具體實施例中，該等晶粒151具有一高度H1 (圖2B)，該高度小於該支持結構110之一高度H2 (圖2B)。如此一來，該等晶粒151完全被容納在該開口120內，並未突出超過該支持結構110之該第二表面118。然而，在其他具體實施例中，該等晶粒151之該高度H1 可能大於該支持結構110之一高度H2 ，以致於該等晶粒151突出超過該第二表面118。
該黏著160可為一晶粒附著薄膜或其他用於將該等晶粒151的該等背面154可釋放地附著於該可置換式載體130的合適之耦合部件。該黏著160可在該晶粒151係附著於該載體裝配件100之前，佈置於該等晶粒151之該等背面154上，或該等黏著160可係佈置於該可置換式載體130上，接著該等晶粒151可係附著於該黏著160。或者，該等半導體組件150係直接附著於該基底132，以致於該黏著層140未直接定位在該等半導體組件150及該基底132之該第一主要表 面134間。切確言之，該半導體組件150之該黏著160係附著於該第一主要表面134的一曝露部分。因此，該黏著140可為一第一黏著，而該黏著160可為一具有與該第一黏著不同特性的的第二黏著。
在一應用中，該等半導體組件150係附著於該載體組件100作為一晶圓重建程序之部分。例如，該等晶粒151可形成在一半導體工件上，接著可切割該工件以單切該等晶粒151。在單切之前或之後，可測試該等個別晶粒151以偵測缺陷晶粒。該等已知良好晶粒151可係附著於載體裝配件100，以進一步測試、暫時儲存及/或進一步處理。該等半導體組件150可隨後從該載體裝配件100拆離，用於包裝或其他處理。
圖1至圖2B所說明之載體裝配件100的若干具體實施例可增加該裝配件100可支持半導體組件及/或工件的時間。因為該基底132之該第一主要表面134包括一曝露區段，所以該半導體組件150的該黏著160可係直接附著於該基底132而不接觸該黏著層140。因此，該半導體組件150的該黏著160不與該黏著層140接合，且造成許多習知載帶遭遇的困難。該黏著160亦可選擇具有一較該黏著140低的接合強度，因為該黏著160僅需要支撐單一組件150，但黏著140需要支撐該基底130及所有該等組件150的重量至支持結構110。因此，該等半導體組件150可以保持附著於該載體裝配件100的時間長度增加。
用於支持半導體組件之可釋放載體130之另一具體實施 例包括一大體上撓性之基底，其具有一第一主要表面及一與該第一主要表面相對的第二主要表面。該第一主要表面具有一大小用以承載至少一個半導體組件的第一部分，以及一不同於該第一部分的第二部分。該可釋放載體130進一步包括一佈置於該第一主要表面之該第二部分上但未佈置於該第一主要表面之該第一部分上的黏著層140。在又另一具體實施例中，一半導體組件處理裝配件包括一可釋放地耦合至該撓性基底之該表面之該第一部分的半導體組件。該載體裝配件100可藉由附著該可置換式載體之周邊周圍的該黏著層於一支持結構以及可釋放地連接一晶粒至該可置換式載體之一基底，而用於微電子晶粒之處理。該支持結構具有一開口，且該晶粒至少部分地定位於該支持結構之該開口，並與該黏著層橫向間隔。
用於處理半導體組件之一方法之使用該載體裝配件100的另一具體實施例包括提供一半導體組件，其具有一含一表面的晶粒及位於該表面上的一第一黏著層。提供該組件之後，該方法進一步包括使用接觸該載體之一基底之一第一部分的該第一黏著層，可釋放地附著該組件於一撓性載體。該載體進一步包括一位在該基底之一第二部分上但未位於該第一部分上的第二黏著層。
圖3係使用一附著於該裝配件100之半導體工件250的載體裝配件100之示意性側視斷面圖。該說明的半導體工件250包括複數個微電子晶粒151、一作用面252以及一與該作用面252相對的背面254。在其他具體實施例中，該工件 250可包含其他特徵取代該等晶粒151或除了該等晶粒151之外還可包含其他特徵。或者，一黏著260可釋放地附著該工件250之該背面254於該可置換式載體130之該第一主要表面134。該工件250係定位以致於該可置換式載體130之該黏著層140係在該工件250外部並與其橫向間隔。在其他具體實施例中，該工件250及/或該黏著260之一部分可接觸該黏著層140。
該載體裝配件100係經組態用以在處理程序期間及/或之間，暫時支持或承載該工件250。例如，該載體裝配件100可在一晶粒切割程序期間支持該工件250，該程序係使用一雷射、鋸子或其他機構沿線A－A切割該工件250以單切該等個別晶粒151。單切之後，該等個別晶粒151可自該載體裝配件100移除，用於包裝或其他處理。
圖4係依據本揭示內容之另一具體實施例的載體裝配件300之示意性側視斷面圖。該載體裝配件300大體上類似於以上圖1A至3所述的該載體裝配件100，唯一不同之處在於該說明的載體裝配件300進一步包括一可釋放地附著於該支持結構110之第二可置換式載體330。該第二可置換式載體330可與該第一可置換式載體130類似或完全相同。例如，該說明的第二可置換式載體330包括一基底332以及一位於該基底332之一部分上的黏著層340。該基底332可為一大體上撓性之薄膜，其具有一面向該支持結構110的第一主要表面334；以及一與該第一表面334相對的第二主要表面338。該第一主要表面334具有一中心部分336a；以及 一在該中心部分336a外部的大體上環形之周邊部分336b。
在該說明的具體實施例中，該黏著層340係佈置於該第一主要表面334的該周邊部分336b，且附著該基底332於該支持結構110的該第二表面118。雖然該黏著層340並未佈置於該說明的具體實施例中之該第一主要表面334的該中心部分336a，但在其他具體實施例中，該黏著層340可覆蓋該整個第一主要表面334。或者，在該工件250係耦合至該第一可置換式載體130之後，該第二可置換式載體330可以可釋放地附著於該支持結構110。該支持結構110以及該第一可置換式載體130與該第二可置換式載體330一起界定一封閉室390，該工件250係定位在其中。因此，該封閉室390可保護該工件250免遭污染及/或損害。
圖5係一用於依據本揭示內容之另一具體實施例處理半導體工件的載體裝配件400之俯視平面圖。該說明的載體裝配件400係大體上類似於以上圖1A與1B所述之該載體裝配件100。例如，該載體裝配件400包括一支持結構110以及一可釋放地附著於該支持結構110之可置換式載體430。然而，該說明的可置換式載體430包括一黏著層440，其除了佈置於該第一主要表面134的該周邊部分外，亦佈置於該第一主要表面134的該中心部分136a。明確言之，該黏著層440包括複數個曝露該第一主要表面134之區段的孔徑442。該說明的孔徑442具有一矩形組態，其可對應於圖2A與2B所說明之半導體組件150的大小。例如，該孔徑442可稍微大於該等黏著在該等孔徑442中的半導體組件。如此 一來，該等半導體組件150可置於對應的孔徑442中，並可釋放地直接附著於該第一主要表面134，而不需接觸該黏著層440。在其他具體實施例中，該等孔徑442可具有一不同的組態及/或大小。在額外的具體實施例中，該黏著層440可依不同配置佈置於該基底132上。
自前文中，應瞭解，在此已為了說明之目的而描述本發明之特定具體實施例，但可進行各種修改而不脫離本發明。例如，一具體實施例之許多元件可與其他具體實施例結合以添加或取代該其他具體實施例之該等元件。因此，本發明僅受限於所附申請專利範圍。
100‧‧‧半導體工件載體裝配件
110‧‧‧支持結構
112‧‧‧內表面
114‧‧‧外表面
116‧‧‧第一表面
118‧‧‧第二表面
120‧‧‧開口
130‧‧‧可置換式載體
132‧‧‧基底
134‧‧‧第一主要表面
136a‧‧‧中心部分
136b‧‧‧周邊部分
138‧‧‧第二主要表面
140‧‧‧黏著層
150‧‧‧半導體組件
151‧‧‧微電子晶粒
152‧‧‧作用面
154‧‧‧背面
160‧‧‧黏著
250‧‧‧半導體工件
252‧‧‧作用面
254‧‧‧背面
260‧‧‧黏著
300‧‧‧載體裝配件
330‧‧‧第二可置換式載體
332‧‧‧基底
334‧‧‧第一主要表面
336a‧‧‧中心部分
336b‧‧‧周邊部分
338‧‧‧第二主要表面
340‧‧‧黏著層
390‧‧‧封閉室
400‧‧‧載體裝配件
430‧‧‧可置換式載體
440‧‧‧黏著層
442‧‧‧孔徑
圖1A係用於依據本揭示內容之一具體實施例處理半導體工件的載體裝配件之俯視平面圖。
圖1B係大體上沿圖1A之線1B－1B所取的載體裝配件之示意性側視斷面圖。
圖2A係使用複數個附著於該可置換式載體之半導體組件的載體裝配件之俯視平面圖。
圖2B係實質上沿圖2A之線2B－2B所取之載體裝配件與半導體組件之示意性側視斷面圖。
圖3係使用一附著於該裝配件之半導體工件的載體裝配件之示意性側視斷面圖。
圖4係依據本揭示內容之另一具體實施例的載體裝配件之示意性側視斷面圖。
圖5係用於依據本揭示內容之另一具體實施例處理半導 體工件的載體裝配件之俯視平面圖。
100‧‧‧半導體工件載體裝配件
110‧‧‧支持結構
112‧‧‧內表面
114‧‧‧外表面
116‧‧‧第一表面
118‧‧‧第二表面
120‧‧‧開口
130‧‧‧可置換式載體
132‧‧‧基底
134‧‧‧第一主要表面
136a‧‧‧中心部分
136b‧‧‧周邊部分
138‧‧‧第二主要表面
140‧‧‧黏著層
150‧‧‧半導體組件
151‧‧‧微電子晶粒
152‧‧‧作用面
154‧‧‧背面
160‧‧‧黏著

Claims (20)

  1. 一種半導體工件載體裝配件，其包括：一支持結構，其具有一大小用以容納一半導體工件之至少一部分的開口；以及一可置換式載體，其包括一具有一表面的基底，該表面包括一周邊部分以及一大體上與該開口對齊的中心部分，以及一可釋放地附著該可置換式載體於該支持結構的黏著，其中該黏著僅覆蓋該周邊部分且其中該中心部分係曝露且大小用以直接耦合至一半導體組件，以及其中無需一半導體組件附著至該基底，該基底不包含一黏著。
  2. 如請求項1之載體裝配件，其中：該基底包含一撓性基底；該黏著層係佈置於該周邊部分上但未佈置於該中心部分；該支持結構進一步包括一第一面以及與該第一面相對的一第二面；該可置換式載體係一可釋放地附著於該第一面的第一可置換式載體；以及該裝配件進一步包含一可釋放地附著於該第二面的第二可置換式載體。
  3. 如請求項1之載體裝配件，其中：該基底的該表面包括一周邊部分以及一大體上與該開口對齊的中心部分；以及 該黏著係佈置於該周邊部分但未佈置於該中心部分上。
  4. 如請求項1之載體裝配件，其中該黏著係僅佈置於該基底之該表面之一環形部分上。
  5. 如請求項1之載體裝配件，其中：該表面之該區段包含一第一部分；以及該表面進一步包含一經組態用以承載一半導體組件的第二曝露部分。
  6. 如請求項1之載體裝配件，其中該基底包含一撓性基底。
  7. 如請求項1之載體裝配件，其中：該支持結構進一步包含一第一面以及與該第一面相對的一第二面；該可置換式載體係一可釋放地附著於該第一面的第一可置換式載體；以及該裝配件進一步包含一可釋放地附著於該第二面的第二可置換式載體。
  8. 如請求項1之載體裝配件，其中該黏著係一第一黏著，且該載體裝配件進一步包含：一半導體工件，其具有一主動側、一相對該主動側的背側及附著至該背側之一第二黏著，其中該第二黏著可釋放地附著該半導體工件至該基底；以及其中，該第一黏著具有不同於該第二黏著之特性，且係配置以保持該基底及該半導體工件於該支持結 構以及選擇性地從該支持結構釋放該基底。
  9. 一種用於支持半導體組件之可釋放載體，該可釋放載體包括：一大體上撓性之基底，其具有一第一主要表面以及與該第一主要表面相對的一第二主要表面，該第一主要表面具有一第一部分以及一不同於該第一部分的第二部分，其中該第一部分係曝露且調整大小使得複數個個別半導體組件可接觸該第一主要表面之該第一部分，且其中無需一半導體組件附著至該基底，該基底不包含一黏著；以及一黏著層，其佈置於該第一主要表面之該第二部分上但未佈置於該第一主要表面之該第一部分上。
  10. 如請求項9之可釋放載體，其中：該第一主要表面的該第一部分係曝露，且具有一大體上圓形之組態；以及該第一主要表面的該第二部分具有一大體上環形之組態。
  11. 如請求項9之可釋放載體，其中該第一主要表面的該第一部分具有一大體上矩形之組態。
  12. 如請求項9之可釋放載體，其中：該第一主要表面的該第一部分包含一中心部分；以及該第一主要表面的該第二部分包含一周邊部分。
  13. 如請求項9之可釋放載體，其中：該第一主要表面之該第一部分的大小用以承載一第一 半導體組件；該第一主要表面進一步包括一大小可用以承載一第二半導體組件的第三部分；以及該黏著層未佈置於該第一主要表面的該第三部分上。
  14. 一種半導體組件處理裝配件，該裝配件包括：一支持結構；一載體，其可釋放地附著於該支持結構，該載體包括一基底及一位於該基底上的黏著層，該基底具有含一第一部分及一對齊該支持結構的第二部分之一表面，其中該黏著層係佈置於該第二部分上，但未佈置於該第一部分上；以及一半導體組件，其可釋放地直接耦合至該基底之該表面之該第一部分，其中無需該半導體組件附著至該基底，該基底不包含一黏著。
  15. 如請求項14之裝配件，其中：該半導體組件包含一微電子晶粒及一位在該晶粒上的黏著，該晶粒具有一作用面及一與該作用面相對的背面；以及該黏著係直接附著於該晶粒之該背面及該基底之該表面之該第一部分。
  16. 如請求項14之裝配件，其進一步包含：一半導體工件，其可釋放地附著於該基底之該第一部分，該半導體工件包括該半導體組件、一作用面及一與該作用面相對的背面；以及 一黏著，其附著該工件之該表面於該基底之該表面之該第一部分。
  17. 如請求項14之裝配件，其中：該半導體組件包含一第一半導體組件；以及該裝配件進一步包含一第二半導體組件，其可釋放地附著於該基底之該表面之該第一部分，且與該第一半導體組件橫向間隔。
  18. 如請求項14之裝配件，其中：該支持結構包含一界定一開口的內表面；該載體延伸橫跨該開口；以及該半導體組件係定位在該開口中。
  19. 如請求項14之裝配件，其中：該支持結構包含一界定一開口的內表面、一與該內表面相對的外表面、一延伸在該內表面與外表面間的第一表面，以及一與該第一表面相對且延伸在該內表面與外表面間的第二表面；該載體包含一可釋放地附著於該支持結構之該第一表面的第一載體；以及該裝配件進一步包含一可釋放地附著於該支持結構之該第二表面的第二載體。
  20. 如請求項14之裝配件，其中：該基底之該表面包含一第一主要表面；該基底進一步包含一與該第一主要表面相對的第二主要表面；以及該黏著層未佈置於該第二主要表面上。
TW97114532A 2007-04-19 2008-04-21 半導體工件載體以及處理半導體工件之方法 TWI382453B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG200702852-5A SG147330A1 (en) 2007-04-19 2007-04-19 Semiconductor workpiece carriers and methods for processing semiconductor workpieces
US11/742,115 US8011513B2 (en) 2007-04-19 2007-04-30 Semiconductor workpiece carriers and methods for processing semiconductor workpieces

Publications (2)

Publication Number Publication Date
TW200902382A TW200902382A (en) 2009-01-16
TWI382453B true TWI382453B (zh) 2013-01-11

Family

ID=39872631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97114532A TWI382453B (zh) 2007-04-19 2008-04-21 半導體工件載體以及處理半導體工件之方法

Country Status (4)

Country Link
US (2) US8011513B2 (zh)
SG (1) SG147330A1 (zh)
TW (1) TWI382453B (zh)
WO (1) WO2008131287A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG147330A1 (en) 2007-04-19 2008-11-28 Micron Technology Inc Semiconductor workpiece carriers and methods for processing semiconductor workpieces
US8754504B2 (en) 2012-05-23 2014-06-17 United Microelectronics Corporation Thinned wafer and fabricating method thereof
KR20160145604A (ko) * 2014-04-22 2016-12-20 씨러스 로직 인코포레이티드 개별화된 디바이스 패키지들을 전달하는 방법들 및 시스템들

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1122776A2 (en) * 2000-02-07 2001-08-08 Lintec Corporation Process for producing semiconductor chip
US20020014465A1 (en) * 2000-07-26 2002-02-07 Chung Kevin Kwong-Tai Carrier tape
JP2004193237A (ja) * 2002-12-10 2004-07-08 Disco Abrasive Syst Ltd 粘着シートを具備するウェハー保持部材，及び粘着シートの剥離方法
US6770961B2 (en) * 2001-04-11 2004-08-03 Amkor Technology, Inc. Carrier frame and semiconductor package including carrier frame
US20050170612A1 (en) * 2003-12-01 2005-08-04 Tokyo Ohka Kogyo Co., Ltd. Substrate attaching method
WO2006023753A2 (en) * 2004-08-20 2006-03-02 Semitool, Inc. System for thinning a semiconductor workpiece
US20060102987A1 (en) * 2004-11-12 2006-05-18 Lintec Corporation Marking method and sheet for both protective film forming and dicing
US7098152B2 (en) * 2002-12-20 2006-08-29 General Chemical Performance Products, Llc Adhesive support method for wafer coating, thinning and backside processing
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
US20070066184A1 (en) * 2003-10-16 2007-03-22 Lintec Corporation Surface-protecting sheet and semiconductor wafer lapping method

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687693A (en) * 1985-06-13 1987-08-18 Stauffer Chemical Company Adhesively mountable die attach film
US6072239A (en) 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
DE19621124A1 (de) * 1996-05-24 1997-11-27 Siemens Ag Optoelektronischer Wandler und dessen Herstellungsverfahren
US6133070A (en) 1996-05-27 2000-10-17 Dai Nippon Printing Co., Ltd. Circuit member for semiconductor device, semiconductor device using the same, and method for manufacturing them
DE19640304C2 (de) * 1996-09-30 2000-10-12 Siemens Ag Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
US6583444B2 (en) 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
US6088901A (en) * 1997-06-10 2000-07-18 Siemens Aktiengesellschaft Method for producing a carrier element for semiconductor chips
US5950072A (en) * 1997-07-25 1999-09-07 Stmicroelectronics, Inc. Low-profile removable ball-grid-array integrated circuit package
JPH11312749A (ja) 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6515355B1 (en) * 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
JP2001068586A (ja) 1999-08-25 2001-03-16 Fujitsu Ltd 半導体装置
FR2798513B1 (fr) 1999-09-10 2002-03-22 Gemplus Card Int Procede pour le report de microplaquettes de circuit integre et dispositif utilise
JP3760085B2 (ja) * 2000-07-06 2006-03-29 リンテック株式会社 セラミックグリーンシート製造用工程フィルム
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
JP3824474B2 (ja) * 2000-07-19 2006-09-20 リンテック株式会社 ２軸延伸剥離フィルムのインライン製造方法
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
JP2002367931A (ja) * 2001-06-07 2002-12-20 Lintec Corp ダイボンディングシート貼着装置およびダイボンディングシートの貼着方法
JP2003152058A (ja) * 2001-11-13 2003-05-23 Lintec Corp ウェハ転写装置
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
JP2003303919A (ja) 2002-04-10 2003-10-24 Hitachi Ltd 半導体装置及びその製造方法
US6582983B1 (en) * 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
US7109574B2 (en) 2002-07-26 2006-09-19 Stmicroelectronics, Inc. Integrated circuit package with exposed die surfaces and auxiliary attachment
TWI246761B (en) * 2003-05-14 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
KR100517075B1 (ko) * 2003-08-11 2005-09-26 삼성전자주식회사 반도체 소자 제조 방법
US7169248B1 (en) * 2005-07-19 2007-01-30 Micron Technology, Inc. Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
US7498240B2 (en) * 2005-08-31 2009-03-03 Micron Technology, Inc. Microfeature workpieces, carriers, and associated methods
JP2007123362A (ja) * 2005-10-25 2007-05-17 Disco Abrasive Syst Ltd デバイスの製造方法
US7875501B2 (en) * 2006-03-15 2011-01-25 Shin-Etsu Polymer Co., Ltd. Holding jig, semiconductor wafer grinding method, semiconductor wafer protecting structure and semiconductor wafer grinding method and semiconductor chip fabrication method using the structure
US7682869B2 (en) * 2006-03-23 2010-03-23 Micron Technology, Inc. Method of packaging integrated circuit devices using preformed carrier
TWI328844B (en) * 2006-07-12 2010-08-11 Ind Tech Res Inst A packaging structure with protective layers and manufacture method thereof
SG147330A1 (en) 2007-04-19 2008-11-28 Micron Technology Inc Semiconductor workpiece carriers and methods for processing semiconductor workpieces
US7931769B2 (en) * 2007-12-21 2011-04-26 Micron Technology, Inc. Method of forming temporary carrier structure and associated release techniques
US8062958B2 (en) 2009-04-01 2011-11-22 Micron Technology, Inc. Microelectronic device wafers and methods of manufacturing

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1122776A2 (en) * 2000-02-07 2001-08-08 Lintec Corporation Process for producing semiconductor chip
US20020014465A1 (en) * 2000-07-26 2002-02-07 Chung Kevin Kwong-Tai Carrier tape
US6770961B2 (en) * 2001-04-11 2004-08-03 Amkor Technology, Inc. Carrier frame and semiconductor package including carrier frame
JP2004193237A (ja) * 2002-12-10 2004-07-08 Disco Abrasive Syst Ltd 粘着シートを具備するウェハー保持部材，及び粘着シートの剥離方法
US7098152B2 (en) * 2002-12-20 2006-08-29 General Chemical Performance Products, Llc Adhesive support method for wafer coating, thinning and backside processing
US20070066184A1 (en) * 2003-10-16 2007-03-22 Lintec Corporation Surface-protecting sheet and semiconductor wafer lapping method
US20050170612A1 (en) * 2003-12-01 2005-08-04 Tokyo Ohka Kogyo Co., Ltd. Substrate attaching method
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
WO2006023753A2 (en) * 2004-08-20 2006-03-02 Semitool, Inc. System for thinning a semiconductor workpiece
US20060102987A1 (en) * 2004-11-12 2006-05-18 Lintec Corporation Marking method and sheet for both protective film forming and dicing

Also Published As

Publication number Publication date
TW200902382A (en) 2009-01-16
US20110287581A1 (en) 2011-11-24
US8011513B2 (en) 2011-09-06
SG147330A1 (en) 2008-11-28
WO2008131287A1 (en) 2008-10-30
US20080261383A1 (en) 2008-10-23
US8476109B2 (en) 2013-07-02

Similar Documents

Publication Publication Date Title
US7297412B2 (en) Fabrication of stacked microelectronic devices
TW533757B (en) Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
US7294531B2 (en) Wafer level chip stack method
US7563642B2 (en) Manufacturing method of a semiconductor device
US6762074B1 (en) Method and apparatus for forming thin microelectronic dies
US7482695B2 (en) Stack MCP and manufacturing method thereof
US7051428B2 (en) In line system used in a semiconductor package assembling
KR100517075B1 (ko) 반도체 소자 제조 방법
TWI284960B (en) Manufacturing method of semiconductor device
US20100314746A1 (en) Semiconductor package and manufacturing method thereof
US20050255675A1 (en) Apparatus for supporting wafers for die singulation and subsequent handling and in-process wafer structure
JP2002100588A (ja) 半導体装置の製造方法
US7169248B1 (en) Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
JP3933118B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
CN109411377B (zh) 一种超薄来料封装方法及封装结构
TWI382453B (zh) 半導體工件載體以及處理半導體工件之方法
JP2007048876A (ja) 半導体装置の製造方法
JP5679735B2 (ja) パッケージ基板のハンドリング方法
TWI475606B (zh) 非均勻真空分佈晶粒附著尖端
US9462694B2 (en) Spacer layer for embedding semiconductor die
JP3803214B2 (ja) 半導体装置の製造方法
TW201929103A (zh) 封裝結構及其製造方法
JPH10501656A (ja) 半導体デバイス及びその量産方法
JP2009170470A (ja) 半導体装置の製造方法
KR20050038502A (ko) 적층 칩 패키지 제조 방법