KR20160145604A - 개별화된 디바이스 패키지들을 전달하는 방법들 및 시스템들 - Google Patents

개별화된 디바이스 패키지들을 전달하는 방법들 및 시스템들 Download PDF

Info

Publication number
KR20160145604A
KR20160145604A KR1020167029391A KR20167029391A KR20160145604A KR 20160145604 A KR20160145604 A KR 20160145604A KR 1020167029391 A KR1020167029391 A KR 1020167029391A KR 20167029391 A KR20167029391 A KR 20167029391A KR 20160145604 A KR20160145604 A KR 20160145604A
Authority
KR
South Korea
Prior art keywords
substrate
device packages
wafer
package
packages
Prior art date
Application number
KR1020167029391A
Other languages
English (en)
Inventor
3세 마틴 죠세프 가브리엘
제이슨 황
데이비드 티. 패턴
Original Assignee
씨러스 로직 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨러스 로직 인코포레이티드 filed Critical 씨러스 로직 인코포레이티드
Publication of KR20160145604A publication Critical patent/KR20160145604A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 개시의 실시예들에 따라, 방법은 웨이퍼 처리 장비에서 사용을 위해 적응된 기판(10)을 제공하는 단계를 포함할 수 있고, 기판은 그에 도포된 접착제(12)를 포함한다. 상기 방법은 또한 기판상에 복수의 디바이스 패키지들(14)을 재구성하는 단계를 포함할 수 있다. 본 개시의 이들 및 다른 실시예들에 따라, 장치는 웨이퍼 처리 장비에서 사용을 위해 적응된 기판(10), 기판에 도포된 접착제(12), 및 기판상에 재구성된 복수의 디바이스 패키지들(14)을 포함할 수 있다. 장치 패키지들(14)은 기판(10)상에 재구성될 때 검사의 대상이 된다.

Description

개별화된 디바이스 패키지들을 전달하는 방법들 및 시스템들{SYSTEMS AND METHODS FOR CARRYING SINGULATED DEVICE PACKAGES}
본 출원은 2014년 4월 22일에 출원된 미국 가특허 출원 번호 제 61/982,744 호 및 2015년 4월 20일에 출원된 미국 특허 출원 번호 제 14/690,763 호로부터의 우선권을 주장하고, 그 둘 모두는 참조로서 여기에 통합된다.
본 개시는 일반적으로 집적 회로 디바이스 패키지들의 처리 및 제작에 관한 것이다.
집적 회로들은 다양한 프로세스들 및 장비를 사용하여 다수의 별개의 단계들로 제작된다. 이들 프로세스들 및 경제적 요인들에서 차이들에 의해, 상이한 처리들이 세계 도처의 상이한 장소들에서 수행될 수 있다.
반도체 재료는 용융 프로세스에서 단결정으로 초기에 성장되고, 상기 용융 프로세스는 일반적으로 이러한 프로세스들을 위한 전용 판매 회사에 의해, 특수화된 설비에서 수행될 수 있다. 단결정들은 이후 "반도체 제조 공장" 또는 제조 설비에서 또한 처리될 수 있는 웨이퍼들로 슬라이스된다. 반도체 제조 공장에서, 실제 회로들은 다양한 알려진 반도체 처리 프로세스들을 사용하여 반도체 웨이퍼상에서 형성될 수 있다.
각각의 웨이퍼가 회로들로 형성되면, 이는 이후 최종 기계 가공, 검사, 개별화(예를 들면, 개별 회로들로 소잉(sawing) 또는 분리), 및 패키징을 위한 설비로 전송될 수 있다. 개별화에서, 웨이퍼는 다수의 개별적인 칩들 또는 회로들로 소잉되거나 분리될 수 있다. 몇몇 경우들에서, 각각의 칩은 이후 캐리어 또는 프레임에 장착될 수 있어 전기 리드들이 캐리어로부터 별개의 패드 장소들의 칩으로 배선-접합되고, 이후 최종 제품을 형성하기 위해 패키징되고(캡슐화되고) 라벨링된다. 다른 경우들에서, 칩은 다른 패키지로 장착되거나 캡슐화되지 않을 수 있지만, 독립형 디바이스의 역할을 하는 웨이퍼-레벨 칩 스케일 패키지 또는 유사한 패키지를 포함할 수 있다.
제작 동안, 캡슐화되든 캡슐화되지 않든 디바이스 패키지는 그 위에 형성된 회로가 정확하게 기능한 것을 보장하기 위해 다수의 상이한 스테이지들에서 검사될 수 있다. 예를 들면, 디바이스는 전처리, 오토클레이빙, 온도 주기 검사, 고온 소크 검사(high-temperature soak testing), 바이어스되지 않거나 바이어스된 초가속 응력 검사, 온도 습도 바이어스 검사, 및 다른 응력 및 기능성 검사를 포함하는 검사의 대상이 될 수 있다.
웨이퍼-레벨 칩-스케일 패키지(WLCSP)는 일반적으로 습기에 민감한 레벨 1 및 260 ℃에 순응적이고, 종종 많은 이러한 패키지-레벨 응력들을 통해 일반적으로 견고하지만, 검사 및 자격 검증을 종종 어렵게 하는 그에 내재된 피처들을 갖는다. 예를 들면, WLCSP들은 이들을 조정하기 어렵게 만드는 작은 폼 팩터들을 가질 수 있고, 높은 냉각 비용들 및 단일 사용 하드웨어를 필요로 하는 비표준 크기들이 될 수 있고, 재분배 층들, 다이 둘레들, 및 손상되는 노출된 범프들을 초래할 수 있는 개별화된 형태의 견고하지 않은 피처들을 포함할 수 있고, 그들이 정규 번-인 하드웨어 및 프로세스들을 지원하기 어렵게 만드는 작은 피치(예를 들면, 0.4 ㎜ 이하)를 가질 수 있다.
이러한 문제들을 처리하기 위한 기존 산업 솔루션들은 자격 검증의 목적들을 위해 WLCSP를 캡슐화함으로써 자격 검증하는 것을 포함한다(예를 들면, 몰드 화합물 또는 다른 에폭시로 WLCSP를 캡슐화). WLCSP를 캡슐화하는 것은 조정 손실로부터 WLCSP를 보호하는 이점을 갖는다. 그러나, 자격 검증의 목적들을 위해 WLCSP를 캡슐화하는 것은 많은 이유들 때문에 응력 검사에서 실제 최종 산출물을 나타내지 않는다. 첫째로, WLCSP는 그의 최종 사용에서 캡슐화되지 않을 수 있고, 검사를 위한 WLCSP를 캡슐화하는 임의의 패키지는 캡슐화되지 않은 WLCSP와 상이한 전기 특징들을 반드시 갖는 검사 장비 판독 지점들을 가질 수 있다. 둘째로, 이러한 판독 지점들에 대해 사용된 검사 하드웨어 및 검사 프로그램들은 검사를 위한 고객 설정을 요구할 수 있는 WLCSP의 생성에서 사용되지 않을 수 있다. 셋째로, 검사를 위해 WLCSP를 캡슐화하는 패키지가 실제 최종 산출물을 나타내지 않기 때문에, 패키지의 결함들은 그와 다른 만족스러운 WLCSP의 잘못된 장애들을 나타낼 수 있다. 넷째로, WLCSP가 몇몇 수분 민감도 레벨들 및 상기 특정 온도들(예를 들면, 260℃)에서 검사할 수 있는 동안, 검사를 위해 WLCSP를 캡슐화하는 패키지가 가능하지 않을 수 있다.
다른 산업 솔루션이 단일 WLCSP에 전용인 기판상에 WLCSP를 장착하는 플립-칩을 포함하지만, 캡슐화의 경우에서처럼 오버-몰드로 이를 캡슐화하지 않는다. 이러한 방식은 WLCSP를 캡슐화하는 것에 비해 더 정확하게 최종 사용 상태들을 나타내지만, 이러한 방식은 검사 동안 조정으로부터 WLCSP를 보호하지 않을 수 있다.
본 개시의 목적은 개선된 개별화된 디바이스 패키지들을 전달하는 방법들 및 시스템들을 제공하는 것이다.
본 개시의 교시들에 따라, 디바이스 패키지들을 검사 및 자격 검증하기 위한 기존 방식들과 연관된 하나 이상의 이점들 및 문제들이 감소되거나 제거될 수 있다.
본 개시의 실시예들에 따라, 방법은 웨이퍼 처리 장비에서 사용을 위해 적응된 기판을 제공하는 단계를 포함할 수 있고, 기판은 그에 도포된 접착제를 포함한다. 방법은 또한 기판상에 복수의 디바이스 패키지들을 재구성하는 단계를 포함할 수 있다.
본 개시의 이들 및 다른 실시예들에 따라, 장치는 웨이퍼 처리 장비에서 사용을 위해 적응된 기판, 기판에 도포된 접착제, 및 기판상에 재구성된 복수의 디바이스 패키지들을 포함할 수 있다.
본 개시의 기술적 이점들은 여기에 포함된 도면들, 상세한 설명 및 청구항들로부터 당업자에게 쉽게 명백할 수 있다. 실시예들의 목적들 및 이점들은 청구항들에서 특별히 지시된 요소들, 피처들, 및 조합들에 의해 적어도 실현 및 달성될 것이다.
전술한 일반 기술 및 다음의 상세한 설명 모두는 예시들이고 설명적이고 본 개시에서 설명된 청구항들을 제한하지 않는다는 것이 이해될 것이다.
본 발명에 따라, 디바이스 패키지들을 검사 및 자격 검증하기 위한 기존 방식들과 연관된 하나 이상의 이점들 및 문제들이 감소되거나 제거될 수 있다.
도 1은 본 개시의 실시예들에 따라 디바이스 캐리어로서 사용을 위한 기판을 도시하는 도면.
도 2는 본 개시의 실시예들에 따라 디바이스 캐리어로서 기판을 사용하는 디바이스 패키지들을 재구성하고 검사하기 위한 일 예시적인 방법의 플로차트.
도 3은 본 개시의 실시예들에 따라, 도 1의 기판을 조정하기 위해 사용될 수 있는 웨이퍼 처리 장비의 일 예를 도시하는 도면.
도 4는 본 개시의 실시예들에 따라 도 3에 도시된 웨이퍼 처리 장비와 관련되어 사용될 수 있는 검사 디바이스의 일 예를 도시하는 도면.
본 실시예들 및 그의 이점들의 더 완전한 이해는 첨부하는 도면들과 함께 취해진 다음의 기술을 참조함으로써 획득될 수 있고, 유사한 참조 번호들은 유사한 피처들을 나타낸다.
도 1은 본 개시의 실시예들에 따라 디바이스 캐리어로서 사용을 위한 기판(10)을 도시한다. 도 1에 도시된 바와 같이, 기판(10)은 그의 표면에 도포된 접착제(12) 및 접착제(12)에 의해 기판(10)에 접착된 기판(10)상에 재구성된 복수의 디바이스 패키지들(14)을 포함할 수 있다.
기판(10)은 검사 및 자격 검증을 위해 디바이스 패키지들을 갖는 임의의 적절한 기판을 포함할 수 있다. 몇몇 실시예들에서, 기판(10)은 웨이퍼 처리 장비에 사용을 위해 적응될 수 있고, 따라서 그에 따라 웨이퍼 처리 장비에 사용될 수 있는 반도체 웨이퍼와 유사하게 크기가 정해지고 및/또는 성형될 수 있다. 몇몇 실시예들에서, 기판(10)은 반도체 웨이퍼(예를 들면, 실리콘 웨이퍼)를 포함할 수 있다. 다른 실시예들에서, 기판(10)은 세라믹 웨이퍼를 포함할 수 있다. 그러나, 본 개시의 실시예들은 반도체 웨이퍼 또는 세라믹 웨이퍼를 포함하는 기판(10)에 제한되지 않고, 본 개시에 따라 임의의 적절한 기판을 포함할 수 있다.
접착제(12)는 기판(10)에 디바이스 패키지들(14)을 결합하기 위해 임의의 적절한 접착제 재료를 포함할 수 있다. 예를 들면, 몇몇 실시예들에서, 접착제(12)는 양면 접착 테이프의 층 또는 막을 포함할 수 있다. 다른 실시예들에서, 접착제(12)는 디바이스 패키지들(14)이 기판(10)에 디바이스 패키지들(14)을 부착하기 위해 기판(10)상에 재구성된 후 경화되는 에폭시를 포함할 수 있다. 또 다른 실시예들에서, 접착제(12)는 디바이스 패키지들(14) 및 기판(10) 사이의 일시적 접합을 제공하기 위한 재료를 포함할 수 있고, 상기 재료는 기판(10)으로부터 디바이스 패키지들(14)의 효과적인 제거를 허용할 수 있다(예를 들면, 장애 분석을 위해 하나 이상의 디바이스 패키지들(14)을 제거하기 위해). 일시적 접합을 제공하기 위한 재료들의 예들은 실리콘 접착제로 각각의 측면상에 폴리이미드 코팅된 고온 막들 및 반도체 웨이퍼들의 그라인딩 및 다이싱을 동안 일시적인 접합을 위해 설계된 제어된 해제 테이프들을 포함한다.
도 1에 의해 나타낸 실시예들에서, 복수의 디바이스 패키지들(14)은 웨이퍼-레벨 칩-스케일 패키지들(WLCSP들)을 포함한다. 그러나, 임의의 적절한 디바이스 패키지는 리드프레임(leadframe)-기반 패키지, 라미네이트-기반 패키지, 밀폐 패키지, 베어-다이(bare-die) 패키지, 팬-아웃 웨이퍼-레벨 칩-스케일 패키지, 등을 제한 없이 포함하여 여기에 기술된 것들과 유사하거나 동일한 방식으로 기판(10)상에 재구성될 수 있다. 몇몇 실시예들에서, 기판(10)상에 복수의 디바이스 패키지들(14)을 재구성하는 것은 웨이퍼 프레임상에 개별화된 소스 웨이퍼로부터 복수의 디바이스 패키지들(14)의 각각을 검색하는 것 및 기판(10)상에 복수의 디바이스 패키지들(14)의 각각을 배치하는 것을 포함한다. 다른 실시예들에서, 기판(10)상에 복수의 디바이스 패키지들(14)을 재구성하는 것은 소스 캐리어 테이프로부터 복수의 디바이스 패키지들의 각각을 검색하는 것 및 기판(10)상에 복수의 디바이스 패키지들의 각각을 배치하는 것을 포함한다.
따라서, 상기에 기술된 바와 같이, 장치는 기판(10)에 도포된 접착제(12)에 의해 웨이퍼 처리 장비에서 사용을 위해 적응된 기판(10), 및 기판(10)상에 재구성된 복수의 디바이스 패키지들(14)을 포함할 수 있다.
몇몇 실시예들에서, 특히 기판(10)이 WLCSP들을 갖기 위해 사용되는 것들에서, 기판(10)을 포함하는 재료는 기판(10)의 열팽창의 계수가 복수의 디바이스 패키지들(14)의 열 팽창의 계수의 것과 거의 동등하도록 선택될 수 있다. 예를 들면, 디바이스 패키지들(14)이 실리콘을 포함하는 실시예들에서, 기판(10)은 또한 실리콘을 포함할 수 있거나 실리콘의 열 팽창의 계수와 거의 동등한 열 팽창의 계수를 갖는 재료를 포함할 수 있다. 디바이스 패키지들(14) 및 기판(10)의 열 팽창 속성들을 매칭시킴으로써, 기판(10)은 검사 및 자격 검증 동안 디바이스 패키지들(14)상에 배치된 열적 응력들에 순응할 수 있어서, 이는 검사 및 자격 검증 동안 디바이스 패키지들(14)에 대한 손상의 가능성을 감소시킬 수 있다.
여기에 기술된 방식으로 디바이스 패키지 캐리어로서 기판(10)을 사용함으로써, 검사 및 자격 검증 동안 디바이스 패키지들상에 배치된 모든 응력들을 철회되고, 동시에 기존 어셈블리 및 테스트 장비와 호환가능하고 기존 제품 하드웨어 및 검사 프로그램들을 사용하여 자동화된 검사를 지원할 수 있는 캐리어가 제공된다. 이러한 캐리어는 디바이스 손상을 감소시키기 위해 모든 조정, 스트레싱, 및 배송 단계들에 걸쳐 디바이스 패키지들을 유지 및 지지할 수 있다. 이러한 캐리어는 또한 그의 핀들 모두에 대한 전기적 검사를 지원하기 위해 장비를 테스트하기에 충분한 정확성을 갖는 디바이스들을 나타낼 수 있고, 일반적으로 많은 디바이스 변형들을 지원하는 것이 가능할 수 있다.
도 2는 본 개시의 실시예들에 따라 디바이스 캐리어로서 기판을 사용하는 디바이스 패키지들을 재구성 및 검사하기 위한 일 예시적인 방법(20)의 플로 차트를 도시한다. 특정 실시예들에 따라, 방법(20)은 단계(22)에서 시작할 수 있다. 상기에 주의된 바와 같이, 본 개시의 교시들은 도 1에 도시되는 기판(10)의 다양한 구성들로 구현될 수 있다. 이와 같이, 방법(20)에 대한 바람직한 초기화 지점 및 방법(20)을 포함하는 단계들의 순서는 선택된 구현에 의존할 수 있다.
단계(22)에서, 조정 장비는 소스로부터(예를 들면, 웨이퍼 프레임상에 개별화된 소스 웨이퍼로부터 또는 개별화된 디바이스 패키지들(14)을 포함하는 소스 캐리어 테이프로부터) 디바이스 패키지(14)를 선택할 수 있고, 이는 기판(10)상의 특정 사이트에서 재구성할 수 있다. 단계(22)는 기판(10)상에 재구성될 각각의 디바이스 패키지(14)에 대해 반복될 수 있다.
단계(24)에서, 접착제(12)가 에폭시를 포함하는 실시예들에서, 조정 장비는 기판(10)에 디바이스 패키지들(14)을 부착하기 위해 에폭시를 경화시키기 위한 열 또는 다른 자극을 제공할 수 있다. 다른 형태의 접착제가 사용되는 실시예들에서(예를 들면, 양면 테이프 또는 막), 단계(24)는 스킵될 수 있고, 단계(26)는 단계(22) 후에 진행할 수 있다.
단계(26)에서, 자동화된 검사 장비는 디바이스 패키지들(14)의 초기 전기적 검사(예를 들면, "시간 제로" 프로빙의 "T0")를 행하기 위해 기판(10)에 접착된 복수의 디바이스 패키지들(14)을 프로빙할 수 있다.
단계(28)에서, 조정 장비는 기판(10)을 전처리 소크 및 리플로우 응력들에 제출할 수 있고, 그 후, 단계(30)에서, 자동화된 검사 장비는 추가의 전기적 검사를 행하기 위해 복수의 디바이스 패키지들(14)을 다시 프로빙할 수 있다(예를 들면, 디바이스 패키지들(14) 중 어느 것이 전처리 소크 및 리플로우의 응력들 견뎌냈는지를 결정하기 위해).
단계(32)에서, 조정 장비는 다른 응력 검사들에 기판(10)을 다시 제출할 수 있고, 그 후, 단계(34)에서, 자동화된 검사 장비는 추가의 전기적 검사를 행하기 위해 복수의 디바이스 패키지들(14)을 다시 프로빙할 수 있다(예를 들면, 디바이스 패키지들(14) 중 어느 것이 추가의 응력 검사를 견뎌냈는지를 결정하기 위해).
도 2가 방법(20)에 관하여 취해질 특정한 수의 단계들을 개시하지만, 이는 도 2에 도시된 단계들보다 더 많거나 더 적은 단계들로 실행될 수 있다. 또한, 도 2가 방법(20)에 관하여 취해질 단계들의 특정 순서를 개시하지만, 방법(20)을 포함하는 단계들은 임의의 적절한 순서로 완료될 수 있다.
도 3은 본 개시의 실시예들에 따라 기판(10)을 처리 및/또는 조정하기 위해 사용될 수 있는 웨이퍼 처리 장비(34)의 일 예를 도시한다. 특히, 도 3은 웨이퍼 처리 장비(34)를 검사 프레임으로서 도시한다. 도 3에 도시된 바와 같이, 웨이퍼 처리 장비(34)는 검사 디바이스(예를 들면, 아래의 도 4에 도시된 것들과 같은 다지점 검사 프로브)에 의해 검사를 위해 바람직한 위치에 웨이퍼들을 수용 및 유지하기 위해 크기가 정해지고 성형된 물림쇠(chuck; 36)를 포함할 수 있다. 그에 대해 제조된 디바이스들에 의한 일반적인 웨이퍼의 전기적 검사 동안, 검사 디바이스는, 명령들의 프로그램의 지시하에서, 웨이퍼상에 제조된 다양한 회로들의 전기적 속성들을 검사할 수 있다. 여기에 기술된 기판(10)이 웨이퍼 처리 장비에서 사용될 수 있는 반도체 웨이퍼와 유사하게 크기가 정해지고 및/또는 성형될 수 있기 때문에, 개별화된 디바이스 패키지들(14)을 갖는 기판(10)은 또한 물림쇠(36)에 배치될 수 있고, 다양한 개별화된 디바이스 패키지들(14)은 웨이퍼상에 개별화되지 않은 디바이스들의 검사의 방식과 유사한 방식의 검사 디바이스에 의해 전기적 검사의 대상이 될 수 있다.
도 4는 본 개시의 실시예들에 따라 도 3에 도시된 웨이퍼 처리 장비에 관하여 사용될 수 있는 검사 디바이스(40)의 일 예를 도시한다. 특히, 도 4는 다지점 검사 프로브 헤드(42)를 포함하는 검사 디바이스를 도시한다. 도 4에 도시된 바와 같이, 검사 프로브 헤드(42)는 복수의 검사 접촉점들(44)을 갖는 인쇄 회로 기판을 포함할 수 있고, 각각의 접촉점(44)은 하나 이상의 테스트 사이트들을 포함한다. 예를 들면, 검사 사이트는 반도체 다이의 동작 가능성에 관한 정보를 수집하기 위해 미리 결정된 위치에서 반도체 다이상에 터치 다운하도록 구성된 미니어처 프로브 또는 금속 접촉일 수 있고, 이러한 정보는 처리를 위한 컴퓨터 또는 다른 장비로 다시 중계될 수 있다. 여기에 기술된 기판(10)은 웨이퍼 처리 장비에서 사용될 수 있는 반도체 웨이퍼와 유사하게 크기가 정해지고 및/또는 성형될 수 있기 때문에, 개별화된 디바이스 패키지들(14)은 검사 디바이스(40)와 동일하거나 유사한 검사 디바이스에 의해 전기적 검사의 대상이 될 수 있다.
도 3 및 도 4가 웨이퍼 처리 장비의 일 예로서 검사 디바이스와 함께 사용을 위한 웨이퍼 프로버 물림쇠를 도시하지만, 웨이퍼 처리 장비는 또한 개별화되지 않은 및/또는 개별화된 집적 회로들을 포함하는 반도체 웨이퍼들의 제조, 운반, 저장, 및/또는 검사에 사용된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 이러한 장비의 예들은 웨이퍼 프로버들, 프레임 프로버들, 검사 프로버들, 다이 분류기들, 자동화된 광 검사 장비, 및 웨이퍼 마운터들을 제한 없이 포함할 수 있다.
여기에 사용된 바와 같이, 두 개 이상의 요소들이 서로 "결합된" 것으로 불릴 때, 이러한 용어는 이러한 두 개 이상의 요소들이 개재 요소들에 의해 또는 개재 요소들 없이 간접으로든 직접으로든 연결되는 적용 가능한 것으로 전기적으로 연결되거나 기계적으로 연결된다는 것을 나타낸다.
본 개시는 당업자가 이해하는 여기서의 예시적인 실시예들에 대한 모든 변경들, 대체들, 변형들, 교체들, 및 변동들을 포함한다. 유사하게, 적절한 경우, 첨부된 청구항들은 당업자가 이해하는 여기에서의 예시적인 실시예들에 대한 모든 변경들, 대체들, 변동들, 교체들, 및 변형들을 포함한다. 더욱이, 장치 또는 시스템 또는 장치 또는 시스템의 구성 요소에 대한 첨부된 청구항들에서의 참조는, 장치, 시스템, 또는 구성 요소가 그렇게 적응되거나, 배열되거나, 가능하거나, 구성되거나, 가능하게 하거나, 동작 가능하거나, 또는 동작하는 한, 그것 또는 상기 특정한 기능이 활성화되든지, 턴 온되든지, 또는 잠금 해제되든지, 상기 장치, 시스템, 또는 구성 요소를 포함하는 특정 기능을 수행하도록 적응되거나, 가능하거거나, 구성되거나, 가능하게 되거나, 동작 가능하거나, 또는 동작한다.
여기에 인용된 모든 예시들 및 조건 언어들은 독자가 본 발명 및 본 기술을 촉진하기 위해 발명자에 의해 기여된 개념들을 이해하는 데 도움을 주기 위한 교육학적 목적들을 위해 의도된다. 본 발명들의 실시예들이 상세히 기술되었지만, 다수의 변경들, 대체들, 및 교체들이 개시의 정신 및 범위를 벗어나지 않고 여기에 대해 행해질 수 있다는 것이 이해되어야 한다.
10 : 기판 12 : 접착제
14 : 디바이스 패키지들 34 : 웨이퍼 처리 장비
36 : 물림쇠 40 : 검사 디바이스
42 : 검사 프로브 헤드 44 : 검사 접촉점들

Claims (24)

  1. 방법에 있어서,
    웨이퍼 처리 장비에서 사용을 위해 적응된 기판을 제공하는 단계로서, 상기 기판은 그에 도포된 접착제를 포함하는, 상기 기판을 제공하는 단계; 및
    상기 기판상에 복수의 디바이스 패키지들을 재구성하는 단계를 포함하는, 방법.
  2. 제 1 항에 있어서,
    상기 기판은 반도체 웨이퍼를 포함하는, 방법.
  3. 제 2 항에 있어서,
    상기 기판은 실리콘 웨이퍼를 포함하는, 방법.
  4. 제 1 항에 있어서,
    상기 기판은 세라믹 웨이퍼를 포함하는, 방법.
  5. 제 1 항에 있어서,
    상기 기판의 열 팽창의 계수는 상기 복수의 디바이스 패키지들의 열 팽창의 계수의 것과 거의 동등한, 방법.
  6. 제 1 항에 있어서,
    상기 재구성 단계는 웨이퍼 프레임상의 개별화된 소스 웨이퍼로부터 상기 복수의 디바이스 패키지들의 각각을 검색하는 단계 및 상기 기판상에 상기 복수의 디바이스 패키지들의 각각을 배치하는 단계를 포함하는, 방법.
  7. 제 1 항에 있어서,
    상기 재구성 단계는 소스 캐리어 테이프로부터 상기 복수의 디바이스 패키지들의 각각을 검색하는 단계 및 상기 기판상에 상기 복수의 디바이스 패키지들의 각각을 배치하는 단계를 포함하는, 방법.
  8. 제 1 항에 있어서,
    상기 접착제는 양면 접착 테이프의 층을 포함하는, 방법.
  9. 제 1 항에 있어서,
    상기 접착제는 에폭시를 포함하는, 방법.
  10. 제 9 항에 있어서,
    상기 에폭시를 경화시키는 단계를 추가로 포함하는, 방법.
  11. 제 1 항에 있어서,
    상기 접착제는 상기 디바이스 패키지들과 상기 기판 사이의 일시적 접합을 제공하기 위한 재료를 포함하는, 방법.
  12. 제 1 항에 있어서,
    상기 디바이스 패키지들은 웨이퍼-레벨 칩-스케일 패키지들을 포함하는, 방법.
  13. 제 1 항에 있어서,
    상기 디바이스 패키지들은 리드프레임(leadframe)-기반 패키지, 라미네이트-기반 패키지, 밀봉 패키지, 베어-다이(bare-die) 패키지, 및 팬-아웃 웨이퍼-레벨 칩-스케일 패키지를 포함하는 적어도 하나의 패키지를 포함하는, 방법.
  14. 장치에 있어서,
    웨이퍼 처리 장비에서 사용을 위해 적응된 기판;
    상기 기판에 도포된 접착제; 및
    상기 기판상에 재구성된 복수의 디바이스 패키지들을 포함하는, 장치.
  15. 제 14 항에 있어서,
    상기 기판은 반도체 웨이퍼를 포함하는, 장치.
  16. 제 15 항에 있어서,
    상기 기판은 실리콘 웨이퍼를 포함하는, 장치.
  17. 제 14 항에 있어서,
    상기 기판은 세라믹 웨이퍼를 포함하는, 장치.
  18. 제 14 항에 있어서,
    상기 기판의 열 팽창의 계수는 상기 복수의 디바이스 패키지들의 열 팽창의 계수의 것과 거의 동등한, 장치.
  19. 제 14 항에 있어서,
    상기 복수의 디바이스 패키지들의 각각은 복수의 개별화되지 않은 디바이스들을 포함하는 소스 웨이퍼로부터의 개별화된 디바이스를 포함하는, 장치.
  20. 제 14 항에 있어서,
    상기 접착제는 양면 접착 테이프의 층을 포함하는, 장치.
  21. 제 14 항에 있어서,
    상기 접착제는 에폭시를 포함하는, 장치.
  22. 제 14 항에 있어서,
    상기 접착제는 상기 디바이스 패키지들과 상기 기판 사이의 일시적 접합을 제공하기 위한 재료를 포함하는, 장치.
  23. 제 14 항에 있어서,
    상기 디바이스 패키지들은 웨이퍼-레벨 칩-스케일 패키지들을 포함하는, 장치.
  24. 제 14 항에 있어서,
    상기 디바이스 패키지들은 리드프레임-기반 패키지, 라미네이트-기반 패키지, 밀봉 패키지, 베어-다이 패키지, 및 팬-아웃 웨이퍼-레벨 칩-스케일 패키지를 포함하는 적어도 하나의 패키지를 포함하는, 장치.
KR1020167029391A 2014-04-22 2015-04-20 개별화된 디바이스 패키지들을 전달하는 방법들 및 시스템들 KR20160145604A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461982744P 2014-04-22 2014-04-22
US61/982,744 2014-04-22
PCT/US2015/026636 WO2015164245A1 (en) 2014-04-22 2015-04-20 Systems and methods for carrying singulated device packages
US14/690,763 US20150303171A1 (en) 2014-04-22 2015-04-20 Systems and methods for carrying singulated device packages
US14/690,763 2015-04-20

Publications (1)

Publication Number Publication Date
KR20160145604A true KR20160145604A (ko) 2016-12-20

Family

ID=54322650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167029391A KR20160145604A (ko) 2014-04-22 2015-04-20 개별화된 디바이스 패키지들을 전달하는 방법들 및 시스템들

Country Status (8)

Country Link
US (1) US20150303171A1 (ko)
KR (1) KR20160145604A (ko)
CN (1) CN107078087A (ko)
IL (1) IL248341A0 (ko)
PH (1) PH12016502104A1 (ko)
SG (1) SG11201608844RA (ko)
TW (1) TW201541534A (ko)
WO (1) WO2015164245A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9885748B2 (en) * 2015-06-09 2018-02-06 International Business Machines Corporation Module testing utilizing wafer probe test equipment
US10177021B2 (en) 2016-01-13 2019-01-08 Nxp B.V. Integrated circuits and methods therefor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179346B2 (en) * 2003-06-03 2007-02-20 Asm Assembly Automation Ltd. Semiconductor apparatus with multiple delivery devices for components
US20040256719A1 (en) * 2003-06-18 2004-12-23 Aptos Corporation MEMS micro-cap wafer level chip scale package
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
US7326592B2 (en) * 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
US7733106B2 (en) * 2005-09-19 2010-06-08 Formfactor, Inc. Apparatus and method of testing singulated dies
CN101501510A (zh) * 2005-09-19 2009-08-05 佛姆法克特股份有限公司 测试单个管芯的装置和方法
US7216062B1 (en) * 2006-06-13 2007-05-08 Sun Microsystem, Inc. Characterizing degradation of components during reliability-evaluation studies
SG147330A1 (en) * 2007-04-19 2008-11-28 Micron Technology Inc Semiconductor workpiece carriers and methods for processing semiconductor workpieces
FR2934082B1 (fr) * 2008-07-21 2011-05-27 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
US8711646B2 (en) * 2012-05-08 2014-04-29 Samsung Electronics Co., Ltd. Architecture, system and method for testing resistive type memory
US8890319B2 (en) * 2012-09-12 2014-11-18 Infineon Technologies Ag Chip to package interface

Also Published As

Publication number Publication date
CN107078087A (zh) 2017-08-18
TW201541534A (zh) 2015-11-01
US20150303171A1 (en) 2015-10-22
PH12016502104A1 (en) 2017-01-16
SG11201608844RA (en) 2016-11-29
IL248341A0 (en) 2016-11-30
WO2015164245A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
US10103134B2 (en) Methods of manufacturing multi-die semiconductor device packages and related assemblies
US4985988A (en) Method for assembling, testing, and packaging integrated circuits
US7759143B2 (en) System and method for separating and packaging integrated circuits
EP3218729B1 (en) Assembling devices for probe card testing
US8076216B2 (en) Methods and apparatus for thinning, testing and singulating a semiconductor wafer
TW200822263A (en) Test method for yielding a known good die
JP2002040095A (ja) 半導体装置及びその実装方法
JP2009510396A (ja) 個片化されたダイを検査するデバイスおよび方法
US9385053B2 (en) Method and apparatus for semiconductor testing at low temperature
US20030160315A1 (en) Method for processing multiple semiconductor devices for test
KR20160145604A (ko) 개별화된 디바이스 패키지들을 전달하는 방법들 및 시스템들
US8652857B2 (en) Test apparatus, test method and manufacturing method for testing a device under test packaged in a test package
CN113611623A (zh) 芯片封装结构的良率测试方法
US10177021B2 (en) Integrated circuits and methods therefor
US8667669B2 (en) Apparatus and method for manufacturing a packaged device
US20120194209A1 (en) System and method for picking and placement of chip dies
Schreier-Alt et al. Piezoresistive stress sensor for inline monitoring during assembly and packaging of QFN
TWI452309B (zh) 封裝檢測方法
US20230369248A1 (en) Semiconductor device packaging warpage control
JP3938876B2 (ja) 半導体装置の製造方法
Dias Failure analysis flow for package failures
JP2005072252A (ja) 半導体装置及びその製造方法
JP2014049682A (ja) 半導体装置の製造方法
De Lambilly et al. Packaging of silicon particle detectors: how to adapt microelectronic processes to large dies
WO2002056347A2 (en) Method of testing of a semiconductor wafer by mechanical stressing of a die