TWI379184B - Reference buffer circuits - Google Patents

Description

1379184 六、發明說明： 【發明所屬之技術領域】 本發明涉及一種參考電壓產生電路，尤其是有關於一 種用以提供至少一個參考電壓至類比至數位轉換器 (Analog-t〇-Digital Converter，以下簡稱 ADC )、低壓差 穩壓器或類似裝置之參考電壓產生電路。 【先前技術】 鲁高速度以及高解析度之ADC需要使用參考電壓產生 電路。通常地’參考電壓產生電路包含一參考電壓產生器， 並用以提供至少一個參考電壓至ADC。可用於ADC之參 考電壓產生電路有兩種：閉迴路參考電壓產生電路與開迴 路參考電壓產生電路。 第1圖所示為傳統閉迴路參考電壓產生電路1。閉迴 路參考電壓產生電路1包含放大器1〇。放大器1〇具有一 負回授迴路。放大器10於正輸入端接收輸入電壓Vref—in， ❿並輸出參考電壓Vref。閉迴路參考電壓產生電路1之輸出 阻抗等於ROUT/(1+A)，其中R0UT表示放大器1〇之輸出 阻抗，A表示放大器1〇之增益。當閉迴路參考電壓產生電 路1運作在一咼頻環境中，閉迴路參考電壓產生電路1之 輸出阻抗需要足夠低，以快速穩定（stabilize)參考電壓 Vref然而，寬頻寬導致閉迴路參考電壓產生電路！之功 率消耗與雜訊增加，因此，报難為高解析度之設計一 種内置閉迴路參考電壓產生電路。 第2圖所不為傳統單端開迴路參考電壓產生電路2。 0758-A33298TWFMTKI-07-233 1379184 單端開迴路參考電壓產生電路2包含放大器20、N型金氧 半導體(N-type Metal Oxide Semiconductor，NMOS)電晶體 21和22，以及負載單元23和24。NMOS電晶體22之運 作類似於NMOS電晶體21。當NMOS電晶體22位於開迴 路電路中時，放大器20以及NMOS電晶體21形成負回授 迴路。在穩態時’參考電壓Vref追縱（track)參考電壓 Vrefx。另外，開迴路參考電壓產生電路2之輸出阻抗等於 1/gm，其中gm表示NMOS電晶體22之轉導 _ (transconductance) ’且放大器20之頻寬可更窄，開迴路參 考電壓產生電路2之功率消耗要少於第1圖所示閉迴路參 考電壓產生電路1之功率消耗。 第3圖所示為傳統差動（differential)開迴路參考電壓 產生電路3。差動開迴路參考電壓產生電路3包含放大器 30和31、NMOS電晶體32和33、P型金氧半導體(p_type

Metal Oxide Semiconductor，PMOS)電晶體 34 和 35，以及 電阻36和37。放大器30和31之正輸入端分別接收輸入 # 電壓Vrefp_in和Vrefn_in。放大器30和NMOS電晶體32 形成一個負回授迴路，以及放大器31和PMOS電晶體34 .形成另一個負回授迴路。NMOS電晶體33位於一個開迴路 .電路中，PMOS電晶體35位於另一個開迴路電路中。在穩 態時，參考電壓Vrefp和Vrefn分別追縱參考電麼vrefpX 和 Vrefnx。 在第2圖中，NMOS電晶體21和22工作在飽和區域， 且二者中之每一個的閘極與源極之間存在電壓差,放 大器20之輸出端的電壓比參考電壓Vrefx要高出電壓差 0758-A33298TWF_MTKI-07-233 5 1379184 △ V，因此開迴路參考電壓產生電路2之供應電壓源需要 很大。若由於設計需求，開迴路參考電壓產生電路2運作 在一低供應電壓源環境中，則參考電壓Vref之最大值會被 抑制到很小。類似地，在第3圖中，NMOS電晶體32和 33中之每一個電晶體的閘極與源極之間存在電壓差 △ VI，PMOS電晶體34和35中之每一個電晶體的閘極與 源極之間存在電壓差AV2，當差動開迴路參考電壓產生電 路3運作在一低供應電壓源環境中時，就限制了參考電壓 • VrefP之最大值與參考電壓Vrefn之最小值，因此，參考電 壓Vrefp與Vrefn之間的幅度（swing)難以滿足設計需求。 隨著半導體工藝之發展，半導體之運作電壓降低了。 •因此，需要一種參考電壓產生電路，能夠運作在低電壓環 .境中，並提供具有大幅度之參考電壓，且具有低功率消耗 及高運作速度。 【發明内容】 傳統參考電壓產生電路運作在低電壓環境中時，由於 傳統參考電壓產生電路中之電晶體之閘極與源極之間存在 Γΐ二:參::壓之幅度受到限制，難以滿足設計需 m提供至少一種參考㈣產生^ -種參考電壓產生電路，用以於1出節點提供一參 考電壓，該參考電壓產生電路包含：_支路，包含放大 器’包含正輸入端、負輸入端及輸出端， 以接收輸入電壓；第一M0S電晶體，、輸入鈿用 極，其中該閘極耦接放大器之輸出端： 0758-A33298TWF_MTKI^07-233 6 丄379184 之負輸入端；以及第二MOS電晶體，包含閘極、源極及汲 ，，其中該閘極耦接第一 M0S電晶體之汲極，該源極耦接 第一電壓源，該汲極耦接第一 MOS電晶體之源極丨開迴支 路，包含第三MOS電晶體，包含閘極、源極及汲極，其中 該閘極輕接放大器之輪出端。

一種參考電壓產生電路，包含：閉迴支路，包含放大 ^包含正輸人端、負輸人端及輸出端，其中該正輸入端 用以接收輸人電壓（Vrefp_in);源極跟隨電晶體，包含閉 極、第一端及第二端’其中該閉極搞接放大器之輸出端， 該第端耦接放大器之負輸入端；以及第一電流源電晶 :以串聯方式麵接源極跟隨電晶體之第一端，且第一電 :源電晶體包含閘極’該閘極純源極跟隨電晶體之第二 :’以及開迴支路’包含：驅動電晶體，包含閘極、第一 端及第二端’其中該間極_放大器之輸出端，該第-端 用以提供參考㈣；以及第二電流源電晶體，以串聯方式 麵接驅動電晶體之第—端，且第二電流源電晶體具有閉 極，該閘極耦接驅動電晶體之第二端。 二種參考產生電路，心於第—輸蝶點提供第 -參考電壓m第二輸料點提供第二參考電愿 =電職生電路包含··閉迴支路，包含：第-放大器Γ 及輸出端，*中第-放大器之正 ，用以接收第-輸入·;第二放大器，包 知'負輸入端及輸出端’其中第-於 1 接收第二輸入錢,1-㈣讀人端用以 汲極，其中該獅減第_放大器03軸、源極及 <輪出端’該源極輕接 0758-A33298TWF_MTKI-〇7-233 ° 7 1379184 第一放大器之負輸入端；第二MOS電晶體，包含閘極、源 極及汲極，其中該閘極耦接第二放大器之輸出端，該源極 耦接第二放大器之負輸入端，以及該汲極耦接第一 M〇s電 晶體之汲極；以及第三MOS電晶體，包含閘極、源極及汲 極’其中該閘極耦接第二MOS電晶體之汲極，該源極耦接 第一電壓源，以及該汲極耦接第二M0S電晶體之源極；以 及開迴支路，包含：第四MOS電晶體，包含閘極、源極及 汲極，其中該閘極耦接第一放大器之輸出端，該源極耦接 Φ 該第一輸出節點，以及第五MOS電晶體，包含閘極、源極 及没極’其中該閘極輕接第二放大器之輸出端，該源極耦 接第一輸出卵點’以及該及極輕接第四JvlOS電晶體之没 極。 一種參考電壓產生電路，包含··閉迴支路，包含：第 一放大器，包含正輸入端、負輸入端及輪出端，其中第一 放大之正輸入端用以接收第一輸入電壓；第-放大， 包含正輸入端、負輸入端及輸出端，其中第二放大写之正 輸入端用以接故第二輸入電壓；第一源極跟隨電晶體，包 含閘極、第一端及第二端，其中該閘極耦接第一放大器之 輸出端，以及該第一端耦接第一放大器之負輪入端；第二 源極跟隨電晶體，包含閘極、第一端及楚一· 萆二端，其中該閘 極耦接第二放大器之輸出端，該第一端耦接第二放大器之 負輸入端’以及該第二端耦接第一源極跟隨電晶體之；二 隨電晶體之.第一端，且第一電流源電晶 極耦接第二源極跟隨電晶體之第二端； 3極，該閘 Λ及開迴支路，包 0758-A33298TWF ΜΤΚΙ-07-233 1379184 含：第一驅動電晶體，包含閉極、第一端及第二端， 該閘極祕第-放大器之輸出端’以及該第—端用以提 第-參考電壓；第二驅動電晶體，包含閘極、第： 二端’其中該閘極耦接第二放大器之輸出端該第 以提供第二參考電愿，以及該第二端輕接第—驅動電 之第二端；以及第二電流電源晶體，以串聯方式^曰一 驅動電晶體之第—端，且第二電流源電晶體具有閘極，: 閘極耦接第二驅動電晶體之第二端。 鲁树明所提供之參考電壓產生電路，可正常 較低供應電壓源環境中，由於對參考電壓之輸出限制較 小，因此參考電壓之間的幅度可相對較大。另外，， 參考電壓產生電路中配置了開迴支路，參考電壓產生雷^ 可快速穩定參考電壓，並具有較少之功率消耗。 【實施方式】 在說明書及後續的中請專利範圍當中使用了某些詞 籲囊來指稱特定的組件。所屬領域中具有通常知識者應&理 解，硬體製造商可能會用不同的名詞來稱呼同一個組件。 、本說明書及後續的中請專利範圍並不以名稱的差異來作為 •區分組件的方式’而是以組件在功能上的差異來作為區分 的準則。在通篇說明書及後續的請求項#中所提及的「包 含」係為一開放式的用語，故應解釋成「包含但不限定於」。 以外，「耦接」一詞在此係包含任何直接及間接的電氣連 接手段。因此’若文中描述一第一裝置耦接於一第二裝置， 則代表該第一裝置可直接電氣連接於該第二裝置，或透過 O758-A33298TWF_MTKI-07-233 9 。 1379184 其他裝置或連接手段間接地電氣連接至該第二裝置。說明 書後續描述為實施本發明之較佳實施方式，然該描述乃以 說明本發明之一般原則為目的，並非用以限定本發明之範 圍。本發明之保護範圍當視後附之申請專利範圍所界定者 為準。 第4圖所示為單端參考電壓產生電路之一實施例。在 本實施例中，單端參考電壓產生電路4於一輸出節點Nout 產生參考電壓Vrefp，且參考電壓產生電路4包含放大器 • 40、P型金氧半導體源極跟隨(source-follower)電晶體41 ' PMOS驅動電晶體43、PMOS電流源電晶體42和44、以 及負载單元45和46。也就是說，在單端參考電壓產生電 路4中，閉迴支路B40包含放大器40、PMOS電晶體41 和42及負載單元45，開迴支路B41包含PMOS電晶體43 和44及負載單元46。 在閉迴支路B40中，放大器40之正輸入端IN+接收 輸入電壓Vrefpji^PMOS電晶體41之閘極耦接放大器40 _ 之輸出端OUT , PMOS電晶體41之源極耦接放大器40之 負輸入端IN-。PMOS電晶體42之閘極輕接PMOS電晶體 41之及極，PMOS電晶體42之源極耦接供應電壓源VDD, PMOS電晶體42之汲極耦接PMOS電晶體41之源極。負 載單元45耗接於PMOS電晶體41之没極與一低電壓源之 間，如接地電壓GND。 在開迴支路B41中，PM0S電晶體43之閘極耦接放 大器40之輸出端，RMOS電晶體43之源極耦接輸出節點

Nout。PMOS電晶體44之閘極耦接pmos電晶體43之汲 0758-A33298TWF__MTKI.07.233 10 1379184 極’ PMOS電晶體44之源極耦接供應電壓源VDD，PMOS 電晶體44之沒極耦接輸出節點Nout。負載單元46耦接於 PMOS電晶體43之>及極與接地電壓GND之間。 當參考電壓產生電路4運作時，閉迴支路B40中產生 電流140與參考電壓Vrefpx，開迴支路b41中產生電流141 與參考電壓Vrefp。標準的電流Ι4ι是電流14〇之]^倍，以 確保參考電壓產生電路4之驅動能力。因此，PM〇s電晶 體43之尺寸N倍於PMOS電晶體41之尺寸，PMOS電晶 • 體44之尺寸N倍於PMOS電晶體42之尺寸。負載單元45 之阻抗N倍於負載單元46之阻抗。在本實施例中，每個 電晶體之尺寸可分別表示為寬長比（W/L)。另外，負載單元 • 45和46可藉由電晶體或電阻來實施。例如，若負載單元 .45和46藉由電阻來實施，負載單元45之電阻值1^倍於負 載單元46之電阻值。若負載單元45和46藉由電晶體來實 施，負載單元46之尺寸N倍於負载單元45之尺寸。根據 上述電路結構，參考電壓Vrefp追蹤參考電壓vrefpX，且 • PMOS電流源電晶體42和44作為電流源來運作。 在第4圖所示之實施例中，參考電壓Vrefp之最大值 大致等於(vdd-|vds|)，其中vdd表示供應電壓源VDD提供 之電壓值’ vds表示PMOS電晶體44之汲極與源極之間的 電壓差。PMOS電晶體41或43運作在飽和區域且耦接放 大器40之輸出端OUT ’且PMOS電晶體41或43之間極 與源極之間的電壓差限制參考電壓Vrefp的條件較寬拳之， 因此’即使供應電壓源V D D提供一非常低之供應電壓了參 考電壓產生電路4仍可正常運作。另外，參考電壓產生^ 0758-A33298TWF MTKI-07-233 11 。 1379184 路4之輸出阻抗大致上等於l/gm，以便於快速穩定參考電 壓Vrefp，且放大器40之頻寬需求並不高，因此’參考電 壓產生電路4之功率消耗可大大降低。 第5圖所示為單端參考電壓產生電路之另一實施例。 如圖5所示，單端參考電壓產生電路5於一輸出節點Nout 產生一參考電壓Vrefn，且參考電壓產生電路5包含放大器 50、NMOS源極跟隨電晶體51、NMOS驅動電晶體53、 NMOS電流源電晶體52和54以及負載單元55和56。也 • 就是說，在單端參考電壓產生電路5中，閉迴支路B50包 含放大器50、NMOS電晶體51和52及負載單元55，開迴 支路B51包含NMOS電晶體53和54及負載單元56〇NMOS 電晶體53之源極於輸出節點Nout耦接NMOS電晶體54 之没極。當參考電壓產生電路5運作時，閉迴支路B50中 產生電流150和參考電壓Vrefnx，開迴支路B51中產生電 流151和參考電壓Vrefn。標準的電流〗51是電流150之N 倍’以確保參考電壓產生電路5之驅動能力。因此，NMOS 籲電晶體53之尺寸N倍於NMOS電晶體51之尺寸，NMOS 電晶體54之尺寸N倍於NMOS電晶體52之尺寸。負載單 元55之阻抗N倍於負載單元56之阻抗。在本實施例中， 每個電晶體之尺寸可分別表示為寬長比（W/L)。另外，負載 單元55和56可藉由電晶體或電阻來實施。例如，若負載 單元55和56藉由電阻來實施，負載單元55之電阻值N 倍於負載單元56之電阻值。若負載單元55和56藉由電晶 體來實施，負載單元56之尺寸N倍於負載單元55之尺寸。 根據上述電路结構’參考電壓Vrefn追蹤參考電壓Vrefnx， 075δ·-Α33298ΤΛνΕ_ΜΤΚΙ-07-233 12 1379184 且NMOS電流源電晶體52和54作為電流源來運作。 在第5圖所示之實施例中，參考電壓Vrefn之最小值 大致等於丨vds|’其中vds表示NMOS電晶體54之汲極與源 極之間的電壓差^ NMOS電晶體51或53運作在飽和區域 且耦接放大器50之輸出端OUT，且NMOS電晶體51或 53之閘極與源極之間的電壓差限制參考電壓Vrefn的條件 較寬鬆’因此，即使供應電壓源VDD提供一非常低之供應 電壓’參考電壓產生電路5仍可正常運作。另外，參考電 壓產生電路5之輸出阻抗大致上等於l/gm，以便於快速穩 定參考電壓Vrefn’且放大器50之頻寬需求並不高，因此， 參考電壓產生電路5之功率消耗可大大降低。 第6圖所示為差動參考電壓產生電路之一實施例。差 動參考電壓產生電路6於輸出節點Noutp和Noutn分別產 生參考電壓Vrefp和Vrefn，且參考電壓產生電路6包含放 大器60和61、PMOS源極跟隨電晶體62、PM〇s驅動電 晶體63、NMOS源極跟隨電晶體64、NMOS驅動電晶體 66、NMOS電流源電晶體65和67、以及電流源68和69。 也就是說，在差動參考電壓產生電路6中，閉迴支路 包含放大器60和61、PMOS電晶體62、NMOS電晶體64 和65及電流源68，開迴支路B61包含PMOS電晶體63、 NMOS電晶體66和67及電流源69。 在閉迴支路B60中，放大器60之正輸入端IN+接收 輸入電壓Vrefp一in，放大器61之正輸入端IN+接收輸入電 壓Vrefn一in。PMOS電晶體62之閘極耦接放大器6〇之輸 出端OUT，PMOS電晶體62之源極耦接放大器6〇之負輸 0758-A33298TWF_MTKI-〇7-233 13 1379184 入端IN-»NMOS電晶體64之閘極耦接放大器61之輸出端 OUT，NMOS電晶體64之源極耦接放大器61之負輸入端 IN- ’且NMOS電晶體64之汲極耦接PM〇s電晶體62之 汲極。NMOS電晶體65之閘極耦接NM〇s電晶體64之汲 極，NMOS電晶體65之源極耦接供低電壓源，如接地電壓 GND，以及丽OS電晶體65之汲極耦接匪〇s電晶體64 之源極。電流源68耦接於pm〇S電晶體62之源極與供應 電壓源VDD之間。

• 在開迴支路B61中，PMOS電晶體63之閘極耦接放 大器60之輸出端OUT ’ PMOS電晶體63之源極耦接輸出 節點Noutp。NMOS電晶體66之閘極耦接放大器61之輸 出端OUT，NMOS電晶體66之源極輕接輸出節點Noutn， 且NMOS電晶體66之汲極耦接PMOS電晶體63之汲極。 NMOS電晶體67之閘極耦接NMOS電晶體66之汲極， NMOS電晶體67之源極耦接接地電壓GND，NMOS電晶 體67之汲極耦接輸出節點Noutn。電流源69耦接於PMOS • 電晶體63之源極與供應電壓源VDD之間。 當參考電壓產生電路6運作時，閉迴支路B60中產生 電流160與參考電壓Vrefpx和Vrefnx，開迴支路B61中產 生電流161與參考電壓Vrefp和Vrefn。標準的電流161是 電流160之N倍，以確保參考電壓產生電路6之驅動能力。 因此，PMOS電晶體63之尺寸N倍於PMOS電晶體62之 尺寸，NMOS電晶體66之尺寸N倍於NMOS電晶體64之 尺寸’NMOS電晶體67之尺寸N倍於NMDS電晶體65之 尺寸。在本實施例中，每個電晶體之尺寸可分別表示為寬 0758-A33298TWF一ΜΊΐα-07-233 14 1379184 長比（W/L)。另外，電流源68和69可藉由電晶體來實施。 例如’若電流源68和69藉由電晶體來實施，電流源69之 尺寸N倍於電流源68之尺寸。根據上述電路結構，參考 電壓Vrefp追蹤參考電壓Vrefpx，參考電壓vrefn追蹤參 考電壓Vrefnx。另外，NMOS電流源電晶體65和67作為 電流槽（current sink)來運作。 在第6圖所示之實施例中，PMOS電晶體62和63運 作在飽和區域且耦接放大器60之輸出端OUT，且PMOS _ 電晶體62和63之閘極與源極之間的電壓差限制參考電壓 VrefP的條件較寬鬆；NMOS電晶體64和66運作在飽和區 域且耦接放大器61之輸出端OUT，且NMOS電晶體64和 • 66之閘極與源極之間的電壓差限制參考電壓Vrefn的條件 . 較寬鬆。因此’即使供應電壓源VDD提供一非常低之供應 電壓，參考電壓產生電路6仍可正常運作，且參考電壓 Vrefp與Vrefn之間的幅度可變得相對較大。例如，若電流 源68和69分別藉由MOS電晶體來實施，參考電壓Vrefp 籲之最大值大致等於(vdd-|vds|)，參考電壓Vrefn之最小值大 致等於|vds| ’因此’參考電壓Vrefp與Vrefn之間的幅度等 於(vdd-2|vds|)’其中vdd表示供應電壓源VDD提供之電屋 值’ vds表示NMOS電晶體67與電流源69中之MOS電晶 體之汲極與源極之間的電壓差。另外，參考電壓產生電路 6之輸出阻抗大致上等於Ι/gm，以便於快速穩定參考電壓 Vrefp和Vrefn ’且放大器60和61之頻寬需求並不高，因 此，參考電壓產生電路6之功率消耗可大大降低。 第7圖所示為差動參考電壓產生電路之另一實施例。 0758-A33298TWF^MTKI-07-233 15 1379184 作在飽和區域且耦接放大器70之輸出端〇υτ ’且 電晶體72和74之閘極與源極之間的電壓差限制參考電壓 VrefP的條件較寬鬆；NMOS電晶體76和77運作在飽和區 域且耦接放大器71之輸出端OUT，aNM〇s電晶體76和 77之閘極與源極之間的電壓差限制參考電壓Vrefo的條件 較寬鬆。因此，即使供應電壓源VDD提供一非常低之供應 電壓，參考電壓產生電路7仍可正常運作，且參考電壓 Vrefp與Vrefn之間的幅度可變得相對較大。另外，參考電 #壓產生電路7之輸出阻抗大致上等於1/gm，以便於快速穩 定參考電壓Vrefp和Vrefn，且放大器70和71之頻寬需求 並不高’因此’參考電壓產生電路7之功率消耗可大大降 低。 本發明上述實施例之參考電壓產生電路，可正常運作 於一較低供應電壓源環境中，且對參考電壓之輸出沒有限 制’因此’參考電壓之間的幅度可相對較大。另外，由於 在參考電壓產生電路中配置了開迴支路，參考電壓產生電 鲁路可快速穩定參考電壓Vrefp和Vrefn，並具有較少之功率 消耗。 上述之實施例僅用來例舉本發明之實施態樣，以及闡 釋本發明之技術特徵，並非用來限制本發明之範疇。任何 習知技藝者可依據本發明之精神輕易完成之改變或均等性 之安排均屬於本發明所主張之範圍，本發明之權利範圍應 以申請專利範圍為準。 【圖式簡單說明】 0758-A33298TWF_MTKl-〇7^233 17 1379184 第1圖所示為傳統閉迴路參考電壓產生電路1的電路 示意圖。 第2圖所示為傳統單端開迴路參考電壓產生電路2的 電路示意圖。 第3圖所示為傳統差動開迴路參考電壓產生電路3的 電路示意圖。 第4圖所示為單端參考電壓產生電路之一實施例的電 路示意圖。 • 第5圖所示為單端參考電壓產生電路之另一實施例的 電路示意圖。 第6圖所示為差動參考電壓產生電路之一實施例的電 路示意圖。 第7圖所示為差動參考電壓產生電路之另一實施例的 電路示意圖。 【主要元件符號說明】 φ 1、2、3、4、5、6、7:參考電壓產生電路； 10、20、30、31、40、50、60、61、70、71 :放大器； 21 〜22、32〜35、41 〜44、51 〜54、62〜67、72〜77 : 電晶體； 23、24、45、46、55、56 :負載單元； 36、37 :電阻； 68、69、78、79 :電流源； B40、B50、B60、B70 :閉迴支路； B41、B51、B61、B71 :開迴支路； 0758-A33298TWF ΜΤΒϋ-07-233 18 1379184

Nout、Noutp、Noutn :輸出節點。

19 0758-A33298TWF MTKI-07-233

Claims (1)

1379184 一第一負載單元，耦接於該第一 MOS電晶體與一第 二電壓源之間；以及 一第二負載單元，耦接於該第三MOS電晶體之汲極 與該第二電壓源之間。 4. 如申請專利範圍第3項所述之參考電壓產生電路， 其中該第一負載單元與該第二負載單元藉由電晶體或電阻 來實施。 5. 如申請專利範圍第3項所述之參考電壓產生電路* • 其中該第一、第二、第三及第四MOS電晶體為PMOS電 晶體，該第一電壓源用以提供一供應電壓，以及該第二電 壓源用以提供一接地電壓。 6. 如申請專利範圍第3項所述之參考電壓產生電路， . 其中該第一、第二、第三及第四MOS電晶體為NMOS電 晶體，該第一電壓源用以提供一接地電壓，以及該第二電 壓源用以提供一供應電壓。 7. 如申請專利範圍第1項所述之參考電壓產生電路， # 其中流經該開迴支路之一電流量為流經該閉迴支路之一電 流量的N倍。 8. —種參考電壓產生電路，包含： 一閉迴支路，包含： 一放大器，包含一正輸入端、一負輸入端及一輸出 端，其中該放大器之正輸入端用以接收一輸入電壓； 一源極跟隨電晶體，包含一閘極、一第一端及一第二 端，其中該源極跟隨電晶體之.閘極耦接該放大器之輸出 端，該源極跟隨電晶體之第一端耦接該放大器之負輸入 075?-A33298TWF MTKI-07-233 21 1379184 端；以及 一第一電流源電晶體，以串聯方式耦接該源極跟隨電 晶體之第一端，且該第一電流源電晶體包含一閘極，該第 一電流源電晶體之閘極耦接該源極跟隨電晶體之第二端； 以及 一開迴支路，包含： 一驅動電晶體，包含一閘極、一第一端及一第二端， 其中該驅動電晶體之閘極耦接該放大器之輸出端，該驅動 • 電晶體之第一端用以提供一參考電壓；以及 一第二電流源電晶體，以串聯方式耦接該驅動電晶體 之第一端，且該第二電流源電晶體具有一閘極，該第二電 流源電晶體之閘極耦接該驅動電晶體之第二端。 9. 如申請專利範圍第8項所述之參考電壓產生電路， 其中當該源極跟隨電晶體及該驅動電晶體為PMOS電晶體 時，該第一電流源電晶體與該第二電流源電晶體作用為電 流源，當該源極跟隨電晶體及該驅動電晶體為NMOS電晶 體時*該第' 一電流源電晶體與該第二電流源電晶體作用為 電流槽。 10. 如申請專利範圍第8項所述之參考電壓產生電 路，其中流經該開迴支路之一電流量為流經該閉迴支路之 一電流量的N倍。 11. 一種參考電壓產生電路，用以於一第一輸出節點提 供一第一參考電壓，以及於一第二輸出節點提供一第二參 考電壓，該參考電壓產生電路包含： 一閉迴支路，包含： 0758-A33298TWF MTKI-07-233 22 1379184 一第一放大器，包含一正輸入端、一負輸入端及一輸 出端，其中該第一放大器之正輸入端用以接收一第一輸入 電壓； 一第二放大器，包令—正輸入端、一負輸入端及一輸 出端，其中該第二放大器之正輸入端用以接收一第二輸入 電壓； 一第一 MOS電晶體，包含一閘極、一源極及一汲極， 其中該第一 MOS電晶體之閘極耦接該第一放大器之輸出 • 端，該第一 MOS電晶體之源極耦接該第一放大器之負輸入 端； 一第二MOS電晶體，包含一閘極、一源極及一汲極， 其中該第二MOS電晶體之閘極耦接該第二放大器之輸出 端，該第二MOS電晶體之源極耦接該第二放大器之負輸入 端，以及該第二MOS電晶體之汲極耦接該第一 MOS電晶 體之汲極；以及 一第三MOS電晶體，包含一閘極、一源極及一汲極， • 其中談第三MOS電晶體之閘極耦接該第二MOS電晶體之 汲極，該第三MOS電晶體之源極耦接一第一電壓源，以及 該第三MOS電晶體之汲極耦接該第二MOS電晶體之源 極；以及 一開迴支路，包含： 一第四MOS電晶體，包含一閘極、一源極及一汲極， 其中該第四MOS電晶體之閘極耦接該第一放大器之輸出 端，該第四MOS電晶體之源極耦接該第τ輸出節點；以及 一第五MOS電晶體，包含一閘極、一源極及一汲極， 0758-A33298TWF MTKI-07-233 23 1379184 其中該第五MOS電晶體之閘極耦接該第二放大器之輸出 端，該第五MOS電晶體之源極耦接該第二輸出節點，以及 該第五MOS電晶體之汲極耦接該第四MOS電晶體之汲極。 12. 如申請專利範圍第11項所述之參考電壓產生電 路，更包含一第一電流源，該第一電流源耦接於該第一 MOS電晶體之源極與一第二電壓源之間。 13. 如申請專利範圍第12項所述之參考電壓產生電 路，更包含： • 一第六MOS電晶體，包含一閘極、一源極及一汲極， 其中該第六MOS電晶體之閘極耦接該第五MOS電晶體之 汲極，該第六MOS電晶體之源極耦接該第一電壓源，以及 . 該第六MOS電晶體之汲極耦接該第二輸出節點；以及 一第二電流源，耦接於該第四MOS電晶體之源極與 該第二電壓源之間。 14. 如申請專利範圍第13項所述之參考電壓產生電 路，其中該第一電流源與該第二電流源藉由電晶體來實施。 • 15.如申請專利範圍第13項所述之參考電壓產生電 路，其中該第一與第四MOS電晶體為PMOS電晶體，該 第二、第三、第五與第六MOS電晶體為NMOS電晶體， 該第一電壓源用以提供一接地電壓，以及該第二電壓源用 以提供一供應電壓。 16.如申請專利範圍第13項所述之參考電壓產生電 路，其中該第一、與第四MOS電晶體為NMOS電晶體， .該第二、第三、第五與第六MOS電晶體為PMOS電晶體， 該第一電壓源用以提供一供應電壓，以及該第二電壓源用 0758-A33298TWF MTKI-07-233 24 1379184 以提供一接地電壓。 17. 如申請專利範圍第11項所述之參考電壓產生電 路，其中流經該開迴支路之一電流量為流經該閉迴支路之 一電流量的N倍。 18. —種參考電壓產生電路，包含： 一閉迴支路，包含： 一第一放大器，包含一正輸入端、一負輸入端及一輸 出端，其中該第一放大器之正輸入端用以接收一第一輸入 • 電壓； 一第二放大器，包含一正輸入端、一負輸入端及一輸 出端，其中該第二放大器之正輸入端用以接收一第二輸入 電壓； 一第一源極跟隨電晶體，包含一閘極、一第一端及一 第二端，其中該第一源極跟隨電晶體之閘極耦接該第一放 大器之輸出端，以及該第一源極跟隨電晶體之第一端耦接 該第一放大器之負輸入端； • 一第二源極跟隨電晶體，包含一閘極、一第一端及一 第二端，其中該第二源極跟隨電晶體之閘極耦接該第二放 大器之輸出端，該第二源極跟隨電晶體之第一端耦接該第 二放大器之負輸入端，以及該第二源極跟隨電晶體之第二 端耦接該第一源極跟隨電晶體之第二端；以及 一第一電流源電晶體，以串聯方式耦接該第二源極跟 隨電晶體之第一端，且該第一電流源電晶體包含一閘極， 該第一電流源電晶體之閘極耦接該第二源極跟隨電晶體之 第二端；以及 0758-A33298TWF MTKI-07-233 25 1379184 一開迴支路，包含： 一第一驅動電晶體，包含一閘極、一第一端及一第二 端，其中該第一驅動電晶體之閘極耦接該第一放大器之輸 出端，以及該第一驅動電晶體之第一端用以提供一第一參 考電壓； 一第二驅動電晶體，包含一閘極、一第一端及一第二 端，其中該第二驅動電晶體之閘極輛接該第二放大器之輸 出端，該第二驅動電晶體之第一端用以提供一第二參考電 φ 壓，以及該第二驅動電晶體之第二端耦接該第一驅動電晶 體之第二端；以及 一第二電流源電晶體，以串聯方式耦接該第二驅動電 .晶體之第一端，且該第二電流源電晶體具有一閘極，該第 二電流源電晶體之閘極耦接該第二驅動電晶體之第二端。 19. 如申請專利範圍第18項所述之參考電壓產生電 路，其中當該第一源極跟隨電晶體與該第一驅動電晶體為 PMOS電晶體，且該第二源極跟隨電晶體與該第二驅動電 • 晶體為NMOS電晶體時，該第一電流源電晶體與該第二電 流源電晶體作用為電流槽；當該第一源極跟隨電晶體與該 第一驅動電晶體為NMOS電晶體，且該第二源極跟隨電晶 體與該第二驅動電晶體為PMOS電晶體時，該第一電流源 電晶體與該第二電流源電晶體作用為電流源。 20. 如申請專利範圍第18項所述之參考電壓產生電 路，其中流經該開迴支路之一電流量為流經該閉迴支路之 一電流量的N倍。 0758-A33298TWF MTKI-07-233 26