1378634 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種馬達驅動電路。 【先前技術】 在筆記型個人電腦等之電子機器中，係使用風扇馬達 將例如處理器（processor)等之發熱組件冷卻。在驅動風扇 馬達之際，為了使風扇馬達之噪音降低，有使用使馬達線 圈之驅動電壓緩慢變化之馬達驅動電路之情形（參照例如 曰本特開2004-166379號公報）。 第4圖係為顯示驅動單相之風扇馬達之馬達驅動電路 之構成之一例圖。馬達驅動電路10〇係依據顯示馬達轉子 (rotor)之旋轉位置，且從霍爾（HaU)元件21〇輸出之彼此 反相之霍爾信號VIH、VH2來控制用以驅動馬達線圈L之驅 動電壓νουπ、νουτ2。驅動電壓νουπ、νουτ2係為分別 施加於馬達線圈L所連接之端子OUT 1、0UT2之電壓。電源 電路（REG)200會產生預定之電壓並供給至霍爾元件210。 霍爾元件210係以與風扇馬達之旋轉速度對應之頻率，輸 出預定位準之正弦波之霍爾信號VH1、VH2。霍爾信號VH1 係輸入至與運异放大器（operational ampl if ier)220之反 轉輸入端子（以下稱一輸入端子）連接之電阻230，而霍爾 信號VH2係輸入至運算放大器220之非反轉輸入端子（以下 稱+輸入端子）。用以直接驅動馬達線圈L之NM0S電晶體 250及PM0S電晶體260之閘極電壓’係依據運算放大器220 之輸出而變化。另外，反相器（inverter)240係為用以驅 4 321298 1378634 動NMOS電晶體250及PMOS電晶體260之缓衡器（buffer)。 NM0S電晶體250及PM0S電晶體260之汲極電壓，係成為 施加於端子0UT1之驅動電壓V0UT1。驅動電壓V0UT1係經 由電阻270而回授予運算放大器220之一輸入端子。因此， 如第5圖所示，驅動電壓vouTl係成為以與電阻230及電 阻270之比對應之增益而將霍爾信號VH1、VH2之差予以放 大之電壓。在此’由於以電阻230、270所決定之增益係設 定成相當大，因此驅動電壓V0UT1之最大值會形成在電源 電壓VDD達到飽和。此外，施加於端子〇UT2之驅動電壓 V0UT2 ’係控制成依據霍爾信號vhi、VH2而成為與驅動電 壓V0UT1反相。 如此’馬達驅動電路1〇〇即可依據霍爾信號VH1、VH2 而使驅動電壓νουπ、νουτ2緩慢變化，故可減低風扇馬達 之噪音。 (專利文獻1)日本特開2004-166379號公報 【發明内容】 [發明所欲解決之課題] 在馬達驅動電路100中，為了控制風扇馬達之旋轉速 度’需使電源電壓VDD之位準變化。詳而言之，當使電源 電壓VDD降低時，由於驅動電壓V0UT1之最大電壓變低， 因此風扇馬達之旋轉速度降低。另一方面，當使電源電壓 VDD上升時，由於驅動電壓v〇UT1之最大電壓變高，因此 風扇馬達之旋轉速度上升。當為了使風扇馬達之旋轉速度 降低而降低電源電壓VDD時，由於以電阻230、270所決定 5 321298 1378634 之增益係為固定，因此在驅動電壓VOUT1中，上升及下降 時間所佔比例降低。因此，電源電壓VDD較低時，驅動電 壓V0UT1係接近方形波，而會使驅動風扇馬達之際之噪音 增大。另一方面，當為了使風扇馬達之旋轉速度上升而提 高電源電壓VDD時，在驅動電壓V0UT1中，上升及下降時 間所佔比例增加。驅動電壓V0UT1在位於例如電源電壓VDD 之中間電壓VDD/2之位準時，NM0S電晶體250及PM0S電 晶體260均會導通（on)。換言之，在驅動電壓VOUT 1中， 當上升及下降時間所佔比例增加，則NM0S電晶體250及 PM0S電晶體260均導通之時間即變長，而使馬達驅動電路 10 0之消耗電流增加。如此，當使電源電壓VDD因應變化 而使驅動電壓V0UT1中之上升及下降時間所佔比例變化 時，即會產生噪音增加及消耗電流增加之問題。 本發明係有鑑於上述課題而研創者，其目的在提供一 種馬達驅動電路，係於電源電壓之位準變化時，用以驅動 馬達線圈之驅動電壓中之上升及下降時間所佔比例之變化 可予以抑制者。 [解決問題之方案] 為了達成上述目的，本發明之馬達驅動電路係具備： 第1放大電路，以與電源電壓之降低對應而變小之增益， 將屬於用以表示馬達轉子之旋轉位置之信號，且為具有與 前述馬達之旋轉速度對應之頻率並且彼此反相之第1及第 2位置檢測信號之差予以放大，並將第1放大信號予以輸 出；第2放大電路，以前述增益將前述第1位置檢測信號 6 321298 1378634 與則述第2位置檢測信號之差予以放大’並將成為前述第 • 1放大信號之反相之第2放大信號予以輸出；及驅動電路， - 以在前述電源電壓達到飽和之方式以預定之増益將前述第 .· 1放大信號與前述第2放大信號之差予以放大，並將用以 驅動前述馬達之驅動電壓予以輸出。 .[發明之功效] 依據本發明，可提供一種在電源電壓之位準變化時， 用以驅動馬達線圈之驅動電壓中之上升及下降時間所佔比 鲁例之變化可予以抑制之馬達驅動電路。 【實施方式】 依據本說明書及附圖，至少可明白以下之事實。 第1圖係為顯示本發明一實施形態之馬達驅動電路1〇 之構成圖。馬達驅動電路1〇係在例如筆記型個人電腦等電 子機器中，組入於用以使處理器等發熱組件冷卻之風扇馬 達’俾用來驅動使冷卻用風扇旋轉之馬達。 φ 本實施形態之馬達驅動電路10係為以達到與電源電 壓VDD之位準對應之旋轉速度之方式驅動單相風扇馬達之 電路，且包括以下所構成：放大電路22、23、運算放大器 24A、24B、電阻 25A、25B、26A、26B、反相器 27A、27B、 NMOS電晶體28A、28B、PMOS電晶體29A、29B。在本實施 形態中’馬達驅動電路10係經積體化，而在端子OUT1、 OUT2間連接有馬達線圈L’在端子HI、H2間連接有用以輸 出與馬達之轉子之旋轉位置對應之霍爾信號VH1(第1位置 檢測信號）、VH2(第2位置檢測信號）之霍爾元件21。另外， 7 321298 1378634 霍爾元件21係藉由對其供給電源電路（REG)20所產生之預 定電壓，而使頻率依攄風扇馬達之旋轉速度而變化，且將 彼此成為反相之霍爾信號VH1、VH2予以輸出。此外，本實 施形態之霍爾信號VH1、VH2係為其振幅屬於預定之電壓位 準之正弦波信號。 放大電路22(第1放大電路）係為以與電源電壓VDD之 位準對應之增益來將霍爾信號VH1、VH2之差予以放大，且 將輸出電壓VI(第1放大信號）予以輸出之電路。當電源電 壓VDD降低時’本實施形態中之放大電路22之增益會降低。 放大電路23(第2放大電路）係為以與電源電壓vdd之 位準對應之增益來將霍爾信號VH1、VH2之差予以放大，且 將成為與輸出電壓VI反相之輸出電壓V2(第2放大信號） 予以輸出之電路。在本實施形態中，放大電路23之增益亦 與放大電路22之增益相同，係依據源電壓vdd之降低而變 低。 運算放大器24Α係將輸出電壓V2施加於+輸入端子， 且經由電阻25Α將輸出電壓施加於—輸入端子。在運算 放大器24Α之輸出與端子〇UT1之間，係連接有反相器27α、 及由NMOS電晶體28Α與PMOS電晶體29Α所構成之反相器。 因此，驅動電壓V0UT1係以與運算放大器24Α之輸出相同 之極性變化。此外，施加於端子0UJ1之驅動電壓νουτι， 係經由電阻26Α而回授至運算放大器24Α之一輸入端子。 因此’驅動電壓V0UT1係藉由運算放大器24Α、反相器27Α、 及由NMOS電晶體28Α與PMOS電晶體29Λ所構成之反相器 8 321298 1378634 、再者’電壓VA較電壓VB高時，較12/2大之電流即流 通於電晶體52A，而電壓va較電壓VB低時，較12/2 "小之電流即流通於NPN電晶體52A。因此，在本實施形態 中’备電綠電壓VDD變低時，流通於NPN電晶體52A之電 流即減少。流通於NPN電晶體52A之電流，係流通於形成 二極體連接之pNP電晶體56A。此外，PNP電晶體56A、57A 係構成為電流鏡電路，因此，在PNP電晶體57A中，係流 通有與電流12及電源電壓VDD對應之電流13(第i輸出電 流）。再者，電流13係在電阻73A(第1轉換電路）中進行 電"IL電壓轉換’而成為輸出電壓VI。電流13亦與流通於 NPN電晶體52A之電流相同，係對應電源電壓VI)D之降低 而變小。因此，放大電路22係以對應電源電壓VDD之降低 而變小之電壓增益而將彼此反相之霍爾信號VHi、vh2之差 予以放大，且將輸出電壓VI予以輸出。另外，在本實施形 態中’電壓源81A係為用以決定將輸出電壓v 1供給至運算 •放大器24A、24B時之偏壓電壓的電壓源。 放大電路23係包括以下所構成：NPN電晶體50B至
53B、PNP電晶體54B至57B、電流源60B、61B、電阻70B
至73B、電壓源80B、81B。關於放大電路23，係除了將霍 爾信號VH1輸入至PNP電晶體55B之基極電極，而霍爾信 號VH2輸入於PNP電晶體54B之基極電極以外，均為盘放 大電路22相同之構成。亦即’ NPN電晶體5〇b至53B、PNp 電晶體54B至57B、電流源60B、61B、電阻7〇b至73B、 電壓源80B、81B ’係分別與NPN電晶體5〇a至53a、PNP 321298 11 1378634 電晶體54A至57A、電流源60A、61A、電阻70A至73A、 電壓源80A、81A對應。此外，在本實施形態中，NPN電晶 體50B至53B、PNP電晶體54B至57B，係具有與NPN電晶 體50A至53A、PNP電晶體54A至57A之各個相同大小，且 電阻70B至73B係具有與電阻70A至73A相同電阻值。再 者’電流源60B、61B係具有與電流源60A、61A相同電流 值’而電壓源80B、81B係具有與電壓源80A、81A相同電 壓值。因此’放大電路23係以與電源電壓VDD對應之電壓 增益將彼此反相之霍爾信號VH1、VH2之差予以放大，且以 與輸出電壓VI反相，將振幅相等之輸出電壓V2予以輸出。 另外’本實施形態中之PNP電晶體54A、55A、電流源 60A、61A、電阻70A係相當於本發明之第1電流產生電路， NPN電晶體50A至53A、PNP電晶體56A、57A、電阻71A、 72A、電壓源80A係相當於本發明之第1輸出電流產生電 路，NPN電晶體50A、51A係相當於本發明之第1偏壓電流 產生電路，PNP電晶體56A、57A係相當於本發明之第1產 生電路。此外’本實施形態中之PNP電晶體54B、55B、電 流源60B、61B、電阻70B係相當於本發明之第2電流產生 電路，NPN電晶體50B至53B，PNP電晶體56B、57B、電阻 71B、72B、電壓源80B係相當於本發明之第2輸出電流產 生電路，電卩且73B係相當於本發明之第2轉換電路，NPn 電晶體50B、51B係相當於本發明之第2偏壓電流產生電 路’PNP電晶體56B、57B係相當於本發明之第2產生電路。 此外’ NPN電晶體52B係相當於本發明之第3電晶體，Npn 12 321298 1378634 電晶體53B係相當於本發明之苐4電晶體。 • 在此，一面參照第3圖一面說明為了使風扇之旋轉速 .. 度降低而使電源電壓VDD降低時之馬達驅動電路1〇之動 • 作。另外’在第3圖之各霍爾信號vm、VH2、輸出電壓VI、 V2中，實線係為電源電壓VDD較高時之波形，而虛線係為 電源電廖較低時之波形。當電源電壓VDD降低時，如 前所述，驅動電壓VOUT1、VOUT2即會變小，因此風扇馬達 •支旋轉速度降低。結果，從霍爾元件21輸出其周期比電源 電壓VDP較高時更長之霍爾信號VH1、VH2。放大電路22 係以當電源電壓VDD降低時變小之增益將霍爾信號VH1、 VH2之差予以放大，因此輸出電壓VI之振幅變小。同樣地， 來自放大電路23之輸出電壓V2之振幅，亦對應電源電壓 VDi)之降低而變小。再者，驅動電壓VOUT1係成為以對應 電随25A、26A之比的預定增益將輸出電壓、V2之差予 以敌大之電壓，因此當電源電壓VDD降低時，飽和之最大 鲁饮準即降低’並五上升及下降變緩。另外，驅動電壓V〇uT2 係成為與驅動電壓VOUT1反相，因此驅動電壓VOUT2方面， '在電源電壓VDD降低時’飽和之最大位準會降低，並且 上升及下降變緩。 在由以上說明之構成所組成之本實施形態之馬達驅動 電路10中，放大電路22、23係以依據電源電壓VDD之降 低而變小之增益將霍爾信號VH1、VH2之差予以放大，且將 輪出電壓VI、V2予以輸出。驅動馬達線圈L之驅動電壓 V〇lJTl係成為以根據電阻25A、26A之比的預定增益將輸出 13 321298 1378634 電壓Π、V2之差予以放大俾在電源電壓VDD達到飽和之電 壓。結果，當使電源電壓VDD降低時，驅動電壓V0UT1中 之上升及下降即變緩。此外，在本實施形態中，驅動電壓 V0UT1處於例如電源電壓VDD之中間電壓VDD/2之位準 時，NMOS電晶體28A及PMOS電晶體29A均導通。因此， 當電源電壓VDD變高時，NMOS電晶體28A及PMOS電晶體 2 9 A均導通時之消耗電流即增加。然而’在馬達驅動電路 10中，當使電源電壓VDD上升時，與前述相反地，由於放 大電路22之增益會增加，因此驅動電壓VOUT1中之上升及 下降變得急遽。因此，可將NMOS電晶體28A及PMOS電晶 體2 9 A均導通之時間縮短’而可抑制消耗電流。如此’在 本實施形態中，在使電源電壓VDD變化時，驅動電壓VOUT1 之上升及下降時間所佔比例之變化可予以抑制。因此，本 實施形態之馬達驅動電路10可在為了使風扇馬達之旋轉 速度改變而使電源電壓VDD變化時，使噪音減少，而抑制 消耗電流。 此外，在本實施形態之放大電路22中，係將霍爾信號 VH1、VH2之差轉換為電流II，且依據電源電壓VDD之降低 而將與電流11對應之電流13縮小。再者，藉由電阻73A 將電流13進行電壓轉換，而使電壓增益變化。如此，放大 電路22之電壓增益，即會依據電源電壓VDD之降低而變 小。另一方面，在使電源電壓VDD上升時，與前述相反， 放大電路22之電壓增益係變大。因此，在本實施形態中， 在使電源電壓VDD變化時，驅動電壓VOUT1之上升及下降 14 321298 1378634 時間所佔比例之變化可予以抑制。 此外，在放大電路22中，係以由將電流12形成偏壓 電流之NPN電晶體52A、53A所構成之差動電路，來比較： 以電阻71 A、72A將電源電壓VDD施以分壓之電壓、及產生 預定電壓之電壓源80A之電壓。藉此，當電源電壓VDD變 化時，即可將電流12中之與電源電壓VDD對應之電流流通 於NPN電晶體52A。藉由設成此種構成，結果，即可在電 源電壓VDD降低之際將輸出電壓VI之振幅縮小。另一方 面，在電源電壓VDD上升之際’輪出電壓VI之振幅係變大。 因此’在本實施形態中，在使電源電壓VDD變化時，可抑 制驅動電壓V0UT1之上升及下降時間所佔比例之變化。 另外，上述實施例係為了容易理解本發明者，並非用 以限定性解釋本發明之說明。本發明在不脫離主旨之情形 下’均可作變更、改良，而此等變更、改良均包含於本發 明中。 【圖式簡單說明】 第1圖係為顯示本發明一實施形態之馬達驅動電路1〇 之構成圖。 第2圖係為顯示本發明一實施形態之放大電路22、23 之構成圖。 第3圖係為用以說明馬達驅動電路10之動作圖。 第4圖係為顯示一般之馬達驅動電路1〇〇之構成圖。 第5圖係為用以說明馬達驅動電路1〇〇之動作之圖。 【主要元件符號說明】 15 321298 1378634 10、100馬達驅動電路20、200電源電路（REG) 21、210霍爾元件 22、23 放大電路 24A、24B、220 運算放大器 25A、25B、26A、26B、70A 至 73A、70B 至 73B、230、270 電阻 27A、27B、240 反相器 28A、28B、250 NMOS 電晶體 29A、29B、260 PMOS 電晶體 50A 至 53A、50B 至 53B NPN 電晶體 54A 至 57A、54B 至 57B PNP 電晶體 60A、61A、60B、61B 電流源 80A、81A、80B、81B 電壓源 GND 接地 HI、H2、OUT1、OUT2 端子 11至13 電流 L 馬達線圈 VI、V2 輸出電壓 VA、VB 電壓 VH1、VH2霍爾信號 VDD 電源電壓 VOUT1、VOUT2 驅動電壓 16 321298