JP3822197B2

JP3822197B2 - 音声信号出力装置

Info

Publication number: JP3822197B2
Application number: JP2003291891A
Authority: JP
Inventors: 亮介稲垣
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2003-08-12
Filing date: 2003-08-12
Publication date: 2006-09-13
Anticipated expiration: 2023-08-12
Also published as: CN1581679A; TW200507447A; KR20050019050A; US20050036635A1; CN100499355C; TWI333734B; JP2005064826A

Description

本発明は、アナログＩＣにて構成される音声信号出力装置に関する。

従来より、携帯電話、パソコン、ＰＤＡ、ＰＤＣなどの音声を処理する機器は、音声信号出力装置等のアナログＩＣと、ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）、ＣＯＤＥＣ（Ｃｏｄｅｒ−ｄｅｃｏｄｅｒ）、ＤＡコンバータ（Ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇｃｏｎｖｅｒｔｅｒ）等のデジタルＩＣとを１基板上に配置し、通常、アナログＩＣとデジタルＩＣの電源は共有としている。この場合、デジタルＩＣのノイズは、電源を経由してアナログＩＣに回り込み、アナログＩＣの特性悪化を招く原因となる。

そのため、デジタルＩＣ用の電源とアナログＩＣ用の電源を分離することにより、デジタルＩＣからアナログＩＣへのノイズの回り込みを抑制するものが存在する（例えば、特許文献１）。具体的には、電源電圧からデジタルＩＣに電源供給するとともに、電源電圧とアナログＩＣとの間に電源電圧より低い所定の電圧を出力するレギュレータＩＣを介装し、このレギュレータＩＣからアナログＩＣに電源供給する電源構成としている。

図３は、このような電源構成の考え方を用いた音声信号出力装置の回路図である。この音声信号出力装置１０１は、入力された音声信号を反転増幅出力する入力段アンプ１０２と、入力される入力段アンプ１０２の出力をスピーカ１０６の駆動入力の一方端を駆動するべく電流増幅出力する出力段アンプ１０３と、その出力段アンプ１０３の出力を入力してそれを反転出力する入力段アンプ１０４と、入力される入力段アンプ１０４の出力をスピーカ１０６の駆動入力の他方端を駆動するべく電流増幅出力する出力段アンプ１０５を有している。これらアンプ１０２、１０３、１０４、１０５を含む音声信号出力装置は、アナログＩＣを構成している。さらに、音声信号出力装置１０１は、電源電圧（Vｄｄ）とアナログＩＣとの間に、電源電圧（Vｄｄ）よりも低い所定の電圧を出力するレギュレータＩＣ１１０を介装し、このレギュレータＩＣ１１０を、アンプ１０２、１０３、１０４、１０５の電源供給源としている。これにより、このレギュレータＩＣ１１０は、デジタルＩＣ（図示せず）から電源電圧（Vｄｄ）を介してアナログＩＣ（アンプ１０２、１０３、１０４、１０５）に回り込むノイズを抑制するのである。

特開平７−１０４３４０号公報

上記の電源構成により、デジタルＩＣから電源電圧（Vｄｄ）を介してアナログＩＣに回り込むノイズの抑制は可能である。しかし、音声信号出力装置は、通常、４Ω〜１６Ω程度の低インピーダンスのスピーカやヘッドホンを駆動するので、レギュレータＩＣは２〜３Ａ以上の電流能力が必要となる。このような電流能力を持つレギュレータＩＣは、その発熱を無視できず、一般的に、放熱板を備えることとなる。その結果、基板上でレギュレータＩＣの占める面積が大きくなり、ひいては、コストを引き上げるという問題を招来する。

本発明は、係る事由に鑑みてなされたものであり、その目的は、デジタルＩＣから電源を介して回り込むノイズを抑制し、かつ、コスト削減が可能な音声信号出力装置を提供することにある。

上記課題を解決するために、本願発明に係る音声信号出力装置は、入力された音声信号を反転増幅出力する第１の入力段アンプと、入力される第１の入力段アンプの出力信号をスピーカの駆動入力の一方端を駆動するべく電流増幅出力する第１の出力段アンプと、第１の出力段アンプの出力信号を入力してそれを反転出力する第２の入力段アンプと、入力される第２の入力段アンプの出力信号をスピーカの駆動入力の他方端を駆動するべく電流増幅出力する第２の出力段アンプと、電源電圧に接続され電源電圧よりも低い所定の定電圧を出力するレギュレータと、を備え、前記第１、第２の入力段アンプは前記レギュレータを電源供給源とし、かつ、前記第１、第２の出力段アンプは前記電源電圧を電源供給源としている。

本願発明に係る音声信号出力装置は、更に、前記第１の出力段アンプは、前記第１の入力段アンプの出力信号が抵抗を介して反転入力端子に入力される第１および第２の出力オペアンプと、第１の出力オペアンプの出力信号が入力される第１のトランジスタと、第２の出力オペアンプの出力信号が入力される第２のトランジスタと、を備え、第１のトランジスタと第２のトランジスタは、電源電圧とグランド間に直列に接続されるとともに、両者の接続部は抵抗を介して第１および第２の出力オペアンプの反転入力端子に接続され、かつ、第１の出力段アンプの出力となり、前記第２の出力段アンプは、前記第２の入力段アンプの出力信号が抵抗を介して反転入力端子に入力される第３および第４の出力オペアンプと、第３の出力オペアンプの出力信号が入力される第３のトランジスタと、第４の出力オペアンプの出力信号が入力される第４のトランジスタと、を備え、第３のトランジスタと第４のトランジスタは、電源電圧とグランド間に直列に接続されるとともに、両者の接続部は抵抗を介して第３および第４の出力オペアンプの反転入力端子に接続され、かつ、第２の出力段アンプの出力となる。

より具体的には、前記レギュレータは、基準電圧発生部と、基準電圧発生部の出力信号が反転入力端子に入力される増幅器と、増幅器の出力信号がベースに入力され、エミッタが電源電圧に、コレクタが２個の抵抗を介してグランドに接続されるＰＮＰトランジスタと、を備え、２個の抵抗の接続部を増幅器の非反転入力端子に接続し、ＰＮＰトランジスタのコレクタをレギュレータの出力端とする。

本発明の音声信号出力装置は、第１、第２の入力段アンプはレギュレータを電源供給源とし、かつ、第１、第２の出力段アンプは電源電圧を電源供給源としているので、デジタルＩＣがノイズを発生しても、第１、第２の入力段アンプはレギュレータによりノイズの影響を受けず、また、レギュレータは第１、第２の電力消費の大きい出力段アンプの電源供給源ではないので発熱が小さく、従来、必要であった放熱板が不要となって基板上で占める面積が小さくでき、したがって、デジタルＩＣから電源を介して回り込むノイズを抑制し、かつ、コスト削減が可能となる。

以下、本発明の実施形態である音声信号出力装置を図１に基づいて説明する。この音声信号出力装置１は、入力された音声信号を反転増幅出力する入力段アンプ（第１の入力段アンプ）２と、入力される入力段アンプ２の出力をスピーカ（ヘッドホンも含む）６の駆動入力の一方端を駆動するべく電流増幅出力する出力段アンプ（第１の出力段アンプ）３と、その出力信号を入力してそれを反転出力する入力段アンプ（第２の入力段アンプ）４と、入力される入力段アンプ４の出力をスピーカ６の駆動入力の他方端を駆動するべく電流増幅出力する出力段アンプ（第２の出力段アンプ）５と、を有している。このように、このスピーカ６の駆動入力の両端は、互いに逆の位相で駆動される、いわゆるＢＴＬ（ＢａｌａｎｃｅｄＴｒａｎｓｆｏｒｍｅｒｌｅｓｓ）の構成になっている。これらアンプ２、３、４、５を含む音声信号出力装置１は、アナログＩＣを構成している。さらに、この音声信号出力装置１は、電源電圧（Vｄｄ）とアナログＩＣとの間に、電源電圧（Vｄｄ）よりも低い所定の電圧を出力するレギュレータＩＣ１０を介装している。ここで、重要なことは、入力段アンプ（第１の入力段アンプおよび第２の入力段アンプ）２、４はレギュレータ１０を電源供給源とし、一方、出力段アンプ（第１の出力段アンプおよび第２の出力段アンプ）３、５は電源電圧（Ｖｄｄ）を電源供給源としていることである。

以下、この音声信号出力装置１を、図２を用いてさらに詳細に説明する。入力段アンプ２は、入力オペアンプ２１と、その反転入力端子に接続される抵抗２２および２３と、その非反転入力端子に接続される基準電圧Ｖｒｅｆを有する。音声信号は抵抗２２を介して反転入力端子に入力され、反転入力端子は抵抗２３を介して出力段アンプ３の出力端子に接続されている。基準電圧Ｖｒｅｆは、この実施形態ではレギュレータ１０の出力電圧を抵抗分割して得るようにしている。

この入力段アンプ２は、入力された音声信号を、入力オペアンプ２１により反転増幅するとともに、抵抗２３を経て負帰還がかけられる。したがって、音声信号出力装置１全体の増幅度は、抵抗２２、２３の抵抗比によって決められ、入力された音声信号に応じてスピーカ６の一方端を駆動することができる。

出力段アンプ３は、２つの出力オペアンプ（第１、第２の出力オペアンプ）２４、２６と、出力オペアンプ２４の出力端子にゲートが接続されるＰＭＯＳドライブトランジスタ（第１のトランジスタ）２５と、出力オペアンプ２６の出力端子にゲートが接続されるＮＭＯＳドライブトランジスタ（第２のトランジスタ）２７と、出力オペアンプ２４、２６の反転入力端子に接続される抵抗２８および２９と、出力オペアンプ２４、２６の非反転入力端子に接続される基準電圧Ｖｒｅｆを有する。入力段アンプ２の出力信号は抵抗２８を介して出力オペアンプ２４、２６の反転入力端子に入力され、これら反転入力端子は抵抗２９を介してＰＭＯＳドライブトランジスタ２５とＮＭＯＳドライブトランジスタ２７の接続部、すなわち出力段アンプ３の出力端子に接続されている。この出力端子は、前述したように、抵抗２３を介して入力オペアンプ２１の反転入力端子に接続される。そして、ＰＭＯＳドライブトランジスタ２５とＮＭＯＳドライブトランジスタ２７は、電源電圧（Vｄｄ）とグランド間にこの順で直列接続されている。

この出力段アンプ３は、入力段アンプ２の出力信号を、出力オペアンプ２４およびＰＭＯＳドライブトランジスタ２５により電源側の電流に、出力オペアンプ２６およびＮＭＯＳドライブトランジスタ２７によりグランド側の電流に、それぞれ変換する。すなわち、入力段アンプ２の出力信号に応じて、スピーカ６の一方端を駆動する電流がＰＭＯＳドライブトランジスタ２５またはＮＭＯＳドライブトランジスタ２７に流れる。

入力段アンプ４は、入力段アンプ２と同様の構成であり、入力オペアンプ３１と、その反転入力端子に接続される抵抗３２および３３と、その非反転入力端子に接続される基準電圧Ｖｒｅｆを有する。出力段アンプ３の出力信号は抵抗３２を介して反転入力端子に入力され、反転入力端子は抵抗３３を介して出力段アンプ５の出力端子に接続されている。この入力段アンプ４は、抵抗３２と３３の抵抗値を同じくして、出力段アンプ３の出力信号を、入力オペアンプ３１により反転するとともに、抵抗３３により負帰還がかけられる。ここで、この入力段アンプ４は、信号を増幅していない点が入力段アンプ２と異なる。

出力段アンプ５は、出力段アンプ３と同様の構成であり、２つの出力オペアンプ（第３、第４の出力オペアンプ）３４、３６と、出力オペアンプ３４の出力にゲートが接続されるＰＭＯＳドライブトランジスタ（第３のトランジスタ）３５と、出力オペアンプ３６の出力にゲートが接続されるＮＭＯＳドライブトランジスタ（第４のトランジスタ）３７と、出力オペアンプ３４、３６の反転入力端子に接続される抵抗３８および３９と、出力オペアンプ３４、３６の非反転入力端子に接続される基準電圧Ｖｒｅｆを有する。入力段アンプ４の出力信号は抵抗３８を介して出力オペアンプ３４、３６の反転入力端子に入力され、これら反転入力端子は抵抗３９を介してＰＭＯＳドライブトランジスタ３５とＮＭＯＳドライブトランジスタ３７の接続部、すなわち出力段アンプ５の出力端子に接続されている。この出力端子は、前述したように、抵抗３３を介して入力オペアンプ３１の反転入力端子に接続される。そして、ＰＭＯＳドライブトランジスタ３５とＮＭＯＳドライブトランジスタ３７は、電源電圧（Vｄｄ）とグランド間にこの順で直列接続されている。この出力段アンプ５は、出力段アンプ３と同様に、入力段アンプ４の出力信号に応じて、スピーカ６の他方を駆動する電流がＰＭＯＳドライブトランジスタ３５またはＮＭＯＳドライブトランジスタ３７に流れる。

レギュレータ１０は、基準電圧発生部４１と、基準電圧発生部４１の出力電圧が反転入力端子に入力される増幅器４２と、増幅器４２の出力がベースに入力され、エミッタが電源電圧（Ｖｄｄ）に、コレクタが抵抗４４、４５を介してグランドに接続されるＰＮＰトランジスタ４３と、を具備し、抵抗４４、４５の接続部は増幅器４２の非反転入力端子に接続される。この基準電圧発生部４１は、例えば、ツェナーダイオードから構成され、そのツェナーダイオード固有の定電圧を発生させる。このレギュレータ１０は、抵抗４４、４５の抵抗比設定により、電源電圧（Ｖｄｄ）よりも低い所定の出力電圧をＰＮＰトランジスタ４３のコレクタから得ることができる。そして、ＰＮＰトランジスタ４３のコレクタは、第１、第２の入力段アンプ２、４の入力オペアンプ２１、３１の電源に接続されてレギュレータ１０の出力端となるのである。

次に、音声信号出力装置１の動作について説明する。電源電圧（Vｄｄ）が入力されると、レギュレータ１０が動作し、それとほぼ同時に、音声信号出力装置１と同じ基板上にあるＤＳＰ、ＣＯＤＥＣ等の周辺のデジタルＩＣも動作する。これらのデジタルＩＣは、電源電圧（Vｄｄ）―グランド間にてフルスウィングで動作するので、大きなノイズを発生し、そのノイズは電源電圧（Vｄｄ）に重畳される。しかし、第１および第２の入力段アンプ２、４は、デジタルＩＣのノイズに関係なくレギュレータ１０から安定した電源供給を受けることができる。したがって、音声信号は、入力段アンプ２にてノイズの影響を受けることなく反転増幅され、出力段アンプ３により入力段アンプ２の出力を電流増幅してスピーカ６の一方端を駆動し、さらに、出力段アンプ３の出力が入力段アンプ４にてノイズの影響を受けることなく反転され、出力段アンプ５により入力段アンプ４の出力を電流増幅してスピーカ６の他方端を駆動する。

このとき、出力段アンプ３、５は、デジタルＩＣからのノイズの影響を受けている電源電圧（Vｄｄ）を電源供給源としているが、そこに入力される入力段アンプ２、４の出力信号がノイズの影響を受けておらず、かつ、ＢＴＬ構成のため出力段アンプ３、５はほぼ同じタイミングで動作し、同相ノイズはキャンセルされるため、その影響をほとんど受けない。加えて、レギュレータ１０は、電力消費が大きい出力段アンプ３、５の電源供給を行っていないので、小さい電流能力、具体的には２００〜３００μA程度で十分である。したがって、レギュレータ１０は、放熱する熱も少なく放熱板を備える必要がないのである。したがって、レギュレータ１０が基板上で占める面積が小さく、かつ、従来に比べパッケージコストを低く抑えることができる。

なお、レギュレータ１０は、アナログＩＣとは別個に設けてもよいが、電流能力は小さくても構わないので、アナログＩＣと同じ集積回路上に形成して、よりコスト削減を図ることも可能である。

本発明の実施形態に係る音声信号出力装置の回路図。同上の詳細な構成を示す回路図。背景技術における音声信号出力装置の回路図。

符号の説明

１音声信号出力装置
２第１の入力段アンプ
３第１の出力段アンプ
２４第１の出力段アンプの第１の出力オペアンプ
２５第１の出力段アンプの第１のトランジスタ
２６第１の出力段アンプの第２の出力オペアンプ
２７第１の出力段アンプの第２のトランジスタ
２８、２９第１の出力段アンプの抵抗
４第２の入力段アンプ
５第２の出力段アンプ
３４第２の出力段アンプの第３の出力オペアンプ
３５第２の出力段アンプの第３のトランジスタ
３６第２の出力段アンプの第４の出力オペアンプ
３７第２の出力段アンプの第４のトランジスタ
３８、３９第２の出力段アンプの抵抗
６スピーカ
１０レギュレータ
４１レギュレータの基準電圧発生部
４２レギュレータの増幅器
４３レギュレータのＰＮＰトランジスタ
４４、４５レギュレータの抵抗

Claims

入力された音声信号を反転増幅出力する第１の入力段アンプと、入力される第１の入力段アンプの出力信号をスピーカの駆動入力の一方端を駆動するべく電流増幅出力する第１の出力段アンプと、第１の出力段アンプの出力信号を入力してそれを反転出力する第２の入力段アンプと、入力される第２の入力段アンプの出力信号をスピーカの駆動入力の他方端を駆動するべく電流増幅出力する第２の出力段アンプと、電源電圧に接続され電源電圧よりも低い所定の定電圧を出力するレギュレータと、を備え、前記第１、第２の入力段アンプは前記レギュレータを電源供給源とし、かつ、前記第１、第２の出力段アンプは前記電源電圧を電源供給源としている音声信号出力装置であって、
前記第１の出力段アンプは、前記第１の入力段アンプの出力信号が抵抗を介して反転入力端子に入力される第１および第２の出力オペアンプと、第１の出力オペアンプの出力信号が入力される第１のトランジスタと、第２の出力オペアンプの出力信号が入力される第２のトランジスタと、を備え、第１のトランジスタと第２のトランジスタは、電源電圧とグランド間に直列に接続されるとともに、両者の接続部は抵抗を介して第１および第２の出力オペアンプの反転入力端子に接続され、かつ、第１の出力段アンプの出力となり、
前記第２の出力段アンプは、前記第２の入力段アンプの出力信号が抵抗を介して反転入力端子に入力される第３および第４の出力オペアンプと、第３の出力オペアンプの出力信号が入力される第３のトランジスタと、第４の出力オペアンプの出力信号が入力される第４のトランジスタと、を備え、第３のトランジスタと第４のトランジスタは、電源電圧とグランド間に直列に接続されるとともに、両者の接続部は抵抗を介して第３および第４の出力オペアンプの反転入力端子に接続され、かつ、第２の出力段アンプの出力となることを特徴とする音声信号出力装置。