TWI378357B - Allocating device testing resources - Google Patents

Allocating device testing resources Download PDF

Info

Publication number
TWI378357B
TWI378357B TW094130720A TW94130720A TWI378357B TW I378357 B TWI378357 B TW I378357B TW 094130720 A TW094130720 A TW 094130720A TW 94130720 A TW94130720 A TW 94130720A TW I378357 B TWI378357 B TW I378357B
Authority
TW
Taiwan
Prior art keywords
probe card
locations
resources
resource
test
Prior art date
Application number
TW094130720A
Other languages
English (en)
Other versions
TW200627191A (en
Inventor
Erik H Volkerink
Klaus Dieter Hillges
Edmundo De La Puante
Original Assignee
Advantest Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Singapore Pte Ltd filed Critical Advantest Singapore Pte Ltd
Publication of TW200627191A publication Critical patent/TW200627191A/zh
Application granted granted Critical
Publication of TWI378357B publication Critical patent/TWI378357B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

1378357 第94丨30720號專利申請案說明書修正本 101 5 16 九、發明說明: 【發明戶斤屬之技術匆域】 一種電子電路測试器(或自動測試設備)係經設計成可 測試裝置或積體電路(1C)的效能。一種電子電路測試器可用 5 於測试從初始基板加工階段到表终封褒階段中各種穿置戈 積體電路的製造階段所完成的已封裝之裝置與積體電路。 發明背景 習知可程式電子電路測試器通常包含一測試頭,其係 1〇電氣性連接至電子測試及測量儀器(例如,交流/直流電子訊 號產生器以及訊號分析器,例如示波器與網路分析器)中之 一或更多機架。該測試頭通常通過—負載板(load board)而 與裝置或積體電路對接’接著將該負載板連接至探針卡 (probe eafd)或;^ 。冑? 職_通常&含用於待 15測試裝置每-端子的分離式測試通道。各測試通道係連接 至測試裝置資源,其係傳送測試訊號至裝置端子且接收及 處理出現於各裝置端子的一或更多之輸出訊號。單一測試 裝置 >源可連接至每一腳端架構(㈣ph architecture)的單 ^ ,、、通I或連接至共旱架構(shared architecture)的多測 試通道。負载板與探針卡組合件係提供在裝設於測試頭内 之電路板與待測試裝置端子之間的訊號路徑。-般而言, 負載板的組祕取決於測試中之裝置或積體電路的種類 ⑴類比或數位)。另-方面,探針卡的組態通常針對測 試中之裝置或積體電路的族群。在拖架㈣⑺或其他可調 5 第94130720號專利申請案說明書修正本 101.5.16. 整支樓機構上可將測試頭裝設成可樞轉使得電子電路測試 器可用來測試已封裝的裝置及積體電路。 第1圖與第2圖係圖示電子電路測試器丨〇之一具體實施 例(例如’位於帕羅奥多市(美國加州)Agilent Technologies, Inc所售之ATE系統),其係包含一測試頭12與一電子測試及 測量儀器的機架14,它可包含,例如交流/直流電子訊號產 生器以及訊號分析器,例如示波器與網路分析器。通過管 路16路由的電纜,將測試頭12電氣性連接至電子測試及測 量儀器的機架14。負載板18提供一組測試連接器(test connector)供測試頭12内的測試通道與探針卡2〇對接。該測 試頭12通*包含多個印刷電路板,其係包含界定用於測試 裝置或積體電路的測試通道的電子電路。負載板18將電子 測試訊號從測試頭丨2中的印刷電路板實體路由成能與探針 卡20直接對接的實體格式。在一些具體實施例中,負載板 18也可包含測試電路。 操作時,測試頭12中每個電路板包含多個測試裝置資 源21,其係包含界定數對電子電路測試器1〇測試通道的驅 動!§/接受器。驅動器傳送輪出訊號至負載板18的輸出測試 連接器,而接文器接收負載板18的輸入測試連接器的輸入 訊號。通常’單-電路板有多對驅縫/接受器。各電路板 也可包含參數測量單元,其係經組態成可量化或測量訊號 且可提供用於驅動器/接受器的校準資料(calibration data)。通常,將多對繼電器組態成可路由訊號至各電路板 的各對驅動器/接受器。操作時,一組繼電器使驅動器/接受 第94130720號專利申請案說明書修正本 »01.5.16. 器與負載板測試連接器選擇性連接/斷開,而另—組繼電器 使測試連接器例如與參數測量單元選擇性連接/斷開。 在其他具體實施例中,測試裝置資源均設置於裝設於 電子測試及測量儀器機架14内的電路板上。 、 探針卡20可通過多個測試連接器(例如,彈簧針 Pin)式或接合型(mating)電子連接器)而連接至負載板μ。探 針卡2 0有多個部位用以同時與基板2 2上多個個別受測部位 (test site)對接。各探針卡部位通常包含有一樣式之數個探 針連接器24,該樣式係對應至在基板22晶粒上受測部位諸 接點的樣式。探針卡20包含數個導電跡線(c〇nductive trace),其係將電子測試訊號由負載板18路由至探針連接器 24。在一些具體實作中,該等探針連接器24係經精密製造 成末端在共同平面的探針(pr〇be needle)。 操作時,由測試頭12的測試通道傳送出測試訊號以驅 動基板22積體電路的選定端子《由積體電路的選定端子傳 送回應訊號至測試頭12的對應測試通道。藉由以可控制的 方式改變測試訊號的輸出位準並且監測回應訊號,電子電 路測試器10可測試在基板22上之積體電路的功能操作且可 核對積體電路元件是否在指定容差值或範圍内操作。 在拖架26或其他可調整支撐機構上可將測試頭12裝設 成可樞轉使得電子電路測試器1〇可用來測試已封裝的裝置 與積體電路。可樞轉連接使得測試頭12可被定位成大致面 朝上的水平位置使得操作員可將適當的負載板及探針卡安 裝至測試頭12。可將測試頭12樞轉成面朝下的水平位置使 ,〇1·5.,6. 第94130720號專利申請案說明書修正本 得探針卡20可通過探針連接器24而與在基板上之積體電路 的電氣端子對接。 通常用執行於電腦28上的應用程式控制電子電路測試 器10的操作。可用一或更多個個別的軟體模組具體實作該 應用程式。在一些具體實作中,各測試通道包含各自的則 試處理器,而電腦28則下載應用程式至測試處理器供執行。 有些電子電路測試器係經設計成可測試排列於半導體 晶圓晶粒區内的多個半導體裝置。該等測試器通常在測試 頭中包含一保持半導體晶圓的探測器(pr〇ber)e操作時,該 探測器移動晶圓使得晶圓上不同受測部位的位置與探針卡 對齊。在一些設計中,該等裝置係一次測試一個晶粒◊其 他的設計則包含有多個部位的探針卡供同時測試多個各在 不同晶粒上的裝置。 通承將探針卡上的測试部位(testing site)排列成長方 形陣列,且探針卡輕的數目與電子電路賴器巾之測試 裝置資源的數目相等。不過,半導體晶圓上的受測部位位 置常常被排列成非長方形陣列。因此,在有些探針卡下觸 (touchdown)至受測部位位置上的期間,有些探針卡部位未 與受測部位位置接觸崎侧試裝置資㈣利用率。 例如,第3A圖係圓示基板32上之一示範陣列之受測部 位位置30。各党測部位位置3〇通常對應至基板32上的晶粒 且包含多個允許晶粒中之至少一積體電路可被測試的接 點第3B圖係圖示一探針卡34重疊在基板32上的四個不同 下觸位置處’分別標示為A、B、c、De該探針卡34包含一 苐94丨30720號專利申請案說明書修正本 苐94丨30720號專利申請案說明書修正本 101.5.16. 由4個測試部㈣列成與受測部位位㈣—致的方形陣 列。在圖示例子中,負載板18(第2_以固定式(即,I法 組態)電子連接方式而使探針切各烟試部位連接至電 子電路測試器H)的各個測試裝置資源。由於受測部位位置 3〇的非長方形陣列與探針卡34上测試部位的方形陣列不匹 配,各下觸位置令有-探針卡測試部位(第圖中以深灰色 強調)無法與對應受測部位位置3G對齊。結果,每次下觸〇 使用百分之75的測試裝置資源。因此,本例子所提供之固、 定式資源分配只達成百分之75的資源利用率。 已有人針對此-問題提出數種可組態探針卡以增加資 源利用率。這些可_探針卡包含紐線㈣心_)或其 他接觸機構以便使受卿位比賴裝置:#源可肖數目多。 該等探針卡通常包含一切換器陣列,其係置於測試裝置資 源與探針線之_更換料卡連接至賴裝置資源的部 位例如’第4圖的多工矩陣(細啤以_如)4〇包含使出 個資源連接至n個探針卡部位的η χ m個切換器(s4)42,在 此m與η為整數。在此例子中,爪組之n個切換器使得各資源 可連接至η個探針卡部位中之每一個。多工矩陣4〇允許〇個 貝源對於不同之下觸被分配到不同組之ra個探針卡部位,藉 此增加測試裝置資源的利用率。例如,關於第3B圖的示範 探針卡34 ’ 3x4多工矩陣可用來分配3個測試裝置資源至在 四個下觸區A、B、C、ϋ之各者中的3個作用探針卡部位。 就此情形而言,3個資源的利用率可達1〇〇%。 在已提出的可組態探針卡的一些具體實作中,有些可 第94130720號專利申諳案說明書修正本 'Ol.S.ie. 將測試裝置資源直接連接至探針卡部位。不過,需要將很 多切換器以便使測試裝置資源連接至探針卡部位,且需具 切換彈性以便實現高資源彻率。需要很多祕器使得此 等方法成本高且因部位負載高而限制可測試裝置的頻率。 此外,此等方法的接線物理要求則限制探針卡的尺寸,從 而增加測試晶圓裝置所需之下觸數。
C發明内容J 發明概要 在一方面中,本發明的特徵為—種用於分配_测試 裝置資源至探針卡之n個雜的緒,爾針卡係經組態成 可電氣性連接至基板上之各個受測部位位置,在此m為 整數且m< n〇該系統包含H態互連網路,其係包含多 個在資源與探針卡部位之間的連接。料連接使得在該探 針卡下觸至該等受測部位位置之—最少下觸次數下各個受 測部位位置可連接至該等資源中之至少—個。每—該等資 源可連接至該等探針卡部位的數目至多等於該最少下觸次 數0 个I咧的特徵為一種用於分配m個測 試裝置資社探針卡之_雜的方法,該探針卡經組態成 可電氣性連接至基板上之各個受測部位位置在此m為 整數且m<n。根據本㈣方法,決定聰針卡下觸至該等 受測部位位置上之最少下觸次數,其係能使各受測部位位 置電範連接於至少-各職針卡部位的最少下觸次數。決 定-組在資源與探針卡部位之間能使各受測部位位置連接 第94130720號專利旁請案說明書修正本 I0I.5.16. 至該等資源中之至少一個的連接。決定該等連接使得每一 資源可連捿至該等探針卡部位的數目至多等於該最少下觸 次數。 在另方面中’本發明的特徵為—種用於分配數個測試 裝置資源至探針卡之數個部位的系統,該探針卡係經組態成 可電祕連接至基板上之各個受測部位位置。該系統包含一 可組態互連㈣,錢包含多财資源錢針切位之間能 使各受測部位位置連接至該等資源中之至少-個的連接。該 可組態互連網路的至少_些連接設置於該基板上。 另方面中,本發明的特徵為一種分配數個測試裝 置貝源的機器執行方法。根擄本發明方法,接觸多個基板 上的受測部位’且將該等資源同時連接至在該等基板中之 不同的幾個上的已接觸受測部位中之選定的幾個以最大化 該等資源的利用率。 在另方面中,本發明的特徵為一種用於分配數個測 試裝置資源的系統。該系統包含多個經組態成可接觸多個 基板上之受測部位的探針卡、—可組態互連網路、以及一 控制器。可操作該可組態互連網路以連接該等資源至該等 探針卡的部位。可操作該控制器以組態該互連網路同時連 接該等資源至在該等基板中之不同的幾個上的已接觸受測 部位中之選定的幾個以最大化該等資源的利用率。 由以下描述、附圖及申請專利範圍可更加明白本發明 的其他特徵及優點。 圖式簡單說明 1378357 101.5.16. 第94130720號專利申請案說明書修正本 第1圖的示意透視圖係圖示電子電路測試器與探針 卡,該探針卡係裝上連接至該電子電路測試器測試頭的負 載板。 第2圖為第1圖電子電路測試器的方塊圖。 5 第3A圖為基板上受測部位位置之陣列的示意圖。 第3B圖係示意圖示一探針卡重疊在如第3八圖所示之 基板上4個不同下觸位置處。 第4圖係示意圖示用於以可組態方式分配測試裝置資 源於探針卡諸部位的多工矩陣。 1〇 第5圖的流程圖係圖示用於以可組態方式分配測試裝 置資源於探針卡諸部位的方法之一具體實施例。 第6圖係示意圖示劃分為4個下觸區的基板。 第7圖係圖示在探針卡部位之中對於如第6圖所示之4 個下觸區的四個旋轉對稱式資源分配。 15 第8圖係圖示在探針卡部位之中對於如第ό圖所示之4 個下觸區的四個鏡像對稱式資源分配。 第9圖的流程圖係圖示決定在測試裝置資源與探針卡 部位之間的一組連接的方法的具體實施例。 第10圖係示意圖示探針卡與在一組四次下觸包圍受測 2〇部位位置之邊界部份之間的疊合交叉線所劃分的探針卡區 域。 第11圖係圖示以相容類標籤標示之第_的探針卡區域。 第12圖係圖示第η圖所標示的探針卡區域以及經強調 12 1378357 第94130720號專利申請案說明書修正本 101.5.16. 的第一次下觸區。 第13圖的電路圖為用於分配測試裝置資源於第10圖探 針卡諸部位的可組態互連網路之一具體實施例。 第14圖的電路圖為用於分配測試裝置資源於第10圖探 5 針卡諸部位的可組態互連網路之一具體實施例。 第15圖係示意圖示基板上受測部位位置之陣列。 第16圖係示意圖示探針卡與在一組四次下觸包圍受測 部位位置之邊界部份之間的疊合交叉線所劃分的探針卡區 域。 10 第17圖係圖示第16圖探針卡諸部位中之4種資源分配。 第18圖係示意圖示探針卡與在一組兩次下觸包圍受測 部位位置之邊界部份之間的疊合交叉線所劃分的探針卡區 域。 第19圖的電路圖為用於分配測試裝置資源於第18圖探 15針卡諸部位的可組態互連網路之一具體實施例。 第20圖為測試頭的方塊圖,其係包含用於分配資源於2 個探針卡受測部位的可組態互連網路。 第21圖係示意圖示輸出扇出至多個基板的可組態互連 網路多工器之一具體實作。 20 第22圖係示意圖示第20圖探針卡的具體實作。 第23圖係示意圖示在第20圖探針卡的具體實作上的受 測部位位置。 第24圖係示意圖示探針卡至第20圖基板的多次下觸疊 13 1378357 101.5.16. 第94130720號專利申諳案說明書修正本 合,圖示示範分配資源於兩個探針卡之受測部位。 第25圖的電路圖為可組態互連網路之一具體實作。 第26圖的電路圖為可組態互連網路之一具體實作。 第27圖為一包含可組態互連網路的基板方塊圖,該可 5 組態互連網路的元件係位於毗鄰晶粒之間的晶圓切割線 (scribe line) 〇
I:實施方式:J 較佳實施例之詳細說明 附圖中,相同的元件用相同的元件符號表示。此外, 10 附圖只概要圖示示範具體實施例的主要特徵。這些附圖並 非繪出實際具體實施例的所有特徵,而且未按比例繪出的 元件之間也沒有按相對尺寸繪出。 以下詳述的具體實施例係包含分配電子電路測試器 (例如,第1圖與第2圖所示之電子電路測試器10)諸測試裝置 15 資源的可組態互連網路,藉此增加資源利用率同時減少所 需切換器數以及減少探針卡部位的負載。用這種方法,該 等具體實施例的製造成本低且能用比先前技術法高的頻率 操作以增加測試裝置資源的利用率。一般而言,可組態互 連網路包含數個資源分配元件,其係可配置於沿著測試裝 20 置資源與待測試裝置之間的通訊路徑中之一或更多位置。 例如,可組態互連網路的元件可位於機架14、測試頭12、 探針卡20、基板22(例如,半導體晶圓上毗鄰晶粒之間的晶 圓切割線内,以下將予以詳述)、或分散於機架14、測試頭 12、探針卡20、基板22中之多個。 14 1378357 苐94丨30720號專利申請案說明書修正本 101.5.16. I·分!數個澳資源至單一 工矩陣於可紐 供評估用於分配資源至探針卡部位的多工架構的重要 度量有3種:⑴切換器數;(2)切換器的扇出(例如,1: Η : 5 2、i : 4、等等);以及⑶探針卡部位負載亦即,連接至 探針卡部位的切換器數。一般而言,若減少切換器、減少 切換器的扇出、以及減少探針卡部位負載中之一或更多 項,可改善多工架構的成本與效能。 第4圖的多工矩陣4〇有nxm個切換器各有i的扇出, 10且探針卡部位負載為m(即,各探針卡部位連接至⑺個切換 器)。在實際的具體實作中’_n的數值通常很大(例如,在 -些具體實作中’ m約為32ffijn約為5G)。結果,在這些具體 實作中’多铸4G包含大量切換器,這增加多工矩陣的成 本以及通過夕工矩陣4〇連接各探針卡部位的所有接點的困 15難度。南部位負載也顯著限制裝置測試訊號的頻寬。 分配 以下描述有效分配測試裝置資源至探針卡部位的具體 實施例’藉此達成改良第4圖全多卫矩陣仙的成本及效能。 -般而δ ’此係藉由選擇性連接各資源至減少數目之可能 20 探針卡部位而達成改良。 第5圖的具體實施例係圖示分配爪個測試裝置資源至 探針卡之η個測試部位的方法,在此m、η為整數且爪< η。 在本具體實施例中,決定探針卡下觸至一基板上的受 測部位位置上以容許各受測部位位置電氣性連接至至少一 15 1378357 101.5.16. 第94130720號專利申請案說明書修正本 各別探針卡部位的一最少下觸次數(方塊50)β最少下觸次數 的決定可利用各種習知覆蓋或舖蓋法。一般而言,最少下 觸次數係取決於探針卡部位與受測部位位置的數目與排 列。請參考第3Β圖實施例,四部位探針卡32下觸至基板32 5上之12個受測部位位置30的最少下觸次數為4。 在決定最少下觸次數之後(方塊5〇),決定一組在資源與 探針卡部位之間使得各受測部位連接至至少一資源的連接 (方塊52)。選定該等連接使得各資源可連接至探針卡部位的 個數至多與最少下觸次數相同。 1〇 以下描述決定資源與探針卡部位之間的一組連接的不 同方法。一般而言,此等方法涉及識別探針卡部位在每次 下觸時了電氣性連接至各個受測部位的各組作用部位。就 圖解說明的目的而言,有些具體實施例的描述是參考第6圖 的示範案例,其中探針卡與基板54的最少下觸次數為4。在 15基板54上之下觸區標示為A、Β、C ' Ε)。 式資汲今馱 在第7圓的具體實施例中,藉由以基板54中心點旋轉分 配資源至四個下_a、b、c、d而衫探針卡部位 之間的連接集合。在圖示具體實施例中,四個下觸區A'B、 20 c、D有4組旋轉對稱分配1〇個資源(編號I至⑼於探針卡 56的16個部位。 如果沿著第7圖X與γ轴將探針卡下觸部位編號,各資 源分配於四個下觸區的座標為{(χ,y),(_乂,X),(X 丫) Μ ♦表!表示對於每—下觸區之資源與探針卡部二 16 第94130720號專利申請案說明書修正本 101.5.16.
々在本具體實施例中,各資源連接至各自的⑼叩:4) 5 多工器。因此’各資源可連接數目至巧於最少下觸次數 (即,4)的探針卡部位。 此外,將各探針卡部位連接至1 : 4多工器中之至多3 個特別疋,假設以循序掃描(raster-scan)的方式由左上角 J右下角對探針卡部位編號,探針卡部位2、3、g、9、I〗、 10 15的。p位負載為兩個1 : 4多工器β例如,探針卡部位2 連接至資源3與5於下觸區為C與D時,探針卡部位卜4、7、 10 11、13、16的部位負載為3個1 : 4多工器。例如,探針 卡部位1連接至資源10 ' 4、1於下觸區為Β、c、D時。 如表2所示,第7圖的旋轉對稱式資源分配明顯有較少 的切換器且部位負載特性比第4圖多工矩陣40佳。就此情形 而言,rn= 1〇且16。 17 15 1378357 第94130720號專利申請案說明書修正本 101.5.16. 架構 多工器個數 多工器類型 部位負載 (Xm An />. λα 〇/ \ 多工矩陣架構 旋轉對稱架構 160 一 1:1 • V 立的 /¾ J —10個為 100% 10 _ 丨:4 2個為50% _ 3個為50% 在第8圖的具體實施例中,藉由以績¥轴反射資源分 配至四個T觸區A、B、C、D而決定資源與探針卡部位之間 的連接集合。在圖示具體實施例中,四個下觸區AB、C、 D有4組鏡像對稱分配1〇個資源(編號為丨至1〇)於探針卡% 的16個部位。 如果沿著第8圖X與Y軸將探針卡的下觸部位編號,各 資源分配於四個下觸區的座標為Kx,y),(_x,(x,_yX (_y, 10 _x)}。表3表示對於每一下觸區之資源與探針卡部位的對映。 下觸區 編號 i B c D X y X y X y X y 1 -1 1 1 1 -1 -1 1 -1 2 -2 1 2 1 -2 -1 2 -1 3 -3 1 3 1 -3 -1 3 -1 4 -4 1 4 1 -4 -1 4 -1 5 -1 2 1 2 -1 -2 1 -2 6 •2 2 2 2 -2 -2 2 -2 7 r -3 2 3 2 -3 「-2 3 -2 8 -1 3 1 3 -1 -3 1 -3 9 -2 3 2 3 -2 -3 2 -3 10 -1 4 1 4 -1 -4 1 -4 (X,y) •X y X y -X -y X -y 表3 18 1378357 第94130720號專利申請案說明書修正 " 101.5.16. 々在本具體實施例中,各資源連接至各自的】對4(卜·4) 夕器目此,各貧源可連接數目至多等於最少下觸次數 (即’ 4)的探針卡部位。 5 此外,將各探針卡部位連接至1 : 4多工器中之至多3 個°特別是,假設賴序掃描的方式由左上角到右下角對 探針卡部位編號,探針卡部位2、3、5、8、9、丨2、Μ、Μ 10 的部位負載為兩個! : 4多工器。例如,探針卡部位2連接至 t源3與2於下觸區為c與〇時。探針卡部位ι、4、6小ι〇、3 16的口p位負載為: 4多丄器。例如,探針卡部 位1連接至貧源1〇、4、丨於下觸區為B ' c、D時。 表所示第8圖的鏡像對稱式資源分配明顯有較少 的切換器且部位負載特性比第4圖多工矩陣40佳。就此情形 而言,m = 1〇且n= 16。
15 的資源分配 在以下具體實施例中,藉由選擇性叢集探針卡部位以 及分配資源於探針卡部位的對應叢集中而減少多工器的數 目以及探針卡部位負載中之一項或兩者。 第9圓圖示以叢集為基礎決定資源與探針卡部位之間 的連接集合的方法之具體實施例。根據此-方法,最初係 識別探針切位的叢集(方塊6G)。探針卡叢㈣、基於探針卡 與在所有下觸時涵蓋受測部位位置之邊界部份之間的疊合 19 20 1378357 第94130720號專利申請索說明書修正本 交叉線而被識別》 101-5.16. 5 第1〇圖圓示藉由探針卡62與包圍四個下觸區A'B、C、 D基板54㈣部㈣f㈣界料q㈣合交叉線而區 分的探針卡62區域(職㈣㈣圖示具體實施例申邊 界係對應至基板54的邊緣圖示越過探針切的曲 線,其係實際對映至基板54所有四個下觸區A、B、C、D 的㈣邊緣°各叢集對應至各組探針卡部位,其係實際以 探針卡下觸至練54上的全部相騎邊緣為界。 10 15 20 基於叢集中探針卡部位的數目而將探針卡部位叢集分 類成相容類(方塊64)。尺寸相同的探針卡部位叢集在此稱作 “相容的”探針卡部位叢集。在第1㈣的實施财,以下為 叢集的分類:叢集5為獨叢集2、4、6、8為相容類;以 及叢集卜3'7'9為相容類。第11圖圖示分類處理64的姓 其中叢集5歸類為相容類X,叢集2、4、6、8歸類為相 合類Y,以及叢集1、3、7 ' 9歸类頁為相容類2。 決定—組在下觸區中之選定的一個令對應至各探針卡 部位叢集的最少資«集數(方塊66>各下觸區係對應至各 組的6個探針卡部位叢集。如第12圖所示,例如,下觸區a(以 斷面雜_)係對應至探針卡部位叢#1至叢集 係根據對應至選定下觸區的探針卡部位叢集。特別是,對 應至選定下觸⑽各_針部位叢_相_於各個數目 與相:叢嫩麟怖刚㈣嶋。資源的分類 係根據相關探針卡部位叢集所指定之相容類。_,如果 選定下觸區A,則資源叢集最少數為6個:!個為相容類χ 20 1378357 第94130720號專利申請案說明書修正本 101.5.16. 3個相容類Y ; 2個為相容類Z。 為每-下觸區,決定在資源叢集最小集合與探針卡部 位叢集的對應叢集之間的對映(方塊7〇)。可使用各種最小化 顯成本函數(explicit cost function)的習知覆蓋法(例如, 5 Quine-McCluskey最小化演算法)中之任何一種而決定對 映。將成本函數設計成可跟蹤多工器的數目。替換地,將 成本函數設計成可跟縱部位負載大於1的探針卡部位叢集 的數目。 表5圖示最小化四個下觸區a、B、C、D之多工器數目 10的第10圖與第11圖探針卡部位叢集集合的對映結果。
資源叢集 多工至探針卡叢集 編號 類型 下觸 區A 下觸區B 下觸區C 下觸區D 編號 類型 編號 類蜇 編號 類型 編號 類型 1 Ζ 1 Z 1 Z 9 Z 9 Z 2 Υ 2 Y 2 Y 2 Y 8 Y 3 Ζ 3 Z 7 Z 3 Z 7 Z 4 Υ 4 Y 8 Y 8 Y 4 Y 5 X 5 X 5 X 5 X 5 X 6 Υ 6 Y 6 Y 4 Y 6 Y 表5 第13圖圖示對應於表5的對映之可組態互連網路72。該 互連網路72只包含1 : 2多工器。此外,探針卡部位的叢集 1-3、5-7、9有1個部位負載而探針卡部位的叢集4與8有2個 15 部位負載。 表6圖示最小化四個下觸區a、B、C、D之部位負載大 於1的探針卡部位叢集的數目之第10圖與第η圖探針卡部 位叢集集合的對映結果。 21 1378357 第14圖圖示對應至表6的對映之可組態互連網㈣。該 互連網路74只包含1:2多工器。此外,探針卡部位的叢集 1-7與9有】個部位負載而探針卡部位的叢集⑻個部位負 5載。 〗,園愿用弟9圖蕞集法於基板8〇上18^ 測部位位置78的示範陣列(編號為⑴⑽)的結果。在此1 例中,該探針卡84包含-個64個受測部位%的㈣陣列 10 第94130720號專利申請案說明書修正本 101.5.16. 資源 叢集 _多工至探針卡叢售 編號 類型 下觸區A 下觸區B 下觸區C 下觸區D 編號 類型 編號 類型 編號 類型 編號, 類蜜 1 Z 1 Z 1 Z 9 Z 9 Z 2 Y 2 Y 2 Y 2 「Y 8 Y 3 Z 3 Z 7 Z 3 Z 7 Z 4 Y 4 Y 8 Y 4 Y 4 Y 5 X 5 H X 5 — X 5 X 5 X 6 Y 6 Y — 6 Y 8 Y 6 Y 表6 第16圖圖示探針卡84被探針卡_四個下觸區… 8〇的邊緣部份的彎曲疊合交又線區分的區域。彎曲交: 將該等探針卡部位分為9個叢集。第16圖也圖示探針^ 86的最佳叢集化。叢集化的確定可藉由對應至; 60、64、66、70的初始粗略叢集化處理 類邊界部位至叢集的對映的處理(方塊87; 位為位於兩個叢集交界處的探針卡部位(例如 辛 觸區A的探針卡部位13、22 圖中 拉A益叛μ 在一些具體實作申, 藉由窮舉㈣料部㈣料界部位對映 設有k個邊界部位,則約有考量。由於^部 22 15 1378357 第_72_利申請案心_正本 的數目遠'!、於騎卡雜的總數,純於紳式排列全部 探針卡部位的方法,此一方法較佳。 第17圖圖不分配資源於四個下觸區A、B、c、D的探針 卡84的部份的結果。在此具體實作中,只需47個測試裝置 資源即可测試四個下觸區的所有〗8 8個受測部位。相對於固 定式資源分配法’此法利用率改善了 27%。 3.效能總結 表7比較使用上述3種度量的架構。 N個晶粒/基板及Μ個針聊/晶粒 188個晶 範例: 架構 資源數 多工器數 多工器 類型 部位負載 (幾個部位的%、 資源數 1 2 多工器數 多工器 減少數 固定法 Ν Ν/Α Ν/Α Ν/Α 1024 N/A N/A 全矩陣 架構 0.78ΝΜ (0.78ΝΜ)2 1:1 ΝΜ個為100% 752 565,504 lx 旋轉 分配 0.78ΝΜ 0.78ΝΜ 1:4 4個為100% 752 1,760 321x 鏡像 分配 0.78ΝΜ 0.78ΝΜ 1:4 4個為100% 752 1,760 321x 叢集 分配 0.78ΝΜ 0.48ΝΜ 1:2 2個為25% 752 360 l,569x 3個 12.5% 表7 10 4.替代具體實作 儘管以上藉結合最少下觸次數為4的具體實作描述具 體實施例,仍可設計用於不同下觸次數的其他具體實作。 例如,第18圖的示範具體實施例是將探針卡88的部位 分成7個叢集(編號為1至7),彼等係以探針卡88與兩個下觸 15 區的圓形基板的邊緣之間的疊合交又線區分。 在一些具體實作中,應用上述鏡像對稱資源分配法於 第18圖的具體實施例以決定資源與探針卡部位之間的連接 集合(方塊52 ;第5圖)。在此等具體實作中,1 : 2多工器用 23 1378357 101.5.16. 第94丨3〇720號專利申請案說明書修正本 於每一資源。 在其他具體實作中,應用上述以叢集為基礎的資源分 配法於第18圖的具體實施例以確定資源與探針卡部位之間 的連接集合(方塊52;第5圖)。根據此一方法,探針卡部位 5叢集1知類為相容類A,探針卡部位叢集2-5歸類為相容類 B,而探針卡部位叢集歸類為相容類匸; 在兩個下觸區中各有3個資源叢集(編號為1-3)。在下觸 區1中’資源叢集⑼缺至探針卡部位叢集㈣資源叢集之與) 對映至探針卡部位叢集2與3。在下觸區2中,資源叢集1對 1〇映至探針卡部位叢集1而資源叢集2與3對映至探針卡部位 叢集4與5 ^由於探針卡部位叢集6與7不對應至受測部位, 故未連接任何測試裝置資源。 第19圖係圖示一可組態互連網路89,其係對應至資源 叢集1-3與兩個下觸區的探針卡部位叢集15的對映。在此對 15映中,丨.2多工器的數目小於鏡像對稱法,且遠小於上述 結合第4圖的多工矩陣法。 II.分配測試裝置眘源免多個揮針卡的部仲 第20圖係圖示包含一可組態互連網路9〇的測試頭12的 具體實施例,該可組態互連網路9〇係經組態成可分配測試 2〇裝置資源於在多個探針卡92、94上的部位。探針卡92、94 均經組態成可接觸在多個個別基板96、98上的受測部位。 一控制器100係組態該互連網路以同時連接測試裝置資源 至在不同基板96、98上的受測部位中之選定部位以最大化 該等資源的利用率。 24 1378357 第94130720號專利申請案說明書修正本 丨01jl6. 操作時,使探針卡92、94的測試部位與基板96、98上 的受測部位接觸。控制器10 0指示可組態互連網路9 〇中的切 換器以同時連接測試裝置資源至在不同基板96、98上的已 接觸受測部位中的選定部位以最大化該等資源的利用率。 控制器100以最大化基板通量的方式安排該等資源在多次 下觸的期間同時連接至不同基板的受測部位。 如第21圖所示,在一些具體實作中,可組態互連網路 90中多工器的至少一些輸出扇出至多個基板。以此方式, 同一資源可用於多個基板而不會使測試延遲。在第21圖的 示範具體實作中,1X4多工器101有3種操作狀態:在第一狀 態中,多工器101連接至基板103與105 ;在第二狀態中,多 器101連接至基板1〇3 ,以及在第二狀態中,多工器連 接至基板105。 叙而§ ,探針卡92、94的測試部位的數目與排列可 相同或不同。同樣,基板96、98的受測部位的數目與排列 可相同或不同。第22圖係圖示包含四個測試部位的相同線 性陣列(分別編號為丨“與^^)的探針卡92、94的具體實作。 第23圖圖示包含12個受測部位的相同非長方形陣列(分別 編號為M2與13-24)的基板96、98的具體實作。 第24圖圖示最大化四個資源的利用率分配於探針卡 92、94的測試部位且最大化基板通量的探針卡92、94至基 板96、98的六個下觸區的示範集合(標示為£、1?、6、11、1、 J)。下觸區為E時,探針卡92的兩個測試部位1〇6、1〇8與基 板96受卿位上列的兩個受卿位接觸,而探針卡92的其 25 1378357 1〇1-5.16. 第94130720號專利申請案說明書修正本 他兩個測試部位110、112不接觸基板96上的任何受測部位 位置。因此,在下觸區為Ε時,將兩個資源分配至探針卡% 的測試部位2、3而將兩個資源分配至探針卡94的測試部位 與Μ。在下觸區為mG時,將四個f源分別分配至探針 5卡92的部位3-6與7-10。在下觸區為叫,將兩個資源分配 至探針卡92的測試部位而將兩個資源分配至探針卡 94的測試部㈣與24。在下觸區為咖時將四個資源分別 分配至探針卡94的部位15-18與19-22。 相較於只通過探針卡92、94中之—個將四個資源連接 1〇至受測部位位置需要8個下觸區的方法,圖示於第^圖的實 施例只需要六個下㈣,可大幅改善基㈣量(即,百分之 25)。 TTI.可組熊5:埤岬爷的且髀實作 具體實作本文所述之 可級態互連網路係包 置之間的通訊路徑的 15 一般而言,可用各種不同的方法 可組態互連網路。如以上所解釋的, 含可沿著在測試裝置資源與待測試裝 一或更多位置配置的資源分配元件。 例如,在一些具體實作中’各 化的電路卡,圖圖示泛用卡12〇之一具體 組態成執行上述所有不同的切換排列。匕°養 可將分配資源於探針卡部位的互 b具體實作中 26圖圖示泛用灿的具體實作,发^於探針卡2〇上。負 卡部位的互連f作於卡122内。^轉*崎源於探金 第27圖係圖示包含可組態 互連網路之元件(例如,多工 26 20 1378357 101.5.16. 第94130720號專利申請案說明書修正本 器132與電氣跡線134、136、138)的基板130具體實施例之 一部份。該等元件均位於毗鄰晶粒之間的晶圓切割線14〇、 142、144。如本文所使用的,“晶圓切割線”一詞係指毗 鄰晶粒之間的犧牲區(sacrificial area);在將個別晶粒彼此 5分開的劃線或切割製程時該等犧牲區會被移除。在其他具 體實ie例47,多工器132的輸出可扇出至兩個以上的晶粒。 可組態互連網路的元件設置於基板13〇晶圓切割線14〇、 142、144以外的區域。例如,在一些具體實施例中除了 或取代晶圓切割線140、142、144以外,將可組態互連網路 10 的元件設置於基板130的晶粒區。 IV.結論 本文所述之資源分配法可具體實作於任何計算或處理 環境,包括數位電子電路,或於電腦硬體、韌體、或軟體。 該等方法的執行可藉由執行安排於例如處理模組内的指令 15的電腦處理器以便藉由運算輸入資料以及產生輸出而完成 該等方法1當的處理器包括,例如通用與專賴處理器 兩者。一般而言,處理器由唯讀記憶體及/或隨機存取記憶 體接收指令及資料。適合實際收錄電腦處理指令的儲存裝 置包括所有形式之非揮發記憶體,包含例如半導體記憶體 20裝置,例如EPROM、EEPR0M、以及快閃記憶體裝置;磁 碟,例如内置型硬碟與可卸除磁碟;磁性光碟 (magneto-opticd disk);以及CD_R〇M。特殊設計八沉(特 定應用積體電路)中可增補或併入前述的任何技術。其他的 具體實施例仍在申請專利範圍的範嘴内。 27 1378357 101.5.16. 第94130720號專利申請案說明書修正本 【圖式簡單說明】 第1圖的示意透視圖係圖示電子電路測試器與探針 卡,該探針卡係裝上連接至該電子電路測試器測試頭的負 載板。 5 第2圖為第1圖電子電路測試器的方塊圖。 第3A圖為基板上受測部位位置之陣列的示意圖。 第3B圖係示意圖示一探針卡重疊在如第3A圖所示之 基板上的4個不同下觸位置。 第4圖係示意圖示用於以可組態方式分配測試裝置資 10 源於探針卡諸部位的多工矩陣。 第5圖的流程圖係圖示用於以可組態方式分配測試裝 置資源於探針卡諸部位的方法之一具體實施例。 第6圖係示意圖示劃分為4個下觸區的基板。 第7圖係圖示在探針卡部位之中對於如第6圖所示之4 15 個下觸區之4個旋轉對稱式資源分配。 第8圖係圖示在探針卡部位之中對於如第6圖所示之4 個下觸區之4個鏡像對稱式資源分配。 第9圖的流程圖係圖示決定在測試裝置資源與探針卡 部位之間的一組連接的方法的具體實施例。 20 第10圖係示意圖示探針卡與在一組四次下觸包圍受測 部位位置之邊界部份之間的疊合交又線所劃分的區域。 第11圖係圖示以相容類標籤標示之第10圖的探針卡區域。 第12圖係圖示第11圖所標示的探針卡區域以及經強調 的第一次下觸區。 28 1378357 第94130720號專利申請案說明書修正本 101.5.16. 第13圖的電路圖為用於分配測試裝置資源於第10圖探 針卡諸部位的可組態互連網路之一具體實施例。 第14圖的電路圖為用於分配測試裝置資源於第10圖探 針卡諸部位的可組態互連網路之一具體實施例。 第15圖係示意圖示基板上受測部位位置之陣列。 第16圖係示意圖示探針卡與在一組四次下觸包圍受測 部位位置之邊界部份之間的疊合交叉線所劃分的探針卡區 域。 第17圖係圖示第16圖探針卡諸部位中之4種資源分配。 第18圖係示意圖示探針卡與在一組兩次下觸包圍受測 部位位置之邊界部份之間的疊合交又線所劃分的探針卡區 域。 第19圖的電路圖為用於分配測試裝置資源於第18圖探 針卡諸部位的可組態互連網路之一具體實施例。 第20圖為測試頭的方塊圖,其係包含用於分配資源於2 個探針卡受測部位的可組態互連網路。 第21圖係示意圖示輸出扇出至多個基板的可組態互連 網路多工器之一具體實作。 第22圖係示意圖示第20圖探針卡的具體實作。 第23圖係示意圖示在第20圖探針卡的具體實作上的受 測部位位置。 第24圖係示意圖示探針卡至第20圖基板的多次下觸疊 合,圖示示範分配資源於兩個探針卡之受測部位。 第25圖的電路圖為可組態互連網路之一具體實作。 第26圖的電路圖為可組態互連網路之一具體實作。 29 1378357 第94130720號專利申請案說明書修正本 101.5.16. 第27圖為一包含可組態互連網路的基板方塊圖,該可 組態互連網路的元件係位於毗鄰晶粒之間的晶圓切割線 (scribe line)。 【主要元件符號說明 10· •電子電路測試器 12. •測試頭 14. •電子測試及測量儀器的機架 16. .管路 18. •負載板 20. •探針卡 21· •測試裝置資源 22· •基板 26. •拖架 28. .電腦 30. •受測部位位置 32· •基板 34. •探針卡 40. •多工矩陣 42· •切換器 50· .方塊 52. .方塊 54. •基板 56. •探針卡 60· •識別探針卡部位的叢集 62·. •探針卡 64.. •方塊 66…方塊 70…方塊 72、74···可組態互連網路 7 8…受測部位位置 80…基板 84…探針卡 87…方塊 88…探針卡 90…可組態互連網路 92、94…探針卡 96、98…基板 100…控制器 101.··多工器 103、105…基板 106、108…測試部位 110、112…測試部位 120 ' 122···泛用卡 130…基板 132···多工器 134、136、138…電氣跡線 140 ' 142、144…晶圓切割線 30

Claims (1)

1378357 1015.16. 第94130720號專利申請案申請專利範圍修正本 十、申請專利範圍: 1. 一種用以分配m個測試裝置資源至一探針卡的n個部位的 系統,該探針卡係經組態來電氣連接至一基板上之各別受 測部位位置,在此m、η為整數且111<11,該系統係包含: 一可組態互連網路,其係包含在該等m個資源與該 等η個探針卡部位之間的多個連接,該等連接能使在該 探針卡下觸(touchdown)至該等受測部位位置上之一最 少下觸次數下’該等受測部位位置之各者連接至該等資 源中之至少-者,其中該互連網路將該等f源之各者選 擇性地連接至該等探針卡部位的數目係小於喊且至多 等於該最少下觸次數。 15 20 2. 3. 4. 5. 如申請專利範圍第1項之系統,其中該等連接在該等探 針卡部位之中對於不同下觸提供對稱式資源分配。 ,申請專利範圍第2項之系統,其中對於不同下觸之該 4資源分配係旋轉對稱式。 =請專利範圍第2項之_,以_ 等資源分配係鏡像對稱式。. 如申請專利範圍第1項之系統, 四且該等連接之各者包含一1: 係組態成# -各別資源連接至 位。 其中該最少下觸次數為 4多工器,該1:4多工器 一各別組之四探針卡部 些包含1:2多工器統’其中該等連接之至少- 資源連接至-各別組之多工器係組態成將-各別 探針卡部位。 31 1378357 第94130720號專利申請案中請專利範圍修正本 ,〇1516 7. 如申請專利範gj第丨項之系統其中該等連接係對於各下 觸將-組之Μ叢集分配至探針卡部位叢集的對應者。 8. 如申凊專利fe圍第7項之系統,其令該等探針卡部位叢 集對應於該探針卡與在該最少下觸次數之所有下觸包 圍受測部位位置之邊界部份之間的疊合交叉線所劃分 的探針卡區域。 9·如申明專利範圍第8項之系統,其中該組之資源叢集對應 至在該等下觸之一者中的各別探針卡部位叢集。 10. 如申請專利範圍第9項之系統,其令該可組態互連網路 包含數個多工器以供在不同下觸中將該組之資源叢集 選擇性地連接至相容之探針卡部位。 11. 如申請專利範圍第丨項之系統,其中該可組態互連網路 中之至少一些連接係設置於該基板上。 12·如申請專利範圍第11項之系統,其中該可組態互連網路 中之至少一些連接係設置於該基板上之晶粒間的數條 切割線中。 13. 一種用以分配m個測試裝置資源至一探針卡的“固部位的 方法,該探針卡係經組態成電氣性連接至一基板上之各 別受測部位位置,在此m及η為整數且m<n,該方法包含: (a) 決定該探針卡下觸至該等受測部位位置上以使 各受測部位位置電氣連接至至少一各別探針卡部位的 一最少下觸次數;以及 (b) 決定在該等m個資源與該等η個探針卡部位之 間能使各受測部位位置連接至該等資源之至少一者的 32 1378357 第94130720號專利申請案申請專利範圍修正本 101.5.16. 一組連接,其中該組連接將該等資源之各者選擇性地連 接至一數目的該等探針卡部位,該數目小於η且至多等 於該最少下觸次數。 14. 如申請專利範圍第13項之方法,其中該步驟(b)包含:決 定在該等探針卡部位之中對於不同下觸提供一對稱式 資源分配的連接。 15. 如申請專利範圍第14項之方法,其中對於不同下觸之該 等資源分配係旋轉對稱式。 16. 如申請專利範圍第14項之方法,其中對於不同下觸之該 等資源分配係鏡像對稱式。 17. 如申請專利範圍第13項之方法,其中該步驟(b)包含:識 別該等探針卡部位在各別之該等下觸期間係可電氣連 接至各別之該等受測部位的各別組之作用部位。 18. 如申請專利範圍第17項之方法,其中該步驟(b)包含:根 據該探針卡與在所有該等下觸包圍受測部位位置之邊 界部份之間的疊合交叉線來識別探針卡部位叢集。 19. 如申請專利範圍第18項之方法,更包含建構一含有經決 定之該組連接的可組態互連網路,其中該等連接針對該 等下觸之各者將一組之資源叢集分配至經識別之探針 卡部位叢集的對應者。 20. 如申請專利範圍第18項之方法,其中該步驟(b)包含:根 據該等叢集中探針卡部位之數目來分類該等探針卡部 位叢集。 21. 如申請專利範圍第20項之方法,其中該步驟(b)包含:決 33 1378357 第94130720號專利申請案申請專利範圍修正本 101.5.16. 定在該等下觸之一者中對應至各別之該等探針卡部位 叢集的一組之一最小數之資源叢集。 22. 如申請專利範圍第21項之方法,其中該步驟(b)包含:針 對各下觸決定在該組之資源叢集與該等探針卡部位叢 集之對應者間的一對映(mapping)。 23. 如申請專利範圍第22項之方法,其中決定該對映之步驟 包含:將在叢集邊界上的探針卡部位指定至各別叢集。 24. 如申請專利範圍第22項之方法,其中該步驟(b)包含:依 照該對映來最小化在該等資源叢集與該等探針卡部位 叢集之對應者間的連接。 25. 如申請專利範圍第22項之方法,其中該步驟(b)包含:依 照該對映來最小化透過一個以上之連接而連接至各別 資源的探針卡部位。 26. 如申請專利範圍第22項之方法,其中該步驟(b)包含:根 據該對映來決定該組連接。 27. 如申請專利範圍第13項之方法,更包含利用經決定的該 組連接將該等資源與該等探針卡部位互連。 28. 如申請專利範圍第13項之方法,更包含建構一含有經決 定之該組連接的可組態互連網路。 34
TW094130720A 2005-01-14 2005-09-07 Allocating device testing resources TWI378357B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/035,580 US7279919B2 (en) 2005-01-14 2005-01-14 Systems and methods of allocating device testing resources to sites of a probe card

Publications (2)

Publication Number Publication Date
TW200627191A TW200627191A (en) 2006-08-01
TWI378357B true TWI378357B (en) 2012-12-01

Family

ID=36683224

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094130720A TWI378357B (en) 2005-01-14 2005-09-07 Allocating device testing resources

Country Status (4)

Country Link
US (1) US7279919B2 (zh)
EP (1) EP1836501A1 (zh)
TW (1) TWI378357B (zh)
WO (1) WO2006078376A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4178417B2 (ja) * 2005-07-25 2008-11-12 セイコーエプソン株式会社 半導体装置の製造方法
US7649366B2 (en) * 2006-09-01 2010-01-19 Formfactor, Inc. Method and apparatus for switching tester resources
US7573276B2 (en) * 2006-11-03 2009-08-11 Micron Technology, Inc. Probe card layout
US7535239B1 (en) * 2006-12-14 2009-05-19 Xilinx, Inc. Probe card configured for interchangeable heads
KR100850274B1 (ko) * 2007-01-04 2008-08-04 삼성전자주식회사 반도체 칩 테스트를 위한 프로브 카드 및 이를 이용한반도체 칩 테스트 방법
CA2592901C (en) * 2007-07-13 2012-03-27 Martin Blouin Semi-generic in-circuit test fixture
TWI386649B (zh) * 2009-03-18 2013-02-21 Mjc Probe Inc 探針卡
WO2012116221A1 (en) 2011-02-23 2012-08-30 Mastercard International, Inc. Demand deposit account payment system
US9274911B2 (en) 2013-02-21 2016-03-01 Advantest Corporation Using shared pins in a concurrent test execution environment

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124636A (en) * 1991-02-22 1992-06-23 Genrad, Inc. Tester interconnect system
US5323107A (en) 1991-04-15 1994-06-21 Hitachi America, Ltd. Active probe card
GB2276462B (en) * 1993-03-23 1997-01-22 Univ Sheffield Method and apparatus for mapping of semiconductor materials
US5657394A (en) * 1993-06-04 1997-08-12 Integrated Technology Corporation Integrated circuit probe card inspection system
US5506510A (en) 1994-05-18 1996-04-09 Genrad, Inc. Adaptive alignment probe fixture for circuit board tester
US5736850A (en) 1995-09-11 1998-04-07 Teradyne, Inc. Configurable probe card for automatic test equipment
JP3838381B2 (ja) * 1995-11-22 2006-10-25 株式会社アドバンテスト プローブカード
US6157185A (en) 1997-10-08 2000-12-05 Dit-Mco International Miltiple bus switching and testing system
US6113646A (en) 1997-12-04 2000-09-05 Micron Technology, Inc. Method of selecting layout of integrated circuit probe card
US6677776B2 (en) * 1998-05-11 2004-01-13 Micron Technology, Inc. Method and system having switching network for testing semiconductor components on a substrate
US6246250B1 (en) 1998-05-11 2001-06-12 Micron Technology, Inc. Probe card having on-board multiplex circuitry for expanding tester resources
US6337577B1 (en) 1998-05-11 2002-01-08 Micron Technology, Inc. Interconnect and system for testing bumped semiconductor components with on-board multiplex circuitry for expanding tester resources
US6856150B2 (en) * 2001-04-10 2005-02-15 Formfactor, Inc. Probe card with coplanar daughter card
US6731127B2 (en) * 2001-12-21 2004-05-04 Texas Instruments Incorporated Parallel integrated circuit test apparatus and test method
US7412639B2 (en) 2002-05-24 2008-08-12 Verigy (Singapore) Pte. Ltd. System and method for testing circuitry on a wafer

Also Published As

Publication number Publication date
EP1836501A1 (en) 2007-09-26
US7279919B2 (en) 2007-10-09
TW200627191A (en) 2006-08-01
WO2006078376A1 (en) 2006-07-27
US20060158203A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
TWI378357B (en) Allocating device testing resources
US5736850A (en) Configurable probe card for automatic test equipment
CN103797570B (zh) 接触电性连接至位于晶圆的划片线上的测试访问接口的半导体芯片的方法、装置以及系统
TWI801579B (zh) 具有分布資源的測試系統
JP2009515186A (ja) 自動半導体ウエハ試験のための半自動多重化システム
US9606183B2 (en) Pseudo tester-per-site functionality on natively tester-per-pin automatic test equipment for semiconductor test
JP2008537593A (ja) ウエハのプローブ応用のアクティブ診断インターフェース
KR20170038050A (ko) 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치
CN108351378A (zh) 测试多个裸片的系统及方法
US20140266285A1 (en) Integrated circuit testing architecture
CN104730448B (zh) 自动测试设备资源配置方法与自动测试通道配置装置
US7673206B2 (en) Method and system for routing scan chains in an array of processor resources
CN110824330A (zh) 半导体集成电路测试系统及其半导体集成电路测试装置
US7039544B2 (en) Method for testing circuit units to be tested and test apparatus
KR20210137761A (ko) 프로브 카드 검증용 테스트 웨이퍼 및 이를 이용한 테스트 장치
US20240094293A1 (en) Systems and methods of testing devices using cxl for increased parallelism
KR20170045588A (ko) 테스트 장치 및 이를 포함하는 테스트 시스템
US20240085478A1 (en) Wafer-level multi-device tester and system including the same
JP3178424B2 (ja) 集積回路試験装置及び集積回路試験方法
KR100921222B1 (ko) 반도체 테스트 헤드 장치
KR20210004889A (ko) 모듈화된 고속 병렬 압력 측정 장치
CN118150877A (zh) 一种可兼容针卡和圆晶测试方法