KR20210137761A - 프로브 카드 검증용 테스트 웨이퍼 및 이를 이용한 테스트 장치 - Google Patents

프로브 카드 검증용 테스트 웨이퍼 및 이를 이용한 테스트 장치 Download PDF

Info

Publication number
KR20210137761A
KR20210137761A KR1020200056020A KR20200056020A KR20210137761A KR 20210137761 A KR20210137761 A KR 20210137761A KR 1020200056020 A KR1020200056020 A KR 1020200056020A KR 20200056020 A KR20200056020 A KR 20200056020A KR 20210137761 A KR20210137761 A KR 20210137761A
Authority
KR
South Korea
Prior art keywords
test
probe card
type
conductive
pad groups
Prior art date
Application number
KR1020200056020A
Other languages
English (en)
Inventor
곽석준
이영우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200056020A priority Critical patent/KR20210137761A/ko
Publication of KR20210137761A publication Critical patent/KR20210137761A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명의 실시 예에 따른 프로브 카드 검증용 테스트 웨이퍼는 본체 플레이트; 본체 플레이트의 일면에 서로 다른 길이를 갖는 복수의 도전 경로 및 복수의 도전 경로 각각의 일측과 타측에 각각 형성되어 프로브 카드의 니들이 접촉될 제1 및 제2 도전 단자를 포함하는 검사 패드; 및 복수의 도전 경로 상부를 덮는 형태로 형성되는 절연 커버를 포함할 수 있다.

Description

프로브 카드 검증용 테스트 웨이퍼 및 이를 이용한 테스트 장치{Test wafer for testing of probe card and test apparatus using the same}
본 발명은 프로브 카드 검증용 테스트 웨이퍼 및 이를 이용한 테스트 장치에 관한 것이다.
웨이퍼 상태의 반도체 메모리 칩에 대한 신호 전송 검증을 위한 접속 기구물로 프로브 카드(probe card)를 적용 중인데, 반도체 메모리 칩의 신호 전송 품질을 확인하기 위해선 프로브 카드 종단에 계측기의 접속 단자를 연결해야 한다.
일반적으로 반도체 메모리 칩에 적용되는 피치(pitch)와 단자의 사이즈 등이 미세하기 때문에, 이를 테스트하기 위한 프로브 카드 역시 미세 조건에서의 접속을 지원하도록 제작될 수 있다.
또한, 반도체 메모리 칩은 제품별 또는 단자의 기능별로 각기 다른 피치와 좌표의 수치로 제작되기 때문에, 이를 테스트 하기 위한 프로브 카드 역시 반도체 메모리 칩의 조건에 따라 개별로 제작되고 있는 실정이다.
본 발명의 실시 예는 다양한 프로브 카드에 대한 신호 전송 특성 검증 성능이 향상된 프로브 카드 검증용 테스트 웨이퍼 및 이를 이용한 테스트 장치를 제공하기 위한 것이다.
본 발명의 실시 예에 따른 프로브 카드 검증용 테스트 웨이퍼는 본체 플레이트; 상기 본체 플레이트의 일면에 서로 다른 길이를 갖는 복수의 도전 경로 및 상기 복수의 도전 경로 각각의 일측과 타측에 각각 형성되어 프로브 카드의 니들이 접촉될 제1 및 제2 도전 단자를 포함하는 검사 패드; 및 상기 복수의 도전 경로 상부를 덮는 형태로 형성되는 절연 커버를 포함할 수 있다.
본 발명의 실시 예에 따른 테스트 장치는, 서로 다른 길이의 도전 경로를 가지도록 형성된 검사 패드를 포함하는 테스트 웨이퍼; 복수의 니들을 포함하여 상기 테스트 웨이퍼로 테스트 신호를 입력시키고 상기 테스트 웨이퍼의 상기 도전 경로를 거쳐 전달되는 측정 신호를 수신하는 프로브 카드; 및 상기 프로브 카드로 상기 테스트 신호를 입력시키고 입력된 상기 테스트 신호에 대응되어 상기 프로브 카드로부터 출력되는 상기 측정 신호를 통해 상기 프로브 카드의 신호 전송 특성을 검증하기 위한 테스터를 포함할 수 있다.
상기 테스트 장치의 테스트 웨이퍼는, 본체 플레이트; 상기 본체 플레이트의 일면에 서로 다른 길이를 갖는 복수의 도전 경로 및 상기 복수의 도전 경로 각각의 일측과 타측에 각각 형성되어 프로브 카드의 니들이 접촉될 제1 및 제2 도전 단자를 포함하는 검사 패드; 및 상기 복수의 도전 경로 상부를 덮는 형태로 형성되는 절연 커버를 포함할 수 있다.
상기 테스트 장치의 테스터는, 상기 프로브 카드로 테스트 신호를 전송하고 상기 프로브 카드로부터 전달되는 측정 신호를 수신하는 신호 송수신부; 및 기 설정된 파형의 상기 테스트 신호를 생성하여 상기 프로브 카드로 입력시키고, 상기 프로브 카드로부터 출력되는 상기 측정 신호의 파형을 기준 파형과 비교하여 상기 프로브 카드에 대한 신호 전송 특성이 정상인지 여부를 파악하는 컨트롤러를 포함할 수 있다.
본 실시 예들에 따르면, 다양한 좌표의 검사 패드를 구비한 테스트 웨이퍼를 이용하여 프로브 카드에 대한 신호 전달 특성을 검증하기 때문에, 니들의 위치 등 타입이 서로 다른 프로브 카드도 하나의 테스트 웨이퍼를 이용하여 테스트를 수행할 수 있다는 효과를 기대할 수 있다.
도 1은 본 발명의 실시 예에 따른 테스트 장치의 구성을 나타낸 도면이다.
도 2는 본 발명의 실시 예에 따른 프로브 카드의 테스트 방법을 설명하기 위한 예시도이다.
도 3은 본 발명의 실시 예에 따른 테스트 웨이퍼의 일 실시예를 나타내는 도면이다.
도 4는 본 발명의 실시 예에 따른 테스트 웨이퍼의 검사 패드의 일 실시예를 나타내는 도면이다.
도 5는 본 발명의 실시 예에 따른 테스트 웨이퍼의 검사 패드의 다른 실시예를 나타내는 도면이다.
도 6은 도 4의 검사 패드를 보다 상세하게 설명하기 위한 예시도이다.
도 7은 도 5의 검사 패드를 보다 상세하게 설명하기 위한 예시도이다.
도 8은 본 발명의 실시 예에 따른 테스트 웨이퍼의 검사 패드의 또 다른 실시예를 나타내는 도면이다.
도 9 내지 도 12는 본 발명의 실시 예에 따른 테스트 웨이퍼의 다른 실시예들을 나타내는 도면이다.
도 13은 본 발명의 실시 예에 따른 테스트 장치의 상세 구성을 나타내는 제어 블록도이다.
도 14는 본 발명의 실시 예에 따른 프로브 카드의 테스트 방법을 설명하기 위한 예시도이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다.
도 1은 본 발명의 실시 예에 따른 테스트 장치의 구성을 나타낸 도면이다.
도 1을 참고하면, 테스트 장치(400)는 척(chuck)(10) 상부에 위치하는 테스트 웨이퍼(100), 프로브 카드(probe card)(200) 및 테스터(300)를 포함할 수 있다.
보다 상세히 설명하면, 테스트 웨이퍼(100)는 서로 다른 길이의 도전 경로를 가지도록 형성된 검사 패드(110)를 포함할 수 있다.
도 6을 참고하면, 테스트 웨이퍼(100)는 113a, 113b, …와 같이 서로 다른 길이를 갖는 도전 경로를 가지는 검사 패드(110)를 포함할 수 있다. 이때, 테스트 웨이퍼(100)의 도전 경로(113a, 113b, …)의 길이가 서로 다른 것은 반도체 메모리 칩에 따라 니들(needle)(201)의 배열 간격 등이 각각 상이한 다양한 타입의 프로브 카드(200) 모두에 적용할 수 있도록 하기 위함이다. 이때, 검사 패드(110)는 알루미늄과 같은 도체 재질로 이루어질 수 있다. 상술한 니들은 침, 탐침, 핀 등으로도 명명할 수 있으나, 본 실시예에서는 니들이라고 하기로 한다.
프로브 카드(200)는 복수의 니들(201)을 포함하여 테스트 웨이퍼(100)로 테스트 신호를 입력시키고 테스트 웨이퍼(100)의 도전 경로를 거쳐 전달되는 측정 신호를 수신할 수 있다.
도 2는 본 발명의 실시 예에 따른 프로브 카드의 테스트 방법을 설명하기 위한 예시도이다. 도 2를 참고하면, 프로브 카드(200)는 검증 대상으로 선정된 니들(201a)을 통해 테스터(도 1의 300)로부터 수신한 테스트 신호를 테스트 웨이퍼(100)의 제1 단자(111a)로 전달(IN)하고, 역시 검증 대상으로 선정된 니들(201b)를 통해 테스트 웨이퍼(100)의 제2 단자(111b)로부터 출력(OUT)되는 측정 신호를 수신하여 테스터(300)로 전달할 수 있다.
도 2에서 도시하는 바와 같이, 테스트 웨이퍼(100)의 제1 단자(111a)와 제2 단자(111b)는 서로 전기적으로 연결될 수 있다. 이를 위해, 제1 단자(111a)와 제2 단자(111b) 간에는 도전 경로(도 6의 113)가 형성될 수 있다.
도 2를 참조하면, 프로브 카드(200)의 니들(201) 중 검증 대상으로 선정된 니들들(201a, 201b)과 일직선 상에 위치하는 비 검증 대상의 나머지 니들들(201c)은 물리적으로는 테스트 웨이퍼(100)의 도전 단자들(111c)에 접속되나, 검증 대상으로 선정된 니들들(201a, 201b)의 입출력 도전 경로와는 전기적으로 분리되기 때문에 물리적으로 도전 단자들(111c)에 접촉되어도 검증 대상 니들들(201a, 201b)의 테스트에 영향을 주지 않는 것이다.
테스터(300)는 프로브 카드(200)로 테스트 신호를 입력시키고 입력된 상기 테스트 신호에 대응되어 상기 프로브 카드(200)로부터 출력되는 측정 신호를 통해 프로브 카드(200)의 신호 전송 특성을 검증하기 위한 구성일 수 있다.
이때, 테스터(300)는 프로브 카드(200)의 복수의 니들(201) 중 검증 대상의 니들 쌍(201a, 201b)을 선정하고, 선정된 니들 쌍(201a, 201b) 간의 길이에 대응되는 길이의 도전 경로(113)를 갖는 도전 단자들(111a, 111b)을 선택한 후, 선정된 니들 쌍(201a, 201b)이 도전 단자들(111a, 111b)에 접촉될 수 있도록 제어할 수 있다.
한편, 테스터(300)는 운용자의 필요에 따라, 도전 경로(113) 및 도전 단자들(111a, 111b)을 포함하는 테스트 웨이퍼(100)의 검사 패드(110)를 자세히 확인하기 위한 영상 촬영부(미도시)를 더 구비할 수 있다.
도 3은 본 발명의 실시 예에 따른 테스트 웨이퍼의 일 실시예를 나타내는 도면이다.
본 발명의 실시 예에 따른 테스트 웨이퍼의 검사 패드의 일 실시예를 나타내는 도면인 도 4, 본 발명의 실시 예에 따른 테스트 웨이퍼의 검사 패드의 다른 실시예를 나타내는 도 5, 도 4의 검사 패드를 보다 상세하게 설명하기 위한 예시도인 도 6, 도 5의 검사 패드를 보다 상세하게 설명하기 위한 예시도인 도 7, 본 발명의 실시 예에 따른 테스트 웨이퍼의 검사 패드의 또 다른 실시예를 나타내는 도 8을 참조하여 설명하기로 한다.
도 2, 도 3 및 도 6을 참조하면, 테스트 웨이퍼(100)는 본체 플레이트(101), 검사 패드(110) 및 절연 커버(120)를 포함할 수 있다.
도 6을 참조하면, 검사 패드(110)는 본체 플레이트(101)의 일면에 서로 다른 길이를 갖는 복수의 도전 경로(113) 및 상기 복수의 도전 경로(113) 각각의 일측과 타측에 각각 형성되어 프로브 카드의 니들(201)이 접촉될 제1 및 제2 도전 단자(111a, 111b)를 포함할 수 있다.
상기 복수의 도전 경로(113a, 113b, …) 각각은 서로 다른 길이의 패턴으로 형성될 수 있다.
검사 패드(110)는 도전 경로(113) 및 제1 및 제2 도전 단자(111a, 111b)의 쌍을 각각 복수 개 포함하는 복수의 검사 패드 그룹(131a, 131b, 131c, 131d, 131e, …)을 포함할 수 있다. 즉, 하나의 검사 패드 그룹(131a)은 복수의 도전 경로(113a, 113b, …)와 복수의 도전 경로(113a, 113b, …) 각각에 형성된 제1 및 제2 도전 단자(111a, 111b)를 포함하는 것이다. 복수의 검사 패드 그룹은 상술한 하나의 검사 패드 그룹(131a)이 다수 개 형성된 것을 의미하는 것이다.
상기 복수의 검사 패드 그룹(131a, 131b, 131c, 131d, 131e, …)은 각각 도 6과 같이 삼각형 형상으로 형성된 제1 타입(A)이거나, 또는 도 7과 같이, 사다리꼴 형상으로 형성된 제2 타입(B)이거나, 또는 도 8과 같이 삼각형 형상과 사다리꼴 형상이 혼합되어 형성된 제3 타입(C)일 수 있다.
도 6을 참고하면, 제1 및 제2 도전 단자(111a, 111b)의 쌍은 복수 개일 수 있다. 이때, 복수 개의 제1 및 제2 도전 단자(111a, 111b)의 쌍 각각은 프로브 카드(200)의 니들(201) 중 입력 신호를 전달할 제1 니들(201a)의 좌표와 상기 제1 니들(201a)로부터의 입력 신호에 대응되는 출력 신호를 전달받을 제2 니들(201b)의 좌표에 각각 대응되는 위치에 형성되도록 도전 경로(113)의 패턴이 형성될 수 있다.
도 6에서 도시하는 바와 같이, 도전 경로(113) 및 도전 경로(113)의 일측과 타측에 각각 형성된 제1 및 제2 도전 단자(111a, 111b)는 'ㄷ' 자 형태로 형성될 수 있다.
이에 한정되지 않고, 도전 경로(113) 및 도전 경로(110)의 일측과 타측에 각각 형성된 제1 및 제2 도전 단자(111a, 111b)는 'U' 자 형태 및 도전 경로(113)가 복수의 굴곡을 가지도록 형성된 형태 중 어느 하나로 형성되는 것 역시 가능하다 할 것이다.
검사 패드(110)는 반도체 메모리 칩의 제품 유형 및 단자의 기능 유형 중 적어도 하나 이상의 조건을 기초로 산출되는 좌표에 대응되도록 상기 제1 및 제2 도전 단자의 위치가 결정될 수 있다.
도 3을 참고하면, 본체 플레이트(101)는 개별 칩 사이즈에 대응되는 복수의 분할 영역(101a, 101b, …)을 포함하고, 상기 복수의 분할 영역(101a, 101b, …) 각각에 복수의 검사 패드 그룹(131a, 131b, 131c, 131d, 131e, …)이 형성될 수 있다.
예를 들어, 도 4 내지 도 6을 참고하면, 복수의 분할 영역(101a, 101b, …) 각각의 사이즈가 약 30,000 X 50,000㎛일 경우, 복수의 검사 패드 그룹(131a, 131b, 131c, 131d, 131e)을 단일 기준(G1)으로 할 때 약 4,300 X 4,300㎛ 사이즈(도 4) 또는 약 4,300 X 8,100㎛ 사이즈(도 5)의 G1이 하나의 분할 영역(101a)에 다수 형성될 수 있다.
이때, 4,300 X 4,300㎛ 사이즈의 검사 패드 그룹은 후술하는 제1 타입(A)의 검사 패드 그룹을 포함할 수 있고, 4,300 X 8,100㎛ 사이즈의 검사 패드 그룹은 제2 타입(B)의 검사 패드 그룹을 포함할 수 있다.
도 3을 참조하면, 본체 플레이트(101)는 개별 칩 사이즈에 대응되는 복수의 분할 영역을 포함(101a, 101b, …)하고, 상기 복수의 분할 영역(101a, 101b, …) 각각에 제1 타입(A)의 복수의 검사 패드 그룹과 제2 타입(B)의 복수의 검사 패드 그룹이 번갈아 형성될 수 있다. 이때, 제1 타입의 복수의 검사 패드 그룹은 삼각형 형상으로 형성된 도 6과 같을 수 있고, 제2 타입의 복수의 검사 패드 그룹은 사다리꼴 형상으로 형성된 도 7과 같을 수 있다.
도 9 내지 도 12는 본 발명의 실시 예에 따른 테스트 웨이퍼의 다른 실시 예들을 나타내는 도면이다.
본체 플레이트(101)는 상술한 도 3과 같은 복수의 검사 패드 그룹의 배열뿐만 아니라, 도 9 내지 도 12와 같은 복수의 검사 패드 그룹의 배열도 가능하다 할 것이다.
도 9를 참고하면, 본체 플레이트(101)는 제1 타입의 복수의 검사 패드 그룹만 형성될 수 있다. 이때, 제1 타입의 복수의 검사 패드 그룹은 삼각형 형상으로 형성된 도 6과 같을 수 있다.
도 10을 참고하면, 본체 플레이트(101)는 제2 타입의 복수의 검사 패드 그룹만 형성될 수 있다. 이때, 제2 타입의 복수의 검사 패드 그룹은 사다리꼴 형상으로 형성된 도 7과 같을 수 있다.
도 11을 참고하면, 본체 플레이트(101)는 제3 타입의 복수의 검사 패드 그룹만 형성될 수 있다. 이때, 제3 타입의 복수의 검사 패드 그룹은 도 8과 같이, 삼각형 형상(제1 타입 검사 패드 그룹)과 사다리꼴 형상(제2 타입 검사 패드 그룹)이 혼합되어 형성된 형태일 수 있다.
도 12를 참고하면, 본체 플레이트(101)는 제1, 제2 및 제3 타입의 복수의 검사 패드 중 어느 하나가 번갈아 형성될 수 있다.
상술한 본체 플레이트(101)는 절연 재질로 이루어질 수 있다.
절연 커버(120)는 복수의 도전 경로(113) 상부를 덮는 형태로 형성될 수 있다.
이때, 절연 커버(120)는 절연 재질로 이루어져, 도체 재질로 이루어진 도전 경로(113)의 상부를 덮는 형태로 형성되기 때문에, 프로브 카드(200) 검증 시, 프로브 카드(200)의 비 검증 대상인 니들들(도 2의 201c)과 도전 경로(113) 간의 접촉으로 인한 손상 등을 미연에 방지할 수 있다.
또한, 절연 커버(120)는 검사 패드(110) 중 제1 및 제2 도전 단자(111a, 111b) 만 노출되도록 하는 역할을 수행할 수 있기 때문에, 프로브 카드(200) 검증 시, 프로브 카드(200)의 검증 대상 니들(201a, 201b)과 제1 및 제2 도전 단자(111a, 111b) 간의 접촉이 용이하도록 할 수 있다.
도 13은 본 발명의 실시 예에 따른 테스트 장치의 상세 구성을 나타내는 제어 블록도이다.
이하에서는, 본 발명의 실시 예에 따른 프로브 카드의 테스트 방법을 설명하기 위한 예시도인 도 14를 참고하여 설명하기로 한다.
도 13을 참고하면, 테스터(300)는 프로브 카드(200)로 테스트 신호를 입력시키고 입력된 상기 테스트 신호에 대응되어 상기 프로브 카드(200)로부터 출력되는 측정 신호를 통해 프로브 카드(200)의 신호 전송 특성을 검증하기 위한 구성일 수 있다.
테스터(300)는 신호 송수신부(310), 사용자 인터페이스(UI)(320), 메모리(330), 영상 촬영부(340) 및 컨트롤러(350)를 포함할 수 있다.
신호 송수신부(310)는 프로브 카드(200)로 테스트 신호를 전송하고 프로브 카드(200)로부터 전달되는 측정 신호를 수신하는 구성일 수 있다.
사용자 인터페이스(320)는 사용자가 테스터(300)에 접근하여 프로브 카드(200)의 신호 전송 특성을 검증하기 위한 다양한 제어 정보를 입력하거나, 또는 확인할 수 있는 환경을 제공할 수 있다.
이를 위해, 사용자 인터페이스(320)는 입출력 장치와 접속되어 테스터(300)에 대한 제어명령, 파라미터 등을 입력 받아 컨트롤러(350)로 전달하고, 테스터(300)의 프로브 카드(200)의 검증을 위한 동작 상황, 검증 결과 등을 출력할 수 있도록 구성될 수 있다.
본 실시 예에서는 사용자 인터페이스(320)가 키보드, 마우스, 터치패드, 터치 스크린 등과 같은 입력장치를 위한 인터페이스와, 디스플레이, 스피커 등과 같은 출력 장치를 위한 인터페이스를 모두 포함함은 당연하다 할 것이다.
메모리(330)는 테스트 대상으로 선정된 프로브 카드(200)의 니들들(201a, 201b)의 정보, 프로브 카드(200)로 전달한 테스트 신호 정보, 프로브 카드(200)로부터 전달된 측정 신호, 측정 신호를 검증하기 위한 기준 신호 등을 비롯하여 테스터(300)와 관련된 모든 정보를 저장할 수 있다.
영상 촬영부(340)는 사용자가 도전 경로(113) 및 도전 단자들(111a, 111b)을 포함하는 테스트 웨이퍼(100)의 검사 패드(110)를 자세히 확인할 수 있도록 해당 영역의 영상을 촬영하여, 디스플레이(미도시)를 통해 표시할 수 있다.
도시하지 않았지만, 영상 촬영부(340)는 프로브 카드(200) 및 테스트 웨이퍼(100) 주변에 위치하여 해당 영역의 영상을 촬영하여 제공하는 카메라 등과 같은 영상 촬영 장치를 구비하는 것은 당연하다 할 것이다.
예를 들어, 영상 촬영 장치(미도시)는 사용자에 의해서 요청되거나, 또는 프로브 카드(200)에 대한 검증이 시작되면 자동으로 도전 경로(113) 및 도전 단자들(111a, 111b)을 포함하는 테스트 웨이퍼(100)의 검사 패드(110) 등을 촬영할 수 있다.
컨트롤러(350)는 기 설정된 파형의 테스트 신호를 생성하여 프로브 카드(200)로 입력시키고, 프로브 카드(200)로부터 출력되는 측정 신호의 파형을 기준 파형과 비교하여 프로브 카드(200)에 대한 신호 전송 특성이 정상인지 여부를 파악할 수 있다. 이때, 기준 파형은 프로브 카드(200)측으로 전송한 테스트 신호를 기준으로 정상으로 허용할 수 있는 범위의 파형을 의미하는 것으로 정의하기로 한다.
도 2는 본 발명의 실시 예에 따른 프로브 카드의 테스트 방법을 설명하기 위한 예시도이다. 도 2를 참고하면, 컨트롤러(350)는 프로브 카드(200)의 복수의 니들(201) 중 검증 대상의 니들 쌍(201a, 201b)을 선정하고, 선정된 니들 쌍(201a, 201b) 간의 길이에 대응되는 길이의 도전 경로(113)를 갖는 도전 단자들(111a, 111b)을 선택한 후, 선정된 니들 쌍(201a, 201b)이 도전 단자들(111a, 111b)에 접촉될 수 있도록 제어할 수 있다.
또한, 컨트롤러(350)는 신호 송수신부(310)를 통해 선정된 니들 쌍(201a, 201b) 중 테스트 신호를 입력받기 위한 니들(201a)로 테스트 신호를 전달하고, 상기 테스트 신호에 대응되어 측정 신호를 출력하기 위한 니들(201b)로부터 전달되는 테스트 신호를 수신할 수 있다.
이때, 프로브 카드(200)는 검증 대상으로 선정된 니들(201a)을 통해 컨트롤러(350)의 제어에 따라 신호 송수신부(310)로부터 수신한 테스트 신호를 테스트 웨이퍼(100)의 제1 단자(111a)로 전달(IN)하고, 역시 검증 대상으로 선정된 니들(201b)를 통해 테스트 웨이퍼(100)의 제2 단자(111b)로부터 출력(OUT)되는 측정 신호를 수신하여 신호 송수신부(310)로 전달할 수 있는 것이다.
도 2에서 도시하는 바와 같이, 테스트 웨이퍼(100)의 제1 단자(111a)와 제2 단자(111b)는 서로 전기적으로 연결될 수 있다. 이를 위해, 제1 단자(111a)와 제2 단자(111b) 간에는 도전 경로(도 6의 113)가 형성될 수 있다.
도 2를 참조하면, 프로브 카드(200)의 니들(201) 중 검증 대상으로 선정된 니들들(201a, 201b)과 일직선 상에 위치하는 비 검증 대상의 나머지 니들들(201c)은 물리적으로는 테스트 웨이퍼(100)의 도전 단자들(111c)에 접속되나, 검증 대상으로 선정된 니들들(201a, 201b)의 입출력 도전 경로와는 전기적으로 분리되기 때문에 물리적으로 도전 단자들(111c)에 접촉되어도 검증 대상 니들들(201a, 201b)의 테스트에 영향을 주지 않는 것이다.
예를 들어, 도 14를 참고하면, 컨트롤러(350)가 신호 송수신부(310)를 통해 1V의 1번 또는 2번과 같은 파형의 테스트 신호(IN)를 프로브 카드(200)의 검증 대상 니들(201a)로 입력 시킬 수 있다.
컨트롤러(350)는 신호 송수신부(310)를 통해 프로브 카드(200) 및 테스트 플레이트(100)를 거쳐 검증 대상 니들(201b)로부터 전달되는 측정 신호(OUT)를 수신할 수 있다.
컨트롤러(350)는 프로브 카드(200)로부터 출력되는 측정 신호의 파형을 기준 파형과 비교하여 프로브 카드(200)에 대한 신호 전송 특성이 정상인지 여부를 파악할 수 있다. 이때, 기준 파형은 프로브 카드(200)측으로 전송한 테스트 신호를 기준으로 정상으로 허용할 수 있는 범위의 파형을 의미하는 것으로 정의하기로 한다.
도 14를 참고하면, 컨트롤러(350)는 측정 신호(Out)의 파형이 1번과 같이 최초 테스트 신호(IN)의 파형과 동일 또는 유사한 경우, 테스트 결과를 정상이라고 판단할 수 있다. 이때, 유사는 테스트 신호의 파형을 기준으로 정상으로 판단할 수 있는 허용 범위 내의 파형이라고 정의하기로 한다. 예를 들어, 테스트 신호가 1V이고, 측정 신호가 0.7 ~ 1V인 경우, 컨트롤러(350)는 프로브 카드(200)의 신호 전송 특정이 정상이라고 판단할 수 있는 것이다.
한편, 컨트롤러(350)는 측정 신호(Out)의 파형이 2번과 같이 최초 테스트 신호(IN)의 파형과 허용치 이상으로 차이가 있는 경우, 테스트 결과를 비정상이라고 판단할 수 있다. 예를 들어, 테스트 신호가 1V이고, 측정 신호가 0.7 미만인 경우, 컨트롤러(350)는 프로브 카드(200)의 신호 전송 특정이 비 정상이라고 판단할 수 있는 것이다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
101: 본체 플레이트 100: 테스트 웨이퍼
110: 검사 패드 111: 도전 단자
113: 도전 경로 120: 절연 커버
200: 프로브 카드 201: 니들
300: 테스터 400: 테스터 장치

Claims (20)

  1. 본체 플레이트;
    상기 본체 플레이트의 일면에 서로 다른 길이를 갖는 복수의 도전 경로 및 상기 복수의 도전 경로 각각의 일측과 타측에 각각 형성되어 프로브 카드의 니들이 접촉될 제1 및 제2 도전 단자를 포함하는 검사 패드; 및
    상기 복수의 도전 경로 상부를 덮는 형태로 형성되는 절연 커버,
    를 포함하는 프로브 카드 검증용 테스트 웨이퍼.
  2. 제1항에 있어서,
    상기 복수의 도전 경로 각각은 서로 다른 길이의 패턴으로 형성되는 프로브 카드 검증용 테스트 웨이퍼.
  3. 제1항에 있어서,
    상기 검사 패드는,
    상기 도전 경로 및 상기 제1 및 제2 도전 단자의 쌍을 각각 복수 개 포함하는 복수의 검사 패드 그룹을 포함하는 프로브 카드 검증용 테스트 웨이퍼.
  4. 제3항에 있어서,
    상기 복수의 검사 패드 그룹은 각각 삼각형 형상으로 형성된 제1 타입이거나, 또는 사다리꼴 형상으로 형성된 제2 타입이거나, 또는 삼각형 형상과 사다리꼴 형상이 혼합되어 형성된 제3 타입인 프로브 카드 검증용 테스트 웨이퍼.
  5. 제4항에 있어서,
    상기 본체 플레이트는,
    개별 칩 사이즈에 대응되는 복수의 분할 영역을 포함하고, 상기 복수의 분할 영역 각각에 상기 복수의 검사 패드 그룹이 형성된 프로브 카드 검증용 테스트 웨이퍼.
  6. 제4항에 있어서,
    상기 본체 플레이트는,
    개별 칩 사이즈에 대응되는 복수의 분할 영역을 포함하고, 상기 복수의 분할 영역 각각에 상기 제1 타입의 복수의 검사 패드 그룹과 상기 제2 타입의 복수의 검사 패드 그룹이 번갈아 형성되거나, 또는 상기 제1 타입의 복수의 검사 패드 그룹만 형성되거나, 또는 상기 제2 타입의 복수의 검사 패드 그룹만 형성되거나, 또는 상기 제3 타입의 복수의 검사 패드 그룹만 형성되거나, 또는 상기 제1, 제2 및 제3 타입의 복수의 검사 패드 중 어느 하나가 번갈아 형성되는 프로브 카드 검증용 테스트 웨이퍼.
  7. 제1항에 있어서,
    상기 제1 및 제2 도전 단자의 쌍은 복수 개이며,
    복수 개의 상기 제1 및 제2 도전 단자의 쌍 각각은, 상기 프로브 카드의 니들 중 입력 신호를 전달할 제1 니들의 좌표와 상기 제1 니들로부터의 입력 신호에 대응되는 출력 신호를 전달받을 제2 니들의 좌표에 각각 대응되는 위치에 형성되도록 상기 도전 경로의 패턴이 형성된 프로브 카드 검증용 테스트 웨이퍼.
  8. 제1항에 있어서,
    상기 도전 경로 및 상기 도전 경로의 일측과 타측에 각각 형성된 제1 및 제2 도전 단자는 'ㄷ' 자 형태, 'U' 자 형태 및 상기 도전 경로가 복수의 굴곡을 가지도록 형성된 형태 중 어느 하나로 형성되는 프로브 카드 검증용 테스트 웨이퍼.
  9. 제1항에 있어서,
    상기 검사 패드는,
    반도체 메모리 칩의 제품 유형 및 단자의 기능 유형 중 적어도 하나 이상의 조건을 기초로 산출되는 좌표에 대응되도록 상기 제1 및 제2 도전 단자의 위치가 결정된 프로브 카드 검증용 테스트 웨이퍼.
  10. 서로 다른 길이의 도전 경로를 가지도록 형성된 검사 패드를 포함하는 테스트 웨이퍼;
    복수의 니들을 포함하여 상기 테스트 웨이퍼로 테스트 신호를 입력시키고 상기 테스트 웨이퍼의 상기 도전 경로를 거쳐 전달되는 측정 신호를 수신하는 프로브 카드; 및
    상기 프로브 카드로 상기 테스트 신호를 입력시키고 입력된 상기 테스트 신호에 대응되어 상기 프로브 카드로부터 출력되는 상기 측정 신호를 통해 상기 프로브 카드의 신호 전송 특성을 검증하기 위한 테스터,
    를 포함하는 테스트 장치.
  11. 제10항에 있어서,
    상기 테스트 웨이퍼는,
    본체 플레이트;
    상기 본체 플레이트의 일면에 서로 다른 길이를 갖는 복수의 도전 경로 및 상기 복수의 도전 경로 각각의 일측과 타측에 각각 형성되어 프로브 카드의 니들이 접촉될 제1 및 제2 도전 단자를 포함하는 검사 패드; 및
    상기 복수의 도전 경로 상부를 덮는 형태로 형성되는 절연 커버,
    를 포함하는 테스트 장치.
  12. 제11항에 있어서,
    상기 복수의 도전 경로 각각은 서로 다른 길이의 패턴으로 형성되는 테스트 장치.
  13. 제11항에 있어서,
    상기 검사 패드는,
    상기 도전 경로 및 상기 제1 및 제2 도전 단자의 쌍을 각각 복수 개 포함하는 복수의 검사 패드 그룹을 포함하는 테스트 장치.
  14. 제13항에 있어서,
    상기 복수의 검사 패드 그룹은 각각 삼각형 형상으로 형성된 제1 타입이거나, 또는 사다리꼴 형상으로 형성된 제2 타입이거나, 또는 삼각형 형상과 사다리꼴 형상이 혼합되어 형성된 제3 타입인 테스트 장치.
  15. 제14항에 있어서,
    상기 본체 플레이트는,
    개별 칩 사이즈에 대응되는 복수의 분할 영역을 포함하고, 상기 복수의 분할 영역 각각에 상기 복수의 검사 패드 그룹이 형성된 테스트 장치.
  16. 제14항에 있어서,
    상기 본체 플레이트는,
    개별 칩 사이즈에 대응되는 복수의 분할 영역을 포함하고, 상기 복수의 분할 영역 각각에 상기 제1 타입의 복수의 검사 패드 그룹과 상기 제2 타입의 복수의 검사 패드 그룹이 번갈아 형성되거나, 또는 상기 제1 타입의 복수의 검사 패드 그룹만 형성되거나, 또는 상기 제2 타입의 복수의 검사 패드 그룹만 형성되거나, 또는 상기 제3 타입의 복수의 검사 패드 그룹만 형성되거나, 또는 상기 제1, 제2 및 제3 타입의 복수의 검사 패드 중 어느 하나가 번갈아 형성되는 테스트 장치.
  17. 제11항에 있어서,
    상기 제1 및 제2 도전 단자의 쌍은 복수 개이며,
    복수 개의 상기 제1 및 제2 도전 단자 각각은, 상기 프로브 카드의 니들 중 입력 신호를 전달할 제1 니들의 좌표와 상기 제1 니들로부터의 입력 신호에 대응되는 출력 신호를 전달받을 제2 니들의 좌표에 각각 대응되는 위치에 형성되도록 상기 도전 경로의 패턴이 형성된 테스트 장치.
  18. 제11항에 있어서,
    상기 도전 경로 및 상기 도전 경로의 일측과 타측에 각각 형성된 제1 및 제2 도전 단자는 'ㄷ' 자 형태, 'U' 자 형태 및 상기 도전 경로가 복수의 굴곡을 가지도록 형성된 형태 중 어느 하나로 형성되는 테스트 장치.
  19. 제11항에 있어서,
    상기 검사 패드는,
    반도체 메모리 칩의 제품 유형 및 단자의 기능 유형 중 적어도 하나 이상의 조건을 기초로 산출되는 좌표에 대응되도록 상기 제1 및 제2 도전 단자의 위치가 결정된 테스트 장치.
  20. 제10항에 있어서,
    상기 테스터는,
    상기 프로브 카드로 테스트 신호를 전송하고 상기 프로브 카드로부터 전달되는 측정 신호를 수신하는 신호 송수신부; 및
    기 설정된 파형의 상기 테스트 신호를 생성하여 상기 프로브 카드로 입력시키고, 상기 프로브 카드로부터 출력되는 상기 측정 신호의 파형을 기준 파형과 비교하여 상기 프로브 카드에 대한 신호 전송 특성이 정상인지 여부를 파악하는 컨트롤러,
    를 포함하는 테스트 장치.
KR1020200056020A 2020-05-11 2020-05-11 프로브 카드 검증용 테스트 웨이퍼 및 이를 이용한 테스트 장치 KR20210137761A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200056020A KR20210137761A (ko) 2020-05-11 2020-05-11 프로브 카드 검증용 테스트 웨이퍼 및 이를 이용한 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200056020A KR20210137761A (ko) 2020-05-11 2020-05-11 프로브 카드 검증용 테스트 웨이퍼 및 이를 이용한 테스트 장치

Publications (1)

Publication Number Publication Date
KR20210137761A true KR20210137761A (ko) 2021-11-18

Family

ID=78717340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200056020A KR20210137761A (ko) 2020-05-11 2020-05-11 프로브 카드 검증용 테스트 웨이퍼 및 이를 이용한 테스트 장치

Country Status (1)

Country Link
KR (1) KR20210137761A (ko)

Similar Documents

Publication Publication Date Title
US6963208B2 (en) Probe device, probe card channel information creation program, and probe card information creation device
TWI432734B (zh) 於用以測試半導體裝置之系統中分享資源之技術
US4220917A (en) Test circuitry for module interconnection network
US6316953B1 (en) Contact type prober automatic alignment
US20100117673A1 (en) Interface structure of wafer test equipment
US20170256324A1 (en) Device inspection method, probe card, interposer, and inspection apparatus
KR20070007101A (ko) 장치의 탐침 방법
US8125235B2 (en) Apparatus for mass die testing
US6909297B2 (en) Probe card
JP5269897B2 (ja) 試験システムおよび試験用基板ユニット
US20030078748A1 (en) Graphical user interface for testing integrated circuits
TWI378357B (en) Allocating device testing resources
JPH03185847A (ja) ユニバーサルプローブカード
US11009544B2 (en) Inspection system, wafer map display, wafer map display method, and computer program
US20200174073A1 (en) Device inspection method
KR100933413B1 (ko) 반도체 집적 회로
KR100891328B1 (ko) 병렬 타입 반도체 집적회로 테스트 시스템 및 병렬 타입반도체 집적회로 테스트 방법
US7319341B1 (en) Method of maintaining signal integrity across a capacitive coupled solder bump
US8395401B2 (en) Method for setting contact parameter and recording medium having program for setting contact parameter recorded thereon
KR20210137761A (ko) 프로브 카드 검증용 테스트 웨이퍼 및 이를 이용한 테스트 장치
KR102047665B1 (ko) 프로브 카드 및 이를 포함하는 테스트 장치
KR100882425B1 (ko) 멀티 사이트 테스트용 프로브카드
US7355423B2 (en) Method for optimizing probe card design
US6490537B1 (en) Data communication method and data communication system
KR20110094747A (ko) 고속 동작용 칩을 테스트할 수 있는 번인보드와 그를 이용한 번인 테스트 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination