TWI374544B - Thin film transistor array substrates and fbricating method thereof - Google Patents

Thin film transistor array substrates and fbricating method thereof Download PDF

Info

Publication number
TWI374544B
TWI374544B TW095141894A TW95141894A TWI374544B TW I374544 B TWI374544 B TW I374544B TW 095141894 A TW095141894 A TW 095141894A TW 95141894 A TW95141894 A TW 95141894A TW I374544 B TWI374544 B TW I374544B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
transparent conductive
pattern
transistor array
Prior art date
Application number
TW095141894A
Other languages
English (en)
Other versions
TW200822367A (en
Inventor
Ching Yi Wang
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW095141894A priority Critical patent/TWI374544B/zh
Priority to US11/768,202 priority patent/US7799619B2/en
Priority to JP2007216704A priority patent/JP4691681B2/ja
Priority to KR1020070091137A priority patent/KR100913819B1/ko
Publication of TW200822367A publication Critical patent/TW200822367A/zh
Application granted granted Critical
Publication of TWI374544B publication Critical patent/TWI374544B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Description

1374544 99-3-17 九、發明說明： 【發明所屬之技術領域】 、本發明是有關於一種主動元件陣列基板及其製造方 法，且特別是有關於一種薄膜電晶體陣列基板及其製造方 法。 '、农 【先前技術】 現今社會多媒體技術相當發達，多半受惠於半導體元 件或顯示裝置的進步。就顯示器而言，具有高晝質、.空間 利用效率佳、低消耗功率、無輻射等優越特性之液晶顯承 盗已逐漸成為市場之主流。 液晶顯示器主要是由一薄膜電晶體陣列基板、一彩色 慮光基板與一失於兩基板之間的液晶層所構成。一般來 說’薄膜電晶體陣列基板會有多個障列排列的晝素結構， 而傳統薄膜電晶體陣列基板之晝素結構需透過至少五道光 罩製程才能完成。其中，第一道光罩製程主要是將閘極 114b ( gate )、掃描線（scan line )與共用配線（c〇min〇n line ) 疋義出來，第一道光罩製程主要是將通道層（channei)定 義出來，弟二造光罩製程主要是將源極（s〇urc'e )、.;及極 (dram)與資料線（data line)定義出來，第四道光罩製 程主要是將保護層（passivation)定義出來，而第五道光 罩製程主要疋將晝素電極（pjxelelectr〇de)定義出來。 另外’上述之畫素電極的部分區域通常會覆蓋於共用 配線上方’以形成儲存電容器（st〇rage capacitor)。一般 來A ’晝素結構之開口率（aperture rate )愈高則整個液晶 7 1374544 99-3-17 顯示器之發光效率愈好。由於共用配線位於晝 方因而會對畫素結構之開口率造成影變。盔屯極之下 題’共用配線之材料可以採用透光之導電材 °〕 化物（nidiumTinOxideJTO),以提升開口;率。=銦錫氧 導電材料製作共用配線須額外增加一道用二。然而’以 之光罩製程’將使製造成本上升，而導電；^共用配線 習用的全屬好祖，死处么而^包材抖的阻抗高於 白用的金屬材枓，可月b會造成能量損耗 灌sumption)而導致訊號失真(dist〇rti〇n)，實有改 【發明内容】 列基板的製 光特性的共 本發明之目的是提供一種薄膜電晶體陣 造方法，其可藉由較少的光罩數來製作具有透 用配線，以簡化製程，進而降低製造成本。 本發明之另-目的是提供—種低製造成本的薄膜带 晶體陣列基板，且此薄膜電晶體陣列基板有助於壹二 的開口率。 、风阿旦不 本發明的又—目的是提供—種具有高開α率的薄膜 電晶體陣列基板’其_崎可兼具透光特性與較佳的導 電性，以降低訊號失真的問題。 為達上述或是其他目的，本發明提出一種薄膜 陣列基㈣製造枝，其包括下列步驟：首先，提供一| 板。然後，於基板上形成圖案化之多個第―透明導電圖案 及多個第二透明導電圖案。之後，形成圖案化之—第一金 屬層’以定義出多條掃描配線，每一掃描酉己、線延伸出一間 99-3-17 =所對應之第-透明導電_上 導電圖案之相對兩側定義出母=透明 線平行的多條共用配線:2著=:形成與掃描配 極，古二卜开，成因案化之-半導體層，以在每―閘 我出—通道層，並於每—第二透明導電圖安jJ —半導體圖案，其中圖案化半導體層所使^光^ 化之1二人Μ相同°另外，形成圖案 配線，θ ’ "^義出與掃描配線相交的多條資料 義圖案相交，且在每—通道層之兩側定 後，於基板上方M m安^ ί所對應的貝科配線。然 多個接觸^成®案化之—介電層，其巾介電層具有 ’ Μ分別暴露出及極。之後’於每一介 二&素電極’其中4素電極經由所對應的接觸 自開口而龟性連接至所對應的汲極。 ♦明更提供另-種相電晶體陣列基板的製造方 、二〇括下列步驟：首先，提供一基板。然後，於基板 形、圖案化之-透明導電層，以形成多個第一透明導電 圖f及多條共用配線。之後’形成圖案化之-第-金屬層， 以疋義=夕條掃描目5線，每—掃描配線延伸^ —閘極至所 對應之第透日轉電圖案上。此外，於基板上全面性地形 成閘纟巴緣層。接著，形成圖案化之一半導體層，以在每 極^方定義出—通道層’並於每—共用配線上方定義 出半‘體圖案’其中圖案化半導體層所使用之光罩與圖 1374544 99-3-17 ==層:使，= 罩•另外，形成圖案化之 在每一通道層之兩側定義出-源極/汲極，每二=遠 接至所對應的資料配線。接著，於基板上方形成圖=連 -介電層，其中介電層具衫個接 安缺仏认— 卞之兩柒，以形成一浮置半導雕闰 木。然後，於母—介電層上形成—晝 t脰圖 極經由所對應的接觸窗開口而電性連接偏中忠素電 在本發明之-管祐* 連接至所對應的及極。 晝素電極相同之材料進行製作^逑之透明導電層可採用與 在本發明之一實施例中， 的製造方法，其中在形成半^賴電晶體陣列基板 摻雜步驟，以使半導體層表面形:―歐二行-離子 在本發明之-實施例中 ^接觸層。 的製造方法’其中形成介電層的= 寻膜電晶體陣列基板 層與一平坦層。 θ ^驟包括依序形成一保護 本發明提出一種薄膜 板、多條掃描配線.、多捧次Ba體陣列基板，其包括一基 案、多個閘極、多個笫_二'斗配線、多個第一透明導電圖 乐一透明導带 Η 案、一閘絕緣層、多個通道屏園案、多個連接金屬圖 極/汲極、一介電層與—全^ θ多個半導體圖案、多個源 基板上。此外，第一透明導恭·安具中，掃描配線配置於 配置於第一透明導電圖案上电圖案配置於基板上，而閘極 連接。另外，第二透明&带，，與所對應 之掃描配線電性 回木配置於基板上，而連接金 1374544 99-3-17 屬圖案分別配置於每-第二透明導電圖案之相對兩側，以 連接兩相鄰之第^透明導電圖案，進而形成與掃描配線平 仃的多條共用配J。上述之閘絕緣層覆蓋掃描配線、資料 =第:閘極、第二透明導電圖案與連 接金屬圖案，而通迢層封應於第—透明導 於閘極上方之閘絕緣層上。另—方而，主道^木而配置 第二透明導電圖案，而配置於第粗圖案對應於 乐―透明導電圖幸上方之pa =層上，且源極/汲極，分別配置於通 -貝料配線，配置於閘絕緣層上並 、j夕條 =描配線，金屬圖案相交，但不電：接=
Hr化之—Λ電—通道層、半導體圖案與源極/ 而佥夸=’且；|電層具有多個接觸窗開σ，以暴露出没極。 而電性連接輯對應的汲極。^所對應的接觸窗開口 t明提供另—種薄膜電晶體陣列基 板、多條掃描配線、多料 4括基 多個閘極、多個半導配線、多個透明導電圖案、 多條共用配象、ί:圖案、一閘絕緣層、多個通道層、 素電極。M源極/沒極、圖案化之—介電層與-晝 透明導綠射料配線配置於基板上。此外， 上，並連接户《ΐί板上’而’配置於透明導電圖案 板上，且與播护α之*描配線。‘另外，共用配線配置於基 透明導電圖秃田、己線平行。上述之閘絕緣層覆蓋掃描配線、 層上並電性i诞共用配線與閘極。資料配線配置於閘絕緣 罨接於源極，且資料配線與掃描配線及共用配 99-3-17 線相交’但不電性連接。 明導電圖案，而配置㈣面，多個通道層對應於透 圖案對應於共用配線：而配置上’且半導體 上。上述之源極/及極，分別用酉己線上方之閘絕緣層 化之-介Μ配心、g ^置於通道層之兩側，且圖案 方，且介電層具有多導體圖案與源極/沒極上 而晝素電極配置於介電2 ’以分別暴露出及極。 而電性連接至所對應的^極i亚經由所對應的接觸窗開口 配線實施例中’上述之透明導 在本發明之一實施例中， 非晶矽。 上述之半V體層之材料包括 在本發明之一實施例巾， 配線之材料包括銦錫氧化物、== 電圖案與共用 在本發日狀ml 贱轉氧化物。 x 、&例中，上述之薄膜電晶體陣列基 板，更包括一歐姆接觸層，复s 各 的源她極之間。 己置於母—通道層與所對應 在本發明之-實施例中，上述之介電 以及位於保護層上的—平坦層。 匕枯保。又！ 本發明之薄膜電晶體陣列基板之製造方 ^化半導體層所使用之先罩與圖案化透胃衫所使用之 =罩相=。本發明主要是採用透明導電材料來製作共用配 定義構成共用配線的透明導電光= 乂即$製程所需的光 1374544 99-3-17 罩數’以降低製造成本。另一方面’本發明之薄膜電晶體 陣列基板上的共用配線更可以由連接金屬圖案與透明導電 圖案相互連揍而成，因此可具有較低的阻值，使薄膜電晶 體陣列基板昊有低能量損耗之優點，以避免訊號失真。 為讓本發明之上述和其他目的、特徵和優點能更明顯
易te，下文待舉較佳實施例，並配合所附圖式，作詳細說 明如下。 D
【實施方式】 第一實施例 其起制、a圖11是本發明第一實施例之薄膜電晶體陣列 ;明第:程示意圖’而圖2A〜圖2D是本 上視圖。請先灸考Q 1A /體_基板之$造流程的局部
认中僅緣示出1；^個；^排列的晝素預定區p (在圖 定區P内具有—主叙_ 、疋區P以供况明），且各晝素預 板110上形成圖案化A與一電容區C。然後，於基 區A内定義出―第 透明導電層112，以在主動元件 内定義出-第二透明導带明^電圖案U2a ’並於電容區c 具體而言’透明導二b。 沈積法（CVD)沈積 ζ 2可以透過例如是化學氣相 對此沈積的透明導電材=電材料於基板110上。然後， 一透明導電圖案112a與筮^丁道光罩製程，即可完成第 上述透明導電層Jl2之厂透明導電圖案U2b之製作。 ;斗可以採用銦錫氧化物（indium J3 1374544 99-3-17
Tin Oxide，ITO )、銦鋅氣化物（indium Zinc Oxide IZO) 或銘辞乳化物（Aluminum Zinc Oxide, AZO) 〇 之後請同時參考圖IB與圖2B，於基板no之書素預 疋區P内上形成圖案化之一第一金屬層114，以定義出多 條掃描配線114a’其中位於晝素預定區p内之掃描配線 114a會延伸出一閘極114b至所對應之第_透明導電圖案 112a上，並且於第二透明導電圖案U2b之相對兩二定= 出一連接金屬圖案114c。詳細地說，第一金屬層114可以 透過例如是物理氣相沈積法（PVD)沈積金屬材料於基板 110上’然後藉由-道光罩製程對此金屬材料進行圖宰 化，即可完成掃描配線114a、閘極114b與連 宰 mc之製作。上述之金屬材料可以選用銘、金、鋼屬= 鉻、鈦、、銘合金、_合金或銦合金等低阻值材料。 廷裡要特別說明的是，連接金屬圖案n4c可以 =目：晝素預定區!>内的第二透明導電圖案⑽，進而形 巧掃描配線1 l4a平行的多條共用配線CL。值得注意的 Ϊ作的共用配線CL採用透明導電材料來 透明導電圖案112b之連接金屬圖羊案二= 姻^化物之阻值低，相較於習知之共用配線是完全採; 阻抗較高之透明導雷鉍祖疋王知用 部分採用全屬制^ 錫氧化物)所製成，本發明 二用配線CL可以有較低的阻抗，亦 -問絕緣層m二絕:二:基：110上全面性地形成 間絶緣層116之材料可以選用以氮化石夕 99-3-17 ，(sw)或是以四乙氧基魏（ΤΕ⑻献應氣體源而形 成之軋化矽（Si0)。 安接著請同時參考圖lc與圖2C，於基板11〇上形成圖 半導體層118’以在蘭極114b上方定義出一通道 層 並於第二透明導電圖案112b上方定義出一半導 體圖案118b〇 —舻而丄 u .,- L，兹邮P 干命 又0，上地之半冷脱層118可以透過例 如疋化t氧相沈積法（CVD)沈積非晶石夕（咖啡㈣ 二二其相料於基板110上。然後，藉由一道光罩製程對 ;:化二二上之非晶矽(am〇rPh〇US —〇η )材料進行 回木P可凡成通這層118a與半導體圖案1181)之製作。 為了使通道層118a與金屬材料之 降’在實務上更可以在形成半導體層118後，進 ^步驟；或是麵成半導體層118時，在製程中摻2不 ，”以使半導體層U8表Φ形成—輯麵層u 與119b)。這裡要特別強調的是，圖案化半導體層 = ; u二透明導電圖案㈣）所使用之光.罩相 由=本u之制配線CL是由第二透 安 ⑽與連接金屬圖案114c所構成，其中用以定義== 明導電圖案112b之光罩與圖案化半導體層u 同，而連接金屬圖牵l14r命戸知以力旱相 H…〒 與，描配線11 a以及閑極l]4b 發明不需要額外多出-道用以定義制配線CL=罩本 1374544 因而可有效地降低製造成本。 接著請參考圖1£)，移除望_ 之摻雜半導體層mb之方^了透明導電圖案⑽上方 氧戋碳-氟（C-FbasecH / 以選用乾蝕刻，其例如是Θ 礼:¾厌狀、n based)氣體為反庫 施以一偏壓，以形成電將丨應虱肢源亚對反應氣艚源 _ 水（P sma)來對摻雜丰導摊爲】1沖 進行非寺向性地蝕刻。 ”牛層11 然後請參相1En金
上，以覆蓋住部分之閘笮续厣11/; 十121於基板1 導喊円安IIRh拉？緣層 歐姆接觸層U9a與丰 ¥肢圖木118b。接者請參考圖1F盥 村171，& 與圖2D，圖案化金屬紂 枓11场成圖木化之一第二金屬層12〇，進而定爽 掃插配線U4a相交的多條資料配線120a並且在通遂屬 118a之兩側定義出一源極12〇s與—没極12奶。其中，# 極120S連接至所對應的資料配線12如。另一方面，資科 配線120a會與共用配線CL相交，且可以位於連接金屬圖 案114c之上方。
人+之後請參考圖1G，於基板11〇上方形成圖案化之〆 介電層130。具體而言，形成介電層13〇的步驟可以包栝 依序形成一保護層132與一平坦層134。其中，保護層132 之材料可以選用氧化矽、氮化矽或氮氧化矽，而平坦層134 之材料可以選用聚酿亞胺（polyimide)。然後請參考圖iH， 於介電層130中形成一接觸窗開口 H1，以暴露出汲極 120D 〇 捿著請同時參考圖II與圖2E，於介電層130上形成 晝素電極140。詳細地說，可以先於介電層130上沈積 16 99-3-17 二極騎料，且此透明電極層材料會填人接觸窗開 112相同二材料可以採用與透明導電層 料進行-製作。然後，再對此透明電極層材 電極140 H製程’以於晝素預定區Ρ内定義出一書素 ==電Π可以經由接觸窗開口 -而電性 成1存電容器(―二 具有較低之㈣日；f陣列基板100之共用配線CL 會具有低能量難發明之薄膜電晶斷.板100 = 膜電晶_基板⑽如圖 配線l2〇a、m 基板110、掃描配線114a、資料 第二透 漏、閘絕緣層116 甲° 源極聰、没極 電層130與畫素電極14^層心、半導體圖案118b、介 線1施配置於基板u〇 ^其^掃描配線心與資料配 素預定區卜而晝素預定區^U〇上劃分出多個晝 區C。 、區P内具有主動兀件區A與電容 此外’第一透明導安
内，而閘極114b @己置減ζ12&配置於主動元件區A 極114b是與所對應之^一透明導電圖案必上，且閘 μ掃描配線114a電性連接。另外，第 17 1^/4544 99-3-17 二透明導電圖案112b配置於電容區c内，而連接金屬圖 案114c分別配置於第二透明導電圖案U2b之相對兩側。 此連接金屬圖案114c可以連接相鄰畫素預定區卩内的第二 透明導電圖案112b ’進㈣成與掃描配線U4a平行的共 用配線CL。 本發明之閘絕緣層116覆蓋住掃描配線U4a、資料配 線120a、第一透明導電圖案n2a、第二透明導電圖案 U2b、閘極114b與連接金屬圖案114。此外，通道層U8a 對應=第-透明導電圖案U2a，且配置於閘極u4b上方 之閘絶緣層116上。另一方面，半導體圖案^肋對應於第 -透明導電圖案112b’^配置於第二透明導電圖案U2b 上方之閘絕緣層116上。由圖n可知，源極12〇s與汲極 120D分別配置於通道層U8a之兩側，而介電層13〇可以 包括保濩層132以及位於保護層ι32上的平坦層ι34。上 述之介電層130可覆蓋通道層118a、半導體圖案118b、歐 姆接觸層119a、源極120S與汲極120D。 第二實施例 圖3A〜圖31是本發明第二實施例之薄膜電晶體陣列 基板的製造方法之剖面流程示意圖，而圖4A〜圖4F是本 發明第二實_之薄膜電晶體陣列基板之製造流程的局部 上視圖。請先參考圖3A與圖4A ’提供一基板110，而基 板_上劃分有多個陣列排列的晝素預定區P (在圖3A ^僅繪示出兩個晝素預定區P以供說明），且各晝素預定 區P内具有一主動元件區A與一電容區C。然後，於基板 99-3-17 之，—在主" 弟—遠明導#圖安 χ在主動兀件區八 出一第二透明導電圖 ^必，且於電容區c内定義 定區ρ内的第二透明導：值得留意的是，相鄰畫素預 ii0上形成共用配線ctr圖案⑽彼此連接，以於基板 具體而言，透明導恭 沈積法（CVD)沈積透以透過例如是化學氣相 對此沈積的_導電 讀料於基板1W上。然後， 一透明導電圖案收與仃—道光罩製程，即可完成第 線CL)之製作。上逑透明導:二，圖案U2b (共用配 氧化物、銦鋅氧化物或鋁鋅二2之材料可以採用銦錫 之屬 =B::於基板"。上 位於各畫素預定區p 義^出夕條掃描配線IMa，其中 114b至所對應之第—透明⑽會延伸出—閉極 第一金屬層II4可以透過你u 3圖木112&上。詳細地說’ 沈積金屬材料於基板m上相沈積法（PVD) 金屬材料進行圖案化，即可完成^稭由一道光罩製程對此 之製作。接著，於基板u:成上 η"絕緣層116之材料可以選 =基錢(TE0S)為反應氣體源而形成之氧 案化於基板110上形成圖 丰¥肢層118,以在閘極114b上方定義出―通道 19 1374544 詹118a’並於第二透明導電圖案U2b上方 ==8b。一般而言，上述之半導體層118 例 如疋化學氣相沈積法(CVD)沈積非 ㉛議)材料於基板110上。然後，藉由—道光罩‘ S 沈積於基板110上之非㈣（amOTph()us siii_ : 圖案t即可完成通道層U8a與半導體圖案118b之製^ 二了使通這層118a與金屬材料之間
:二Γ上更可以在形成半導體層118時，進:-二 以 ' 以使半導體層118表面形成一歐 疒卿導體層119b。這裡要特別強調的是接=二 ¥體層118所使狀鮮與®案化翻導電層112 (用以 電圖案112a與第二透明導電圖案1叫 斤使用之光罩相同。因此，相較於習知技術 要額外多出-道用以定義共用配線CL之光罩， 製造成本。另-方面’由於本發明之共用配線CL 主^採崎料電材製作，進而可提高晝素預定區 尸臼？開口罕。
接者請參考® 3D，移除第二透明導電圖案112b上方 之摻雜半導體層119b夕古άτ 1、/、疼田妒#亡丨杜/ ^ ^ 之方式Τ以运用乾钱刻，其例如是以> ^芝反氟β C-Fbased)氣體為反應氣體源並對反應氣體源 方也人偏壓以开^成電漿（Plasma)來對摻雜半導體層U9b 進行非等向性地蝕刻。 然參考圖3E，形成一金屬材料121於基板ΐι〇 上’以覆盖住部分之閘絕緣層116、半導體圖案ii8b與歐 20 99-3-17 姆接觸層119a。接著請參考圖3F與D :121，以形成圖案化之—第二金屬層120,進:定 =配線114M目㈣多條資料配線1施，並且在通妙 —a之兩側定義出-源極簡與-没極120D。其中，^ -源極12GS連接至所對應的㈣配線12如。 八古相3G，於基板UG上方形成®案化之- 依序形成-保護層步驟可以包括 之材料<以，阳田& ^十坦層13心其中，保護層132 之材料可以^用=矽、亂化矽或氮氧化矽，而平坦層134 介電心^二ΓΓ考圖3H與圖4E，於 此外，於介_ ηηί觸1 2,以暴露纽極1助。 圖案118b之&形成狹縫出與™，以分離半導體 案咖。而’進而形成-浮置(細㈣)半導體圖 接著請同時參考圖 一晝素電極140。詳細地Γ 4 電層130上形成 一透明電極展材料 D ，σ以先於介電層130上沈積 口抝中。且此透明電極層材料會填入接觸窗開 電層山相同之材;來;=層材料可以採用與透明導 極道光勸^ 可以經由接觸窗開口 Η雪f = 140，而晝素電極140 面，對透明電極層材料進行H接士至汲極1勘。另-方 狹縫H3與H4處之透明θM k ’可以一併移除位於 包極層材料’以使浮置半導體圖案 1374544 99-3-17 可以與其賴層紐絕緣。另—方面，晝素電極⑽ 用配線CL上方，以與共用配線CL形成-儲存 制：：。ΐ述至此’本發明之薄膜電晶體陣列基板200的 衣作大致完成。 π 之方法所形成之薄膜電晶體陣列基板200如圖 "' θ所广，其包括基板110、掃描配線114a、資料 配線120a、第一透明導雷圄安 、 112b、H^g 電圖 弟二透明導電圖案
=閘極114b、源極咖、祕i勘、閘絕 Μ、 通道層118a、半導辦同#，，ou 入 刚。1中，掃^^ 介電層130與畫素電極 110上、，以U4a與資料配線120a配置於基板 二== 二八有主動兀件區A與電容區C。 内，=極fi:透明導電圖案112a配置於主動元件區A 而閘極114b配置於第一透莫恭 極114b是與所對庳夕技透導％圖木112&上，且閘 二透明導電圖荦&τ描配線114at性連接。另外’第 定區p内的置於電容區C内，且相鄰晝素預
开^掃描配線ll4a平行的共用配線⑶連接進而可以 線120^3^ 116覆蓋住掃魏線收、資料配 與閘極114b。此外/、圖案112&、第二透明導電圖案腿 案U2a，且配置於^道層⑽對應於第—透明導電圖 一方面，半導體圖安閉極114b上方之閘絕緣層1 Μ上。另 且配置於第二透明導h對應於#边月V电圖案112b， 月導電圖案112b上方之閘絕緣層116上。 22 99-3-17 由圖31可知’源極120S與汲極120D分別配置於通道層118a 之兩側’而介電層130可以包括保護層132以及位於保護層132 上的平坦層134。上述之介電層130可以覆蓋住通道層 118&歐姆接觸層U9a、半導體圖案118b、源極l2〇S與 汲極120D上。 “上所4，在本發明之薄膜電晶體陣列基板之製造方 由於圖案化半導體層所㈣之光罩錢案化透明導 綠曰，使用之光罩相同，因此無須新增光罩來形成共用配 於習知之製造方法，本發明之薄膜電晶體陣列基 以有效降低製造成本。此外，由於本發明 ==:材料來製作至少部份的共用配線，因此有助 也可^由3口率’而薄膜電晶體陣列基板之共用配線 ί:二 材料與透明導電材料相互連接而成，因此 且值，可以使薄膜電晶體陣列基板具有低能量 才貝不毛之k點，以避免訊號失真。 限定較佳實施例揭露如上’然其並非用以 ，，當可作些許之更;:潤 乾圍當視賴4鱗利_所衫者 ’、又 【圖式簡單說明】 圖1A〜圖II是本發明第— 基板的製造方法之剖面流程示意圖。]之謂電晶體陣列 圖2A-圖2E是本發明第— 基板之製造流程的局部上視^貝_之缚膜電晶體陣列 23 1374544 99-3-17 圖3A〜圖31是本發明第二實施例之薄膜電晶體陣列 基板的製造方法之剖面流程示意圖。 圖4A〜圖4F是本發明第二實施例之薄膜電晶體陣列 基板之W造流程的局部上視圖。 【主要元件符號說明】 100、200 :薄膜電晶體陣列基板 110 :基板 112 :透明導電層 112a :第一透明導電圖案 112b :第二透明導電圖案 114 :第一金屬層 114a :掃描配線 114b :閘極 114c:連接金屬圖案 、 116 :閘絕緣層 118 :半導體層 118a :通道層 118b :半導體圖案 119a :歐姆接觸層 119b :摻雜半導體層 120 :第二金屬層 120a :資料配線 120S :源極 120D :汲極 1374544 99-3-17 121 金屬材料 130 介電層 132 保護層 134 平坦層 140 晝素電極 A ·主動兀件區 C ·電容區 CL ： 共用配線 HI、 H2 :接觸窗開口 H3、 H4 :狹缝 P:畫素預定區 R1 > R2 :光阻層 25

Claims (1)

1374544 十、申請專利範圍： 1.一種薄膜電晶體陣列基板的製造方法，包括： 提供一基板； 於該基板上形成圖案化之多個第一透明導電圖 多個第二透明導電圖案； /、 形，圖案化之一第一金屬層，以定義出多條掃描配 線，且每一掃描配線延伸出一閘極至所對應之該第一透明 J電圖案上’並且於每一第二透明導電圖案之相對兩側彤 、一連接金屬圖案，以連接二相鄰之該些第二透明導電圖 木’而形成與該些掃描配線平行的多條共用配線； 於該基板上形成一閘絕緣層； 、〜取園茱化之一半導體層，以在每一閘極上方定 邮ϊί層並ί於每—第二透明導電圖案上方定義出—半 ’圖案傾半導體層所使狀光罩與圖案化: 同 月Wii案與該第二透明導電圖案所使用之光罩」
及該=:::4二，屬广以形成與該些掃描配; 線，並在每-通、H 電性連接的多條資料1 連接星所對應的;;=定義出-源極/汲極’每-源: 具有二rrt之—介電層，其中該介電. =_開口 ’用以分別暴露出該些没極； 所對電極，其中該晝素電極- _ _⑽I性連接至崎應的該及極。 26 99-3-17 2·如申請專利範®第1項所述t薄^曰 的製造方法，其中該 、f岡办包日日體阵列基板 二透明導電圖案相；圖案可採用與該些第 的二I者巧:第1項所述電晶體陣列基板 t妒㈣ 形成該半導體層時，更包括進行-離 ’:二1以使該半導體層表面形成—歐姆接觸層。 沾制|二請，範圍第1項所述之薄膜電晶體陣：基板
的衣t法，/、中形成該介電層的步驟包括依序形成一 護層與一平坦層。 Μ 5.種溥膜電晶體陣列基板’包括： . 一基板； 多條掃插配線，配置於該基板上； ^個第透明導電圖案及多個第二透明導電圖牵，八 別配置於該基板上； ’、刀
多個閘極，分別配置於該些第一透明導電圖案上，並 連接所對應之該掃描配線； 多個連接金屬圖案，分別配置於每一第二透明導電圖 案之相對兩側，以連接相鄰之該些第二透明導電圖案，而 形成與該些掃描配線平行的多條共用配線； —閘絕緣層，覆蓋該些掃描配線、該些第一透明導電 圖案、該些閘極、該些第二透明導電圖案與該些連接金| 圖案； 多個通道層，分別對應於該些第一透明導電圖案，而 配置於該些閘極上方之該閘絕緣層上； 27 99-3-17 多個半導體圖案，分別對應於該些第 、而雜第二利導電圖案上方之1緣 二分別配置於該些通道層之兩側;… 些源極;該閘絕緣層上並電性連接於該 案相交與該些婦插配線及該些連接金屬圖 圖案與該些源‘il方配、該些半導體 D^分別暴露出該祕極=】層具有多個接觸窗開 接觸’配置於該介電層上，並經由所對岸的今 6. 如申請專鄕 H應物膝/汲極。 板’其中該些第—翻導^^之薄膜電晶體陣列基 銦鋅氧化物或轉氧化物*之材料包括銦錫氧化物、 7. 如申請專利範圍第5 板，其中該半導體層之材料包之薄膜電晶體陣列基 8. 如申請專利範圍第5 日日矽。 板，其中婦第二透 項所述之薄膜電晶體陣列基 銦鋅氡化物或轉氧化物 *之材料包括銦錫氧化物、 9·如申請專利範圍第 板，更包括-歐姆接觸層，之薄膜電晶體陣列基 該源極/汲極之間。 罝於母一通道層與所對應的 10.如申請專利範圍第5 ^ 板，其中該介電層包括4 、斤述之薄膜電晶體陣列基 匕括――層以及位於該保護層上的- 28 叫'4544 99-3-17 平坦層 11. 一種薄膜電晶體陣列基板的製造方法， 提供一基板； · 於該基板上形成圖案化之一透明導電層，以個 還明導電圖案以及多條共用配線； 嗖，：η化之一第一金屬層，以定義出多條掃指配 母-“配線延伸出—閘極至所對應之該透明導電 於該基板上全面性地形成-閘絕緣層； -通層，以在每一閘極上方定義出 其中圖案化該半導體層所使用之光罩盥圄安π:圖木’ 層所㈣之㈣相同；之科與圖案化該透明導電 形成圖案化之一第二令凰恩 及該些共用配線相交成與該些掃描配緣 在每一通道層之兩：；定====條資料配線，並 所對應的該資料配線；..……母—源極連接至 於該基板上方形成圖案化之 具有多個接觸窗開口，用以八電a，其中該介電層 該半導體圖案之兩端，以形二浮’並分離 於該介電層上形成—晝素電極，以及 所對應的該接觸窗開D而恭 /、甲該畫素電極經由 12. 如申請專利範圍第至所對應的該沒極。 板的製造方法，其中該透明之薄膜電晶體陣列基 曰可採用與該晝素電極相 29 丄J/4D44 丄J/4D44 99-3-17 同之材料進行製作。 板的製造5專】，圍第11項所述之薄膜電晶體陣列基 ?如？，該半導體層表面形成 板的製第U項所述之薄膜電晶體陣列基 保護層平坦層Μ該介電層的步驟包括依序形成一 15.—種薄膜電晶體陣列基板，包括： / 一基板； 多條掃描配線，配置於該基板上； =個透明導電圖案，分別配置於該基板上； 多條制崎，分麻置於該基板上$ 線與該些掃馳線平行； H，、用配 所料ί個閘極，分航置於該些透明導電圖案上，並連接 斤對應之該掃描配線； 荦ϋΓ緣層’覆蓋該些掃描配線、該些透明導電圖 木该些共用配線與該些閘.極； 於之;==:些透明導電圖案’而配置 =半導體圖案，分別對應於該些共用配線，而配置 、4 i*共用配線上方之該閘絕緣層上； 多個源極/汲極，分別配置於該些通道層之兩側； 多條資料配線，配置於該閘絕緣層上並電性連接於該 二源極，該些資料配線與該些掃描配線及讀些共用配線相 30 交 99-3-17 ’值不電性連接； 圖案方配=該些通道層、該些半導體 具有多個接觸窗開 所對應的該 6.如申s青專利範圍第工5 + 板，其中該歧透明導^之减毛晶體陣列基 17如由案與該些共祕線為相同膜層。 板，JL“ 5月專利乾圍第15項所述之薄膜電晶體陣列A 板其中辭導體層之⑽包括非㈣。 陣列基 板，項:述之薄膜電晶體陣列基 錫氧化物、銦鋅氧化物或鋁鋅^用配線之材枓包括銦 板，_15項所述之薄_日體陣列基 該源極/減之間。㉟置於母—相層與所對應的 20.如申請專利範圍筮 板，対該介，^15項所述之祕電晶體陣列基 平坦層。保彻就位於絲護層上的—
TW095141894A 2006-11-13 2006-11-13 Thin film transistor array substrates and fbricating method thereof TWI374544B (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW095141894A TWI374544B (en) 2006-11-13 2006-11-13 Thin film transistor array substrates and fbricating method thereof
US11/768,202 US7799619B2 (en) 2006-11-13 2007-06-26 Thin film transistor array substrate and fabricating method thereof
JP2007216704A JP4691681B2 (ja) 2006-11-13 2007-08-23 薄膜トランジスタアレイ基板およびその製造方法
KR1020070091137A KR100913819B1 (ko) 2006-11-13 2007-09-07 박막 트랜지스터 어레이 기판 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095141894A TWI374544B (en) 2006-11-13 2006-11-13 Thin film transistor array substrates and fbricating method thereof

Publications (2)

Publication Number Publication Date
TW200822367A TW200822367A (en) 2008-05-16
TWI374544B true TWI374544B (en) 2012-10-11

Family

ID=39368366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095141894A TWI374544B (en) 2006-11-13 2006-11-13 Thin film transistor array substrates and fbricating method thereof

Country Status (4)

Country Link
US (1) US7799619B2 (zh)
JP (1) JP4691681B2 (zh)
KR (1) KR100913819B1 (zh)
TW (1) TWI374544B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI313514B (en) * 2006-11-16 2009-08-11 Au Optronics Corporatio Thin film transistor array substrate and fabricating method thereof
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
TWI377659B (en) * 2008-03-07 2012-11-21 Chunghwa Picture Tubes Ltd Active device array mother substrate
KR20120091638A (ko) 2011-02-09 2012-08-20 삼성전자주식회사 표시 장치 및 그 제조 방법
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN104022126B (zh) * 2014-05-28 2017-04-12 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
US9698173B2 (en) * 2014-08-24 2017-07-04 Royole Corporation Thin film transistor, display, and method for fabricating the same
CN104571700B (zh) * 2014-12-30 2017-10-13 深圳市华星光电技术有限公司 触控面板
CN108615735B (zh) 2018-05-03 2021-01-22 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN111638616B (zh) * 2019-03-01 2022-04-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板及其制作方法
TWM606555U (zh) * 2020-09-30 2021-01-11 凌巨科技股份有限公司 反射式顯示器的畫素結構
CN113314546B (zh) * 2021-05-21 2023-06-02 深圳市华星光电半导体显示技术有限公司 阵列基板及阵列基板测试方法、显示面板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3020568B2 (ja) * 1990-08-24 2000-03-15 株式会社日立製作所 液晶表示装置
JPH05100249A (ja) * 1991-10-07 1993-04-23 Fuji Xerox Co Ltd アクテイブマトリクスパネルおよびその製造方法
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JP3473514B2 (ja) 1999-07-28 2003-12-08 日本電気株式会社 薄膜トランジスタアレイの製造方法、トランジスタの製造方法及び薄膜トランジスタの製造方法
JP2001051297A (ja) * 1999-08-06 2001-02-23 Toshiba Corp アレイ基板及びその製造方法
KR100670060B1 (ko) * 2000-04-20 2007-01-16 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP4570278B2 (ja) * 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
KR100437825B1 (ko) * 2001-07-06 2004-06-26 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판
US7336336B2 (en) * 2003-10-14 2008-02-26 Lg. Philips Co. Ltd. Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof
GB0409439D0 (en) 2004-04-28 2004-06-02 Koninkl Philips Electronics Nv Thin film transistor
KR101090257B1 (ko) * 2005-01-20 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100731750B1 (ko) * 2005-06-23 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법
TWI275182B (en) * 2005-11-07 2007-03-01 Wintek Corp TFT array panel and method of manufacturing the same thereof
US8513677B2 (en) * 2006-03-16 2013-08-20 Samsung Display Co., Ltd. Display device having an aluminum complex oxide on metal layer for improving corrosion resistance
KR101261605B1 (ko) * 2006-07-12 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
JP4691681B2 (ja) 2011-06-01
JP2008122923A (ja) 2008-05-29
US7799619B2 (en) 2010-09-21
KR100913819B1 (ko) 2009-08-26
TW200822367A (en) 2008-05-16
US20080111132A1 (en) 2008-05-15
KR20080043218A (ko) 2008-05-16

Similar Documents

Publication Publication Date Title
TWI374544B (en) Thin film transistor array substrates and fbricating method thereof
CN106169481B (zh) 柔性阵列基板及其制备方法、柔性显示装置
CN103646966B (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
TWI328879B (en) Pixel structure and fabricating method thereof, diaplay panel and electro-optical apparatus
CN104979405B (zh) 一种薄膜晶体管、阵列基板及显示装置
CN109300848B (zh) 制作柔性阵列基板的方法以及柔性阵列基板
CN104393001B (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
CN107123654A (zh) 阵列基板及其制备方法和显示装置
CN108767016A (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN103681659B (zh) 一种阵列基板、制备方法以及显示装置
TW201200948A (en) Pixel structure and method for manufacturing the same
TW201234431A (en) Display and manufacturing method thereof
TWI397130B (zh) 畫素結構的製作方法以及畫素結構
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN109166862A (zh) 柔性oled显示面板及其制备方法
CN103454798B (zh) 阵列基板及其制作方法、显示装置
CN106932990A (zh) 显示面板、显示装置及显示面板的制作方法
CN110491929A (zh) 显示基板、制备方法及显示装置
CN105487285B (zh) 阵列基板及阵列基板的制备方法
US10868060B2 (en) Photoelectric detection substrate, method for fabricating the same, and photoelectric detection device
CN106847830A (zh) 阵列基板及其制作方法、显示面板
CN109166880A (zh) 柔性oled显示面板及其制备方法
CN108428730A (zh) Oled显示基板及其制作方法、显示装置
CN106653767A (zh) 一种阵列基板及其制作方法
CN107681063A (zh) 阵列基板及其制备方法、显示装置