TWI358543B - Multi-chamber for burn-in testing apparatus and te - Google Patents

Multi-chamber for burn-in testing apparatus and te Download PDF

Info

Publication number
TWI358543B
TWI358543B TW096149082A TW96149082A TWI358543B TW I358543 B TWI358543 B TW I358543B TW 096149082 A TW096149082 A TW 096149082A TW 96149082 A TW96149082 A TW 96149082A TW I358543 B TWI358543 B TW I358543B
Authority
TW
Taiwan
Prior art keywords
burning
buffer
test
chamber
main
Prior art date
Application number
TW096149082A
Other languages
English (en)
Other versions
TW200928390A (en
Inventor
Ming Hsien Lee
Rung Shiou Shieh
Original Assignee
King Yuan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by King Yuan Electronics Co Ltd filed Critical King Yuan Electronics Co Ltd
Priority to TW096149082A priority Critical patent/TWI358543B/zh
Priority to JP2008245687A priority patent/JP5214383B2/ja
Priority to KR1020080103090A priority patent/KR101002525B1/ko
Publication of TW200928390A publication Critical patent/TW200928390A/zh
Application granted granted Critical
Publication of TWI358543B publication Critical patent/TWI358543B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2642Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2862Chambers or ovens; Tanks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2875Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

13.58543 2011年7月14曰修正替換頁 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種半導體元件之預燒裝置及預燒方法,特別是有關於 一種具有多艙之預燒裝置及其預燒方法者。 【先前技術】 近年來,半導體元件已成為我國重要的經濟來源,隨著技術的進步, φ 人們對半導體元件可靠度之要求也就越來越嚴苛。目前,業界經常用來評 估半導體元件產品可靠度的一個指標是故障率(failratey由於半導體元件 產品的可靠度是指半導體產品在操作-段時間後的存活率(相對於故障 率)’存活率愈高(即故障率愈低)就表示半導體元件產品的可靠度愈好, -般來說’半導體元件產品在個初期會具有較高的故障率,但隨著時間 的’曰加故障率會下降’此階段又稱為早天期(infanCypeH〇d)。於是半導 體兀件產品的早天期便成為評估產品是否合於品質規格要求的一樣重要 才曰標’並用來作為去除不良品之依據,一般來說在早夭期常見的故障機制 為设计或製程缺陷等造成的故障,通常會於半導體元件測試過程時使用預 • _—n)的方式將早天期消除’而所謂的預燒是指將半導體元件插入特 殊耐高溫的預燒板(Bum-inBoard)上,並加入半導體元件工作條件,例如 電壓及電流,再置人高溫環境中,使其加速老化。 目刖預燒技術可分為三步驟,i升溫並等待溫度穩定;2進行預燒. 3.等待降溫結束贱;躲的缺點是以單—赚舰行職過程=’, 升溫及降溫過程非常耗時,且以目前單一預燒搶的舰方式 ’都是以一整 體兀件進仃預燒’當有部分半導體元件已達到預燒完成條件時,需 專待所有半導體元件預燒完成才能取出降溫,而在半導體元件預燒過程 中,即便預燒艙中有其他未插接預燒板之插槽,也無法加入其他半導體元 5 1358543 201丨年7月14日修正替換頁 件進行預燒測試’如此單一預燒艙僅能一次進行一批半導體元件的預燒工 作’不僅降低單一預燒艙的產出率更耗費許多等待的時間影響產能甚矩。 在先前技術美國專利號7,111,211 ’已揭露一種雙預燒餘式的預燒裝 置’其特徵在於此雙預燒艙式預燒裝置係透過加熱器將空氣加熱,並透過 傳輸管將熱空氣循環於兩預燒艙艙之間以提昇兩預燒艙之溫度,但仍無法 有效解決在預燒過程中,升溫及降溫耗時及預燒艙產出率不佳進而影響產 能的問題’因此如何解決上述問題已是業界刻不容緩的課題。 【發明内容】 為解決上述問題,本發明提供一種具有多艙結構之半導體元件預燒裝 置’包括一主預燒艙及至少一緩衝預燒赌,其中緩衝預燒艙之容積小於主 預燒搶之谷積,而在主預燒臉内設置有至少一插槽基板,在插槽基板上設 有複數個插槽,每個插槽可插接一預燒板,預燒板上設有複數個測試插 座,各個測試插座可容置一半導體元件。此外,還包括有一控制裝置,可 分別控制主預燒艙及緩衝預燒艙之溫度,且可控制主預燒艙中插槽之輸出 電壓。另外,更可包含一移載裝置,可將預燒板從緩衝預燒艙移入主預燒 艙’或是將預燒板從主預燒艙中移至緩衝預燒艙。 因此,本發明之主要目的,係提供一種具有多艙結構之半導體元件預 燒裝置,可有效解決在半導體元件聽的過程巾,無法加人其他半導體元 件進行預燒的問題。 本發明之另一目的,係提供一種具有多艙結構之半導體元件預燒裝 置’可有效解決半導體元件預燒過程中,部分半導體元件已達到預燒條件 時’需等待所有半導體元件赚完成才能降溫取出之問題。 本發明之再一目的,係提供一種具有多艙結構之半導體元件預燒裝 置’可有效解決半導體元件預燒過程巾,升溫及降溫耗時的問題。 本發明之再-目的,係提供一種具有多餘結構之半導體元件預燒方 13.58543 2011年7月14日修正替換頁 法’可有贿辭導體元_燒過財,無法加人其料導體元件進行預 燒的問題。 本發明之再-目的’係提供-種具衫艙結構之半導體元件預燒方 法,可有效解辭導體元件預燒巾,部分半導體元件已達到預燒條件 時,需等待所有半導體元件預燒完成才能降溫取出之問題。 本發明之再-目的,係提供—種具有錄結構之半導體元件預燒方 法,可有效解辭_元件舰過程巾,升溫及降溫树的問題。 【實施方式】 由於本發·揭露_種半導體元件之雜裝置及預燒方法,其中所利 用之結構與基本原理,已切目驗術領域具有通常知識者所能明瞭故以 下文中之說明,不再作完整描述。同時,以下文中所對照之圖式,係表達 與本發明之結構轉,並林㈣魏據實際財絲繪製 务.敘明。
首先’請參考第1圖,係本發明之具體多搶結構之半導件預燒裝 置之不意圖。如第1财所示,本發明之半導體元件預燒裝置包含一主預 燒擒102、-緩衝預燒艙104、一控制裝置1〇6及至少一移載裝置(未繪 不);其中,緩衝預燒搶104之容積小於主預燒驗1〇2之容積,因緩衝預 燒擒容積較小,故可節省升溫及降溫過財之#待_。此外,主 ⑽中設置有-插槽基板(未繪示),例如美國公告專利第7職號中的背 板(Μ—);插槽基板上設有複數個插槽(未繪示),例如美國公告專 (m〇therb〇ard s〇cket),2〇 插接。另外’本貫施例中的除了在主職餘1〇2與緩衝預燒搶i〇4之間配 置-閘H m,而在緩衝預燒㈣4之―側邊上,也配置另—閘門12〇。 當進行預燒的過程中,控制裝置106可分別控制主職謂與緩衝預燒 腳4之溫度,並且可控制主預燒中各 = 1358543 2011年7月14曰修正替換頁 制裝置106也可以依據每一預燒板2〇之測試狀況,來控制閘門11〇及閘 門120之開啟與關閉,然後,藉由一移載裝置,例如:機械臂,來將測試 疋成之預燒板20於從主預燒臉1〇2移至緩衝預燒臉1〇4,經過一降溫過 程之後’最後再由閘門120移出緩衝預燒搶1〇4。當然,控制裝置1〇6也 可以在將一預燒板20移出緩衝預燒艙1〇4後,再役使移載裝置將另一待 測試之預燒板20先送緩衝預燒艙1〇4中,並在預熱至一設有之溫度後, 經由閘門110送入主預燒艙102並將預燒板2〇與插槽基板上的插槽電性 連接。在此要強調,移載裝置可配置於預燒驗1〇4之外部或預燒艙1〇4 之内部,本發明之並不加以限制。 接著請參考第2圖,其係預燒板20之示意圖。預燒板2〇上設置有複 數個測4插座202及連接介面204,例如:金手指;各測試插座202中可 谷置-半導體7G件206。連接介面204可與主預燒搶1()2中的預燒板20 上之測試插座202連接。因此,在預燒測試進行的過程中,控制裝置1〇6 可藉由預燒板20上的連接介面2〇4傳輸測試訊號並且接收半導體元件 206之測試訊號,因此可計算每一預燒板2〇上的半導體元件2⑽之故障 率,以判斷某一些預燒板2〇是否結束預燒測試。 接着’請同時參考第丨圖及第3圖,其中第3圖係為本發明之具體多 f結構之半導體元件預燒流程示意圖。首先,如第3圖中步驟3〇1所示, 提供主預燒餘及-緩衝預燒搶;接著,如步驟3〇2所示,提供至少一預 燒板20 ’ .預燒板20上設置有複數個測試插座2〇2,測試插座2〇2内可容 置一半導體元件206 ;再接著,執行步驟3〇3,進行溫度的制,係透過 控制裝置106分別_出主預燒艙1〇2及緩衝預燒餘ι〇4之溫度;接著, 執订4 304進行-預熱程序,係待移載裝置將一待測之預燒板2〇置 入緩衝預齡⑽後,執行一預熱程序,將緩衝預· 1〇4中的溫度加熱 至與主預燒艙102相同的溫度附近時,並使預燒板2〇上之各個半導體元 件挪之溫度能達預熱溫度;然後,執行步驟3〇5,移載裝置將預燒板2〇 務#5 士 20丨丨年7月丨4日修正替換頁 預燒搶102並電性連接於插槽基板之插槽上;接著,執行步驟 6 ’進行紐戦,係由控讎置脱將職域經鋪基板傳送 預燒板20之上,再透過預燒板20及其上之複數個測試插座2〇2,對各 半導體το件206進行電性測試;執行步驟3σ7,計算故障率,當控制裝置 106接收由各半導體元件所回傳之測試訊號,藉此計算這些半導體元件之 故障率’而可剌—故料成長曲線(請參考第4圖);然後,判斷是否 結束測式’其魏據_轉率織比對線(請參料五圖其係依據半導 體讀特性所得到半導體元件之故障率與時間之理想關係曲線),如步驟 观所示,並配合下列判斷式來判斷是否結束預燒板20之預燒測試流程: 先計算故障率經驗比對線之單位時間内故障率差值q: x-1
〇t=Fx-F 接著,計算每一半導體元件206單位時間内故障率^、之差值GAn: GA„ = FAn - FAn.! 再接著,判斷是否結束預燒測試:為當連續κ次之半導體元件2〇6單位 時間内故障率之差值’小於故障率經驗比對線之單位時間内故障率差值, 即判斷符合結束預燒板20之預燒測試流程,例如:當 (GAn < Gt) and ( GAn., < Gt) and......and (GA„.(k.i)< Gt) 若連續K次之半導體元件206單位時間内故障率之差值,未小於故 障率經驗比對線之單位時間内故障率差值,則在一定時間後再執行步驟 307,接著再執行步驟308。 另外,請參考第六圖,為本發明另一具體實施例之預燒方法流程示意 圖。首先,在進行預燒程序之前,已將複數個預燒板2〇放置於主預燒艙 102中的插槽基板中,然後將閘門ι10關閉,並由控制裝置1〇6來控制加 熱裝置將預燒艙102中的溫度升高至一設定的高溫,接著,控制裝置1〇6 會提供電性訊號(例如電壓及電流)對每一預燒板2〇上的半導體元件2〇6 進行測試,並計算每一預燒板20上的半導體元件2〇6之測試狀況,當某 1358543 2011年7月14日修正替換頁 二預燒板20已判斷為結束預燒測試之後,接著,控制裝置1〇6會役使移 載裝置將已結束預燒測試之預燒板2〇從主預燒艙移至緩衝預燒擒之中, 如步驟601所示;接著,控制裝置1〇6對緩衝預燒艙1〇4進行溫度調整, 例如將緩衝預燒艙104中的溫度調整至接近室溫或人體可觸碰之溫度或 小於50°C等,如步驟6〇2所示;當待預燒板2〇上的半導體元件2〇6均降 溫後’再由控制裝置1〇6役使移載裝置將預燒板2〇移送至緩衝預燒艙1〇4 之外,如步驟603所示;接著,控制裝置1〇6有會再役使移載裝置取得一 待測預燒板20,並送進緩衝預燒艙1〇4之中,如步驟6〇4所示;再接著, 調整緩衝預燒艙104内之溫度,以使緩衝預燒艙1〇4中的溫度能達到預燒 之溫度,如步驟605所示;然後,由控制裝置106役使移載裝置將待測預 \板20移送至主預燒搶1〇2中,如步驟606所示;再接著,隨即進行電 性測試,控制裝置106係電性連接至插槽基板,並可透過各預燒板2〇及 /、上之複數個測试插座202,對各半導體元件2〇6進行電性測試,如步驟 607所示;接著,繼續由控制裝置1〇6計算各半導體元件2〇6之故障率, 如步驟608所示;並由控制裝置106判斷是否有預燒板2〇已達到結束預 $測試,如步驟609所示;然後重複步驟601〜6〇8所示;由於過程與前述 實施例所描述相同,在此不加以贅述。 最後要強調’本發明之主預燒艙102移與緩衝預燒艙1〇4之間是可以 刀離的’其間可藉由—連接機構(未顯示於圖中)將兩者氣密接合,其目 的係方便在初次預燒開始之前,能快速地將複數個預燒板2〇放置於主預 燒艙102中的插槽基板中。此外,請再參考第七圖為本發明之具體多艙 =構之半導體元件織裝置之另—實酬之示意圖。依據本發明上述之揭 路,报明顯地,可以選擇使用複數個緩衝預燒艙1〇4與一個主預燒艙1〇2 配置在一起;當主預燒艙1〇2中的複數個預燒板2〇在一段時間内,例如 在緩衝預燒搶104升溫或降溫的過程中,有其他的預燒板2〇已達結束預 燒測試時,即可藉由另-個緩衝預燒舱1〇4來執行預燒板2〇移載;而在 13.58543 2011年7月14日修正替換頁 本實施例t ’主預燒艙102與兩個平行配置的緩衝預燒艙1〇4及緩衝預燒 艙104’接合在一起,其中主預燒艙102之一端具有閘門11〇,而兩個平行 配置的緩衝預燒搶104及緩衝預燒艙1〇4’相對於閘門11〇之一端各具有一 閘門130及閘門130’ ;而在緩衝預燒艙1〇4及緩衝預燒艙1〇4,之相對於 閘門130及閘門130’之另一相對側邊上,也各配置另一閘門12〇及閘門 120’。當進行預燒的過程中,控制裝置1〇6可分別控制主預燒艙1〇2與緩 衝預燒艙104及緩衝預燒艙104,之溫度,並且可控制主預燒艙1〇2中各插 槽之電流或輕,同雜繼置1G6也可贿據每_預燒板2G之測試狀 況,來控制閘門110及閘門120或閘門12〇,之開啟與關閉,然後,藉由一 移載裝置’例如:機械臂’來將測試完成之預燒板2〇於從主預燒臉1〇2 移至緩衝預驗或緩衝職搶财,經過__降溫過程之後,最後再由 閘門120或閘Π 120’移出緩衝預燒餘1〇4或緩衝預燒艙1〇4,。例如將第 -個緩衝預紐1G4設為升溫搶,而另—慨_驗避則奴為降溫 艙’备主預燒餘102 +有預燒板2〇已達結束預燒測試時,則由控制裝置 106仅使移載裝置將預燒板2〇移送至降溫的緩衝預燒艙1〇4’中推行降 /皿’,同時’控制裝置106也役使移載裝置將一制之預燒板2〇送進升溫 之緩衝預缝m巾,等待職完錢,展制之贱板2Q送入主預 齡ι〇2執行預燒測試;很明顯地,當預熱測試是同一種半導體元件2〇6 (例如DRAM)時’本發明之频錄結狀半導體猶預燒裝置可提 供不停機的24小時測試,可有效地提高測試之產出率(th咖ghput)。本 貫施例除了增加-緩衝預驗1G4之外,其他結構與繼過程均與前述相 同’故不再詳述之。 以上所述僅為本發明較佳實施例而已,並非用以限定本發明申請專 權利;同_上的贿對於熟之本技術領域之專門人士應刊瞭與實施, 2此其他未麟本發明狄騎下所絲的等麟賴修飾,均應包 含於下述之申請專利範圍。 “ 2011年7月14日修正替換頁 【圖式簡單說明】 ^1圖係本發明之具體多艙結構之半導體元件預燒裝置之示意圖。 2圖係預燒板之示意圖。 圖係為本發明之具體多艙結構之半導體元件之預燒流程示意圖。 4圖係為半導體元件故障率成長曲線。 第五圖係為故障率經驗比對線。 第、圖為本發明另一具體實施例之預燒流程示意圖。 第七圖為本發明之具體多艙結構之半導體元件預燒裝置之另一實施例 之示意圖。 【主要元件符號說明】 10 預燒裝置 102 主預燒艙 104 緩衝預燒艙 104’ 緩衝預燒艙 106 控制裝置 110 閘門 120 閘門 120’閘門 130 閘門 130’閘門 2〇 預燒板 202 測試插座 12 13.58543 2011年7月14日修正替換頁 204 連接介面 206 半導體元件
13

Claims (1)

1358543 2011年7月Η日修正替換頁 十、申請專利範圍: 1. 一種具體多餘結構之半導體元件預燒裝置,包括有: 一主預燒餘’該主預燒艙内配置有至少一預燒板,該預燒板上設有複數 個測試插S ’各職插座可容置_半導體元件; 一緩衝預燒艙,該緩衝預燒艙配置有一第一閘門與一第二閘門,其中可 透過該第一閘門與該主預燒舱相通; 一移載裝置,該移載裝置可移載該些預燒板並移動於該第一閘門與該第 二閘門之間;以及, 一控制裝置,該控制裝置可分別控制該主預燒艙及該緩衝預燒艙之測試 以及該移載裝置。 2. 如專利申請範圍1 2 3 4 5所述之預燒裝置,其中該缓衝預燒艙之容積小於該主 預燒艙。 1 如專利申請範圍1所述之預燒裝置,其中該控制裝置係電性連接該預燒 2 板,而可透過各預燒板及其上之複數個測試插座,對各半導體元件進行 電性測試,並計算其故障率。 3 4.如專利申請範圍3所述之預燒裝置,其中該控制裝置可進一步計算該預 4 燒板之故障率。 5 ·種具體多艙結構之半導體元件預燒方法,至少包含有: 提供一主預燒艙及一緩衝預燒艙,該主預燒艙内設有至少一插槽基板, 各插槽基板上設有複數個插槽; . 提供至少一預燒板,該預燒板上設有複數個測試插座,各測試插座内容 置有一半導體元件; 移載該預燒板至緩衝預燒艙中; 執仃一預熱程序,係將該緩衝預燒艙加溫並使該預燒板上之各個半導體 元件之溫度能達到預燒之温度; 移載該預触,觸_職_之各赚祕域主預燒餘; 1358543 2011年7月14日修正替換頁 電性測試訊號對各半導體元件進行電 計算故障率’該控制裝置接收由各半導體元件所回 计舁該些半導體元件之故障率;及 判結束職’係聽控繼斷職板是否結束預燒測試。 =專利申請_所述之預燒方法,其中包含—移餘置,可將該預燒 板移動於該主預燒艙與該緩衝預燒艙之間。
如專利中請細6所叙預燒方法,其巾該移餘置射由馳制裝置 所控制。 8. 如專利申請細5所述之預燒方法,其中該緩衝預燒搶之容積小於該主 預燒艙。 9. 如專利申請範圍5所述之預燒方法,其中該控制裝置判斷是否結束預燒 測試之方式包括比對該些半導體元件之一故障率成長曲線與一故障率經 驗比對線。 10·如專利申請範圍5所収預燒方法,其在進行該預熱程序之前,可先進 行一溫度偵測。
進行電性測試,係由控制裝置提供 性測試; 傳之測試訊號,藉此 一種具體多艙結構之半導體元件預燒方法,係在一控制裝置判斷某些預 燒板已結束預燒測試之後,該控制裝置繼續執行之流程包括: 移載該已結束預燒測試之預燒板’係將預燒板該從主預燒搶移至緩衝預 燒艙之中; 進行溫度調整,將緩衝預燒艙中的溫度進行降溫; 移出該已結束預燒測試之預燒板,係將該預燒板移送至緩衝預燒搶之外; 提供一待測預燒板,並送進缓衝預燒艙之中; 調整緩衝預燒艙内之溫度,以使緩衝預燒艙中的溫度能達到預燒之溫度; 移載該待測預燒板至主預燒艙中; 進行電性測試,提供電性測試訊號,對各半導體元件進行電性測試; 15 1358543 2011年7月14曰修正替換頁 計算故障率’由該控制裝置接收由各半導體元件所回傳之測試訊號,藉 此計算該些半導體元件之故障率;及 θ 判斷是否結束測試’係由該控制裝置觸該些職板是否結束預燒測試。 12. 如專利申請範圍H所述之預燒方法,進一步包含一移載裝置,其係可將 該預燒板移動於該主預燒艙與該緩衝預燒艙之間。 13. 如專辦請翻η所叙職綠,其巾魏衝職艙之容積小於該主 預燒艙。 14. 如專利申請範_所述之預燒方法,其中飾显後的溫度小於等於攝氏 五十度。 15. 如專利申請範_所述之預燒方法,其中該控制裝置判斷是否結束預燒 測試之方式包括比對該些半導體元件之一故障率成長曲線與一故障率經 驗比對線。 16. 一種具體多艙結構之半導體元件預燒裝置,包括有: 燒艙,該主職艙内配置有至少""職板,該預燒板上設有複數 個測忒插座’各測離射容置-半導體元件; 一升溫緩_ ,断溫猶職航置有 門,其中可透過-第-閉門與該主預燒搶相通; 〃第—間 二降=衝預燒驗’該降溫緩衝預燒航置有該第一閉門與一第三閘 -中可透過該第—Μ門與該主職驗相通; •閘 可:r職並移動於該第,' 控制裝置可分別控制該主嶋及各緩衝預燒搶之測試 =專利16輯之織裝置,其巾該控織置 认如專财請朗丨6所物繼,其响緩衝預燒搶之容積小於該 16 13.58543
2011年7月14日修正替換頁 主預燒艙。 19.如專利申請範圍16所述之預燒裝置,其中該控制裝置可進一步計算該些 預燒板之故障率。 17
TW096149082A 2007-12-20 2007-12-20 Multi-chamber for burn-in testing apparatus and te TWI358543B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW096149082A TWI358543B (en) 2007-12-20 2007-12-20 Multi-chamber for burn-in testing apparatus and te
JP2008245687A JP5214383B2 (ja) 2007-12-20 2008-09-25 半導体素子のバーンイン装置およびそのバーンイン方法
KR1020080103090A KR101002525B1 (ko) 2007-12-20 2008-10-21 반도체 부품의 번인 장비 및 그 번인 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096149082A TWI358543B (en) 2007-12-20 2007-12-20 Multi-chamber for burn-in testing apparatus and te

Publications (2)

Publication Number Publication Date
TW200928390A TW200928390A (en) 2009-07-01
TWI358543B true TWI358543B (en) 2012-02-21

Family

ID=40920129

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096149082A TWI358543B (en) 2007-12-20 2007-12-20 Multi-chamber for burn-in testing apparatus and te

Country Status (3)

Country Link
JP (1) JP5214383B2 (zh)
KR (1) KR101002525B1 (zh)
TW (1) TWI358543B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103884928B (zh) * 2012-12-21 2017-06-23 中国科学院金属研究所 力电热多场耦合作用下微电子产品可靠性测试平台
CN112309487B (zh) * 2019-07-26 2024-04-12 第一检测有限公司 芯片测试系统
CN113219314A (zh) * 2021-04-23 2021-08-06 深圳市时代速信科技有限公司 一种半导体批量测试系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08105938A (ja) * 1994-10-06 1996-04-23 Advantest Corp Icテストハンドラ
JP2000009794A (ja) * 1998-06-26 2000-01-14 Fujitsu Ltd バーンイン方法及びバーンイン装置制御システム
JP3635957B2 (ja) * 1998-12-25 2005-04-06 日立ハイテク電子エンジニアリング株式会社 恒温チャンバの通路開閉装置
JP2001116799A (ja) * 1999-10-14 2001-04-27 Seiko Epson Corp Icハンドラ
JP4124206B2 (ja) * 2005-03-11 2008-07-23 富士通株式会社 バーンインテスト方法
US7196508B2 (en) * 2005-03-22 2007-03-27 Mirae Corporation Handler for testing semiconductor devices

Also Published As

Publication number Publication date
TW200928390A (en) 2009-07-01
KR101002525B1 (ko) 2010-12-17
JP5214383B2 (ja) 2013-06-19
JP2009150868A (ja) 2009-07-09
KR20090067029A (ko) 2009-06-24

Similar Documents

Publication Publication Date Title
TWI358543B (en) Multi-chamber for burn-in testing apparatus and te
TWI442495B (zh) Check the device
JP2009519435A (ja) 短縮したインデックス時間のためのタンデム・ハンドラ・システムおよび方法
JP2007088203A (ja) ウエハ検査装置およびウエハ検査方法、ならびにコンピュータプログラム
JP6031238B2 (ja) ウエハ検査用インターフェース及びウエハ検査装置
US20090314607A1 (en) Electronic device conveying method and electronic device handling apparatus
JP2008277831A (ja) プローバ装置およびその操作方法
JP2003344498A (ja) 半導体試験装置
TWI752928B (zh) 檢查輔助具、檢查輔助具套組、及基板檢查裝置
JP2017041642A (ja) 半導体ウェーハの検査装置及び半導体ウェーハの検査方法
JP2007324508A (ja) 半導体ウエハの検査方法及び半導体ウエハの検査装置
TW200912344A (en) Inspecting method, and storage medium recording program for method
KR20070118137A (ko) Tft 기판 검사 장치
TWM404979U (en) Pre-heating oven with frequencymodulation fan and heating adjustment device
JP2017034159A (ja) 半導体製造装置のヒータ交換判定方法およびヒータ交換判定機能を有する半導体製造装置
JP2009070874A (ja) 検査装置
TW201217802A (en) capable of eliminating arbitrary to-be-tested devices from being tested by means of a simple structure
JP2008008895A (ja) 半導体デバイスの検査装置および半導体デバイスの検査方法
KR100986205B1 (ko) 반도체 고온 테스트 시 반도체의 교체 시간 단축 제어방법
JP2003344478A (ja) 検査装置及び検査方法
JP4566072B2 (ja) 基板試験方法及び装置
TW201723496A (zh) 顯示裝置及顯示裝置的測試方法
TWI474259B (zh) 晶片燒錄系統與方法
KR20070029993A (ko) 개별 가열 수단을 갖는 반도체 모듈 테스트 설비
TWI759833B (zh) 具有功能測試之處理器燒機裝置