JP5214383B2 - 半導体素子のバーンイン装置およびそのバーンイン方法 - Google Patents
半導体素子のバーンイン装置およびそのバーンイン方法 Download PDFInfo
- Publication number
- JP5214383B2 JP5214383B2 JP2008245687A JP2008245687A JP5214383B2 JP 5214383 B2 JP5214383 B2 JP 5214383B2 JP 2008245687 A JP2008245687 A JP 2008245687A JP 2008245687 A JP2008245687 A JP 2008245687A JP 5214383 B2 JP5214383 B2 JP 5214383B2
- Authority
- JP
- Japan
- Prior art keywords
- burn
- chamber
- buffer
- board
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 238000000034 method Methods 0.000 title claims description 31
- 238000012360 testing method Methods 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2862—Chambers or ovens; Tanks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
- G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
本発明は、半導体素子のバーンイン装置およびバーンイン方法に関し、特にマルチチャンバを有するバーンイン装置およびそのバーンイン方法に関する。
近年、半導体素子は、本邦の重要な経済源となっている。技術の進歩に伴い、半導体素子の信頼性に対する要求も、次第に厳しいものになっている。現在、業界で半導体素子製品の信頼性の評価によく用いられている指標は、故障率（fail rate）である。半導体素子製品の信頼性とは、半導体製品を一定時間操作した後の残存率（故障率に対して）であり、残存率が高いほど（すなわち故障率が低いほど）、半導体素子製品の信頼性がよくなる。
一般的に、半導体素子製品は使用初期において比較的高い故障率があるが、時間の経過に伴い、故障率は下降する。この段階は、初期故障期（infancy period）とも呼ばれている。そのため、半導体素子製品の初期故障期は、製品が是否合於品質規格要求に適合しているか否かを評価する同様に重要な指標となっており、不良品除去の根拠とされている。
一般的に、初期故障期でよく見られる故障メカニズムは、設計または工程の欠陥などによってもたらされる故障であり、通常は、半導体素子のテストプロセス時にバーンイン（Burn-In）の方式を使用して初期故障期を除去することができる。バーンインとは、半導体素子を特殊な耐高温のバーンインボード（Burn-in Board）上に挿入し、例えば電圧、電流などの半導体素子動作条件を印加してから、高温環境中におき、加速エージングさせるものである。
現在、バーンイン技術は、１．昇温し、温度の安定を待つ、２．バーンインを行なう、３．降温を待ってバーンインを終了するという、３つのステップに分けることができる。こうした方法の欠点は、１つのバーンインチャンバでバーンインを行なうプロセスにおいて、昇温および降温のプロセスに非常に時間がかかることである。かつ、現在の１つのバーンインチャンバにおけるバーンイン方法は、いずれもロット全体の半導体素子をバーンインするため、一部の半導体素子がすでにバーンイン完了条件に達したときに、すべての半導体素子のバーンインが完了するのを待たなければ、取り出して降温することができない。半導体素子のバーンインプロセスにおいて、バーンインチャンバの中にバーンインボードを挿していないその他のスロットがあったとしても、その他の半導体素子を加えてバーンインテストを行なうことができない。
このように、１つのバーンインチャンバでは、１回に１ロットの半導体素子のバーンイン作業しか行なうことができず、１つのバーンインチャンバの処理能力を下げ、さらに費用がかかり、待ち時間は生産能力に大きな影響を及ぼす。
従来技術の特許文献１では、デュアルバーンインチャンバ式のバーンイン装置を開示している。このデュアルバーンインチャンバ式バーンイン装置は、加熱器を介して空気を加熱し、伝送管を介し、熱い空気を２つのバーンインチャンバの間で循環させ、２つのバーンインチャンバの温度を上げるが、バーンインプロセスにおいて昇温および降温に時間がかかる問題と、バーンインチャンバの処理能力がよくなく、生産能力に影響を及ぼす問題とを有効に解決することはできない。そのため、前記の問題をいかにして解決するかが、業界において深刻な課題となっている。
米国特許７，１１１，２１１号
前記の問題を解決するため、本発明は、メインバーンインチャンバと、少なくとも１つの緩衝バーンインチャンバとを含む、マルチチャンバ構造を有する半導体素子バーンイン装置を提供する。緩衝バーンインチャンバの容積は、メインバーンインチャンバの容積よりも小さく、メインバーンインチャンバ内には少なくとも１つのスロット基板が設けてある。スロット基板上には複数のスロットが設けてあり、各スロットにバーンインボードを挿すことができる。バーンインボード上には複数のテストソケットが設けてあり、各テストソケットに半導体素子を収納することができる。また、メインバーンインチャンバおよび緩衝バーンインチャンバの温度をそれぞれ制御することができ、メインバーンインチャンバの中のスロットの出力電圧を制御することができる制御装置を含む。また、バーンインボードを緩衝バーンインチャンバからメインバーンインチャンバに移動させ、またはバーンインボードをメインバーンインチャンバの中から緩衝バーンインチャンバに移動させることができるロード装置をさらに含むことができる。
本発明の主な目的は、半導体素子バーンインプロセスにおいて、その他の半導体素子を加えてバーンインを行なうことができない問題を有効に解決することができるマルチチャンバ構造を有する半導体素子バーンイン装置を提供することである。
本発明のもう１つの目的は、半導体素子バーンインプロセスにおいて、一部の半導体素子がバーンイン条件にすでに達したときに、すべての半導体素子のバーンインが完了するのを待ってからでなければ降温し取り出すことができない問題を有効に解決することができるマルチチャンバ構造の半導体素子バーンイン装置を提供することである。
本発明のさらにもう１つの目的は、半導体素子バーンインプロセスにおいて、昇温および降温に時間がかかる問題を有効に解決することができるマルチチャンバ構造の半導体素子バーンイン装置を提供することである。
本発明のさらにもう１つの目的は、半導体素子バーンインプロセスにおいて、その他の半導体素子を加えてバーンインを行なうことができない問題を有効に解決することができるマルチチャンバ構造の半導体素子バーンイン方法を提供することである。
本発明のさらにもう１つの目的は、半導体素子バーンインプロセスにおいて、一部の半導体素子がバーンイン条件にすでに達したときに、すべての半導体素子のバーンインが完了するのを待ってからでなければ降温し取り出すことができない問題を有効に解決することができるマルチチャンバ構造の半導体素子バーンイン方法を提供することである。
本発明のさらにもう１つの目的，半導体素子バーンインプロセスにおいて、昇温および降温に時間がかかる問題を有効に解決することができるマルチチャンバ構造の半導体素子バーンイン方法を提供することである。
本発明は、半導体素子のバーンイン装置およびバーンイン方法を開示し、利用される構造および基本原理は、関連技術分野で通常の知識を有するものであれば理解することができるため、以下の文中での説明において、完全な描写は行なわない。また、以下の文中において参照する図面は、本発明の特徴に関する構造の概要を表すためのものであり、実際の寸法に基づき完全に作図する必要はない。
図１は、本発明のマルチチャンバ構造を有する半導体素子バーンイン装置の概要図である。図１に示すように、本発明の半導体素子バーンイン装置は、メインバーンインチャンバ１０２と、緩衝バーンインチャンバ１０４と、制御装置１０６と、少なくとも１つのロード装置とを含む。
緩衝バーンインチャンバ１０４の容積はメインバーンインチャンバ１０２の容積よりも小さい。緩衝バーンインチャンバの容積が比較的小さいため、昇温および降温プロセスにおける待ち時間を節約することができる。
また、例えばＵＳ７１１２１１におけるバックプレーン（backplane）のように、メインバーンインチャンバ１０２の中にスロット基板（未表示）が設けてある。例えばＵＳ７１１２１１におけるソケット（motherboard socket）のように、スロット基板上に複数のスロット（未表示）が設けてあり、各スロットにバーンインボード２０を挿すことができる。
また、本実施例において、メインバーンインチャンバ１０２と緩衝バーンインチャンバ１０４との間にゲート１１０が配置してあるだけでなく、緩衝バーンインチャンバ１０４の側部上にももう１つゲート１２０が配置されている。バーンインを行なうプロセスにおいて、制御装置１０６はメインバーンインチャンバ１０２および緩衝バーンインチャンバ１０４の温度をそれぞれ制御することができ、メインバーンインチャンバ１０２における各スロットの電流または電圧を制御することができる。
また、制御装置１０６は、各バーンインボード２０のテスト状況に基づき、ゲート１１０およびゲート１２０の開閉を制御することができる。例えば、アームロボットなどのロード装置（未表示）を介し、テストが完了したバーンインボード２０を、メインバーンインチャンバ１０２から緩衝バーンインチャンバ１０４に移動させ、降温プロセスを経た後、最後にゲート１２０から緩衝バーンインチャンバ１０４に移す。
当然、制御装置１０６は、バーンインボード２０を緩衝バーンインチャンバ１０４に移した後に、ロード装置にもう１つのテスト前のバーンインボード２０を先に緩衝バーンインチャンバ１０４の中に搬送させ、所定の温度まで予熱した後、ゲート１１０を経由してメインバーンインチャンバ１０２に入れ、バーンインボード２０をスロット基板上のスロットに電気的に接続することもできる。
ここで強調すべきことは、ロード装置はバーンインチャンバ１０４の外部に配置することも、バーンインチャンバ１０４の内部に配置することもでき、本発明ではこれについて制限しないことである。
図２は、バーンインボード２０の概要図である。バーンインボード２０上には、複数のテストソケット２０２と、例えばゴールドフィンガーなどの接続インターフェース２０４が設けてある。各テストソケット２０２の中には、半導体素子２０６を収納することができる。
接続インターフェース２０４は、メインバーンインチャンバ１０２の中のスロット基板上のスロットに挿すことができる。そのため、バーンインテストを行なうプロセスにおいて、制御装置１０６はバーンインボード２０上の接続インターフェース２０４によりテスト信号を送信し、かつ半導体素子２０６のテスト信号を受信することができる。これによって、各バーンインボード２０上の半導体素子２０６の故障率を計算し、どのバーンインボード２０でバーンインテストが終了しているかを判断することができる。
次に、図１および図３を同時に参照する。図３は、本発明のマルチチャンバ構造を有する半導体素子バーンインのフロー概要図である。
先ず、図３におけるステップ３０１に示すように、メインバーンインチャンバと緩衝バーンインチャンバとを提供する。
次に、ステップ３０２に示すように、少なくとも１つのバーンインボード２０を提供する。バーンインボード２０上には、複数のテストソケット２０２が設けてあり、テストソケット２０２内には半導体素子２０６を収納することができる。
次に、ステップ３０３を実施し、温度の検出を行なう。制御装置１０６を介し、メインバーンインチャンバ１０２および緩衝バーンインチャンバ１０４の温度をそれぞれ検出する。
次に、ステップ３０４を実施し、予熱ステップを行なう。ロード装置がテスト前のバーンインボード２０を緩衝バーンインチャンバ１０４に置いた後、予熱ステップを行ない、緩衝バーンインチャンバ１０４の中の温度をメインバーンインチャンバ１０２と同じ温度付近まで加熱したときに、バーンインボード２０上の各半導体素子２０６の温度が予熱温度に達することができる。その後、ステップ３０５を実施する。ロード装置は、バーンインボード２０をメインバーンインチャンバ１０２にロードし、スロット基板のスロット上に電気的に接続する。
次に、ステップ３０６を実施し、電気テストを行なう。制御装置１０６から電気テスト信号をスロット基板経由でバーンインボード２０上に送信し、バーンインボード２０およびその上の複数のテストソケット２０２を介し、各半導体素子２０６に対し電気テストを行なう。
ステップ３０７を実施し、故障率を計算する。制御装置１０６が各半導体素子が返信したテスト信号を受信することによってこれらの半導体素子の故障率を計算し、故障率成長曲線（図４参照）を得ることができる。
その後、テストを終了するか否かを判断する（ステップ３０８参照）故障率経験照合線に基づき（図５参照、半導体素子の特性により得られた半導体素子の故障率と時間の理想的な関係の曲線である）、次の判断式と合わせて、バーンインボード２０のバーンインテストフローを終了するか否かを判断する。先ず、故障率経験照合線の単位時間内の故障率の差Ｇtを計算する。
Ｇt＝Ｆx−Ｆx-1
Ｇt＝Ｆx−Ｆx-1
次に、各半導体素子２０６の単位時間内の故障率ＦＡnの差ＧＡnを計算する。
ＧＡn＝ＦＡn−ＦＡn-1
ＧＡn＝ＦＡn−ＦＡn-1
さらに、バーンインテストを終了するか否かを判断する。Ｋ回連続した半導体素子２０６の単位時間内の故障率の差が故障率経験照合線の単位時間内の故障率の差よりも小さい場合、バーンインボード２０のバーンインテストフローの終了に適合すると判断する。例えば、
（ＧＡn＜Ｇt）and（ＧＡn-1＜Ｇt）and …… and （ＧＡn-(k-1)＜Ｇt）
（ＧＡn＜Ｇt）and（ＧＡn-1＜Ｇt）and …… and （ＧＡn-(k-1)＜Ｇt）
Ｋ回連続した半導体素子２０６の単位時間内の故障率の差が故障率経験照合線の単位時間内の故障率の差よりも小さくない場合、一定時間後にステップ３０７を再度実施してから、ステップ３０８を再度実施する。
また、図６は、本発明のもう１つの具体的な実施例のバーンイン方法のフロー概要図である。先ず、バーンインのステップを行なう前に、複数のバーンインボード２０をメインバーンインチャンバ１０２におけるスロット基板の中に入れた後、ゲート１１０を閉じる。制御装置１０６によって加熱装置を制御し、バーンインチャンバ１０２の中の温度を所定の高温まで上げる。
次に、制御装置１０６が電気信号（例えば電圧、電流）を各バーンインボード２０上の半導体素子２０６に提供し、テストを実施し、各バーンインボード２０上の半導体素子２０６のテスト状況を計算する。
あるバーンインボード２０でバーンインテストが終了していると判断された後、制御装置１０６がロード装置にバーンインテストをすでに終了したバーンインボード２０をメインバーンインチャンバから緩衝バーンインチャンバの中に移させる（ステップ６０１参照）。
次に、制御装置１０６は、緩衝バーンインチャンバ１０４に対し温度調整を行なう。例えば、緩衝バーンインチャンバ１０４の中の温度を室温または人体が接触可能な温度または５０℃未満まで調整する（ステップ６０２参照）。バーンインボード２０上の半導体素子２０６がいずれも降温した後、制御装置１０６がロード装置にバーンインボード２０を緩衝バーンインチャンバ１０４の外に移させる（ステップ６０３参照）。
次に、制御装置がロード装置にテスト前のバーンインボード２０を取らせ、緩衝バーンインチャンバ１０４の中に搬送させる（ステップ６０４参照）。
次に、緩衝バーンインチャンバ１０４内の温度を調整し、緩衝バーンインチャンバ１０４の中の温度がバーンインの温度に達するようにする（ステップ６０５参照）。その後、制御装置１０６がロード装置にテスト前のバーンインボード２０をメインバーンインチャンバ１０２の中に移させる（ステップ６０６参照）。
さらに、電気テストを行なうのに伴い、制御装置１０６は、スロット基板に電気的に接続し、各バーンインボード２０およびその上の複数のテストソケット２０２を介し、各半導体素子２０６に対し電気テストを行なうことができる（ステップ６０７参照）。
次に、制御装置１０６が各半導体素子２０６の故障率の計算を継続する（ステップ６０８参照）。制御装置１０６がバーンインボード２０がバーンインテストの終了に達したか否かを判断する（ステップ６０９）。
その後、ステップ６０１〜６０８を繰り返す。プロセスは前記実施例と同じであるため。ここでは繰り返し説明しない。
最後に強調すべきことは、本発明のメインバーンインチャンバ１０２と緩衝バーンインチャンバ１０４との間は分離可能であり、その間は、接続機構（図中には未表示）を介し両者を気密接合することができる。その目的は、初回のバーンイン開始前に、複数のバーンインボード２０をメインバーンインチャンバ１０２におけるスロット基板の中に迅速に置くことができるようにすることである。
また、本発明の前記の開示に基づき、複数の緩衝バーンインチャンバ１０４と１個のメインバーンインチャンバ１０２を使用して一緒に配置することを選択することができる。メインバーンインチャンバ１０２における複数のバーンインボード２０は、一定時間内に、例えば緩衝バーンインチャンバ１０４の昇温または降温のプロセスにおいて、その他のバーンインボード２０がバーンインテストの終了に達したときに、もう１つの緩衝バーンインチャンバ１０４を介してバーンインボード２０のロードを実施することができる。実施例において、例えば１つ目の緩衝バーンインチャンバ１０４を昇温チャンバとし、もう１つの緩衝バーンインチャンバ１０４を降温チャンバとして設定する。
メインバーンインチャンバ１０２のうち、バーンインボード２０がバーンインテストの終了に達したとき、制御装置１０６がロード装置にバーンインボード２０を降温の緩衝バーンインチャンバ１０４の中に送らせ、降温を行なう。
同時に、制御装置１０６は、ロード装置にテスト前のバーンインボード２０を昇温の緩衝バーンインチャンバ１０４の中に送らせ、予熱が完了した後、テスト前のバーンインボード２０をメインバーンインチャンバ１０２に送り、バーンインテストを実施する。予熱テストが同じ種類の半導体素子２０６（例えばＤＲＡＭ）である場合、本発明のマルチチャンバ構造を有する半導体素子バーンイン装置は、停止せずに２４時間テストを行なうことができ、テストの処理能力（throughput）を有効に高めることができる。本実施例は、緩衝バーンインチャンバ１０４を追加することを除き、その他の構造およびテストプロセスは、いずれも前記と同じであるため、詳しくは説明しない。
以上の説明は、本発明の比較的優れた実施例でしかなく、本発明の特許出願権を限定するものではない。また、以上の説明は、本技術分野の当業者が理解し実施することができるものであるため、本発明の開示の主旨を逸脱せずに完成したその他の同等の変更または修飾は、特許請求の範囲に含まれる。
１０ バーンイン装置
１０２ メインバーンインチャンバ
１０４ 緩衝バーンインチャンバ
１０６ 制御装置
１１０ ゲート
１２０ ゲート
２０ バーンインボード
２０２ テストソケット
２０４ 接続インターフェース
２０６ 半導体素子
１０２ メインバーンインチャンバ
１０４ 緩衝バーンインチャンバ
１０６ 制御装置
１１０ ゲート
１２０ ゲート
２０ バーンインボード
２０２ テストソケット
２０４ 接続インターフェース
２０６ 半導体素子
Claims (2)
- 複数のスロットが設けられた少なくとも１つのスロット基板が設けてあるメインバーンインチャンバと、緩衝バーンインチャンバとを提供するステップと、
半導体素子が収納された複数のテストソケットが設けてある少なくとも１つのバーンインボードを提供するステップと、
該バーンインボードを緩衝バーンインチャンバの中にロードするステップと、
該緩衝バーンインチャンバを加温し、該バーンインボード上の各半導体素子の温度がバーンインの温度に達するようにする予熱を実施するステップと、
該緩衝バーンインチャンバ内の各バーンインボードを該メインバーンインチャンバに移す該バーンインボードをロードするステップと、
制御装置から電気テスト信号を各半導体素子に提供し電気テストを実施するステップと、
該制御装置が各半導体素子から返信されたテスト信号を受信することにより、これらの半導体素子の故障率を計算するステップと、
該制御装置がこれらのバーンインボードでバーンインテストが終了したか否かを判断するステップと、
を少なくとも含み、
前記制御装置を用いて、前記メインバーンインチャンバおよび前記緩衝バーンインチャンバの温度をそれぞれ制御し、
前記制御装置を用いて、前記メインバーンインチャンバにおける前記複数のスロットの電流または電圧を制御し、
前記制御装置を用いて、前記メインバーンインチャンバおよび前記緩衝バーンインチャンバの間に位置する第１のゲートの開閉を制御し、
前記制御装置を用いて、前記緩衝バーンインチャンバの側部上に位置する第２のゲートの開閉を制御するマルチチャンバ構造を有する半導体素子バーンイン方法。 - 制御装置があるバーンインボードでバーンインテストが終了したことを判断した後、該制御装置が継続するフローは、
バーンインボードを該メインバーンインチャンバから緩衝バーンインチャンバの中に移す、該バーンインテストをすでに終了したバーンインボードをロードするステップと、
緩衝バーンインチャンバの中の温度を降温し、温度調整を行なうステップと、
該バーンインテストをすでに終了したバーンインボードを移し出し、該バーンインボードを緩衝バーンインチャンバの外に搬送するステップと、
テスト前のバーンインボードを提供し、緩衝バーンインチャンバの中に入れるステップと、
緩衝バーンインチャンバ内の温度を調整し、緩衝バーンインチャンバの中の温度がバーンインの温度に達するようにするステップと、
該テスト前のバーンインボードをメインバーンインチャンバの中にロードするステップと、
電気テストを行ない、電気テスト信号を提供し、各半導体素子に対して電気テストを行なうステップと、
該制御装置が各半導体素子から返信されたテスト信号を受信することにより、これらの半導体素子の故障率を計算するステップと、
該制御装置がこれらのバーンインボードでバーンインテストが終了したか否かを判断するステップと、
を含み、
前記制御装置を用いて、前記メインバーンインチャンバおよび前記緩衝バーンインチャンバの温度をそれぞれ制御し、
前記制御装置を用いて、前記メインバーンインチャンバにおける前記複数のスロットの電流または電圧を制御し、
前記制御装置を用いて、前記メインバーンインチャンバおよび前記緩衝バーンインチャンバの間に位置する第１のゲートの開閉を制御し、
前記制御装置を用いて、前記緩衝バーンインチャンバの側部上に位置する第２のゲートの開閉を制御するマルチチャンバ構造を有する半導体素子バーンイン方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096149082A TWI358543B (en) | 2007-12-20 | 2007-12-20 | Multi-chamber for burn-in testing apparatus and te |
| TW096149082 | 2007-12-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009150868A JP2009150868A (ja) | 2009-07-09 |
| JP5214383B2 true JP5214383B2 (ja) | 2013-06-19 |
Family
ID=40920129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008245687A Active JP5214383B2 (ja) | 2007-12-20 | 2008-09-25 | 半導体素子のバーンイン装置およびそのバーンイン方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5214383B2 (ja) |
| KR (1) | KR101002525B1 (ja) |
| TW (1) | TWI358543B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103884928B (zh) * | 2012-12-21 | 2017-06-23 | 中国科学院金属研究所 | 力电热多场耦合作用下微电子产品可靠性测试平台 |
| CN109283449A (zh) * | 2018-10-24 | 2019-01-29 | 武汉精鸿电子技术有限公司 | 一种支持半导体器件高温老化测试的装置 |
| CN112309487B (zh) * | 2019-07-26 | 2024-04-12 | 第一检测有限公司 | 芯片测试系统 |
| CN113219314A (zh) * | 2021-04-23 | 2021-08-06 | 深圳市时代速信科技有限公司 | 一种半导体批量测试系统 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08105938A (ja) * | 1994-10-06 | 1996-04-23 | Advantest Corp | Ｉｃテストハンドラ |
| JP2000009794A (ja) * | 1998-06-26 | 2000-01-14 | Fujitsu Ltd | バーンイン方法及びバーンイン装置制御システム |
| JP3635957B2 (ja) * | 1998-12-25 | 2005-04-06 | 日立ハイテク電子エンジニアリング株式会社 | 恒温チャンバの通路開閉装置 |
| JP2001116799A (ja) * | 1999-10-14 | 2001-04-27 | Seiko Epson Corp | Ｉｃハンドラ |
| JP4124206B2 (ja) * | 2005-03-11 | 2008-07-23 | 富士通株式会社 | バーンインテスト方法 |
| US7196508B2 (en) * | 2005-03-22 | 2007-03-27 | Mirae Corporation | Handler for testing semiconductor devices |
-
2007
- 2007-12-20 TW TW096149082A patent/TWI358543B/zh active
-
2008
- 2008-09-25 JP JP2008245687A patent/JP5214383B2/ja active Active
- 2008-10-21 KR KR1020080103090A patent/KR101002525B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| TWI358543B (en) | 2012-02-21 |
| JP2009150868A (ja) | 2009-07-09 |
| TW200928390A (en) | 2009-07-01 |
| KR20090067029A (ko) | 2009-06-24 |
| KR101002525B1 (ko) | 2010-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101106608B1 (ko) | 반도체장치의 시험장치 및 시험방법 | |
| JP5214383B2 (ja) | 半導体素子のバーンイン装置およびそのバーンイン方法 | |
| TWI596350B (zh) | 半導體元件測試用分選機 | |
| JP2008527701A (ja) | 温度を調整可能なチャック装置を用いた半導体ウエハ検査方法および装置 | |
| US20080007285A1 (en) | Handler and method of testing semiconductor device by means of the handler | |
| US11385280B2 (en) | Inspection apparatus and temperature control meihod | |
| WO2007034863A1 (ja) | ウエハ検査装置およびウエハ検査方法、ならびにコンピュータプログラム | |
| JP4917981B2 (ja) | 検査方法及び検査方法を記録したプログラム記録媒体 | |
| US20200096561A1 (en) | Inspection apparatus and inspection method | |
| US9869715B2 (en) | Semiconductor wafer inspection apparatus and semiconductor wafer inspection method | |
| JP2003344498A (ja) | 半導体試験装置 | |
| US20200166562A1 (en) | Inspection apparatus, temperature control device and temperature control method | |
| JPWO2006134888A1 (ja) | Ｔｆｔ基板検査装置 | |
| KR102659795B1 (ko) | 검사 시스템 및 검사 방법 | |
| JP2007324508A (ja) | 半導体ウエハの検査方法及び半導体ウエハの検査装置 | |
| US20150247895A1 (en) | Test Handler and Circulation Method of Test Trays in Test Handler | |
| TWI628449B (zh) | 晶圓針測裝置主動式預熱及預冷系統及晶圓檢測方法 | |
| US9377423B2 (en) | Systems and methods for handling substrates at below dew point temperatures | |
| JP2001013201A (ja) | Ｉｃデバイスの試験方法及び試験装置 | |
| US20220082636A1 (en) | Method and system for thermal control of devices in an electronics tester | |
| JP2005347612A (ja) | ウェハトレイ及びウェハバーンインユニット、それを用いたウェハレベルバーンイン装置並びに半導体ウェハの温度制御方法 | |
| KR102619328B1 (ko) | 웨이퍼 검사 공정에서 척의 온도를 제어하는 방법 | |
| KR102066155B1 (ko) | 프로빙 방법, 이를 수행하기 위한 프로브 카드 및 프로브 카드를 포함하는 프로빙 장치 | |
| KR100831990B1 (ko) | 프로브 카드의 탐침 예열 장치 및 방법 | |
| CN101493493A (zh) | 半导体元件的预烧装置及其预烧方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5214383 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |