TWI355553B - Pixel structure and method for manufacturing the s - Google Patents

Pixel structure and method for manufacturing the s Download PDF

Info

Publication number
TWI355553B
TWI355553B TW096140832A TW96140832A TWI355553B TW I355553 B TWI355553 B TW I355553B TW 096140832 A TW096140832 A TW 096140832A TW 96140832 A TW96140832 A TW 96140832A TW I355553 B TWI355553 B TW I355553B
Authority
TW
Taiwan
Prior art keywords
layer
patterned
metal
semiconductor
metal layer
Prior art date
Application number
TW096140832A
Other languages
English (en)
Other versions
TW200919054A (en
Inventor
Han Tu Lin
Chien Hung Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW096140832A priority Critical patent/TWI355553B/zh
Priority to US12/076,681 priority patent/US7897449B2/en
Publication of TW200919054A publication Critical patent/TW200919054A/zh
Priority to US12/591,019 priority patent/US7834361B2/en
Priority to US13/013,887 priority patent/US7998803B2/en
Application granted granted Critical
Publication of TWI355553B publication Critical patent/TWI355553B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

1355553
•, 三達編號：TW3470PA 九、發明說明： . 【發明所屬之技術領域】 本發明是有關於一種晝素結構及其製造方法，且特別 是有關於-種使用三道光罩製程完成之晝素結構及其製 【先前技術】
Ik著平面顯不n產業技術的演進，面板製造業者也紛 =尋f新的製造技術來降低製造成本，以開創出更大的需 ’市场。其中’面板中用以控制的薄膜電晶體基板，是影 ^面板品質的關鍵組件。因此’如何在兼顧成品元件的^ 舌改變製程以降低生產成本’變成為各家廠商積極開 赞的重點。 井置制Γ上一片薄臈電晶體基板大約需要五道或四道的 ' ^ ^仁疋每一道光罩製程都必須經過沈積源材料、 阻、曝光、顯影、侧等步驟，十分耗費時間與物 【發明内容】 道光種畫素結構及其製造方法，僅需三 構’可節省許多時間與物料成本。 4、、'° 及一查發明’提出-種晝素結構’包括-薄膜電晶體 旦素電極。薄膜電晶體設置於一基板上，包括一閘 6 1355553
全邀I號：TW3470PA 極、一絕緣層、一半導體層、一源極與一汲極。絕緣層設 置於閘極上，半導體層設置於絕緣層上，源極與汲極設置 於半導體層之上。畫素電極設置於基板上並電性連接於薄 膜電晶體，晝素電極係為一多晶態（poly)金屬氧化物。 根據本發明，提出一種畫素結構之製造方法，包括下 列步驟。首先，執行第一道光罩製程，以形成一圖案化第 一金屬層於一基板上，圖案化第一金屬層包含一閘極。接 著，執行第二道光罩製程，以形成一圖案化絕緣層及一圖 案化半導體層於閘極上方，圖案化絕緣層位於圖案化第一 金屬層上，圖案化半導體層位於圖案化絕緣層上。然後， 執行第三道光罩製程，以定義出一薄膜電晶體及與薄膜電 晶體耦接之一晝素電極，並形成一保護層覆蓋薄膜電晶 體。 根據本發明，再提出一種晝素結構之製造方法，包括 下列步驟。首先，提供一基板，基板具有一畫素區。接著， 形成一圖案化第一金屬層於基板上。然後，形成一絕緣層 及一半導體層，其中絕緣層位於晝素區之圖案化第一金屬 層上，半導體層位於絕緣層上。接著，形成一氧化金屬層 於基板上，並覆蓋圖案化第一金屬層、半導體層與絕緣 層。然後，形成一第二金屬層於氧化金屬層上。接著，經 由一半調式光罩（halftone mask)或一灰調式光罩（gray-tone mask)圖案化氧化金屬層與第二金屬層，以形成一薄膜電 晶體以及與薄膜電晶體耦接之一資料線與一晝素電極。然 後，再流動（reflow) —光阻材料，以形成一保護層覆蓋薄膜 1355553
三_達編號：TW3470PA 電晶體與資料線。 為讓本發明之上述内容能更明顯易懂，下文特舉較佳 實施例，並配合所附圖式，作詳細說明如下： 【實施方式】 請參照第1圖，其繪示本發明之晝素結構的製造方 法。並請參照第2A及2B圖，第2A圖繪示依照本發明一 較佳實施例的一種晝素結構製造方法之執行第一道光罩 製程的平面圖，以及第2B圖係第2A圖中沿剖面線AA’ 及BB’之剖面圖。請參照第2A圖，如步驟1所示，執行 第一道光罩製程，提供具有一晝素區l〇a之基板10，以形 成圖案化第一金屬層100於基板10上。如第2B圖所示， 在第一道光罩製程中，首先沈積第一金屬材料層（未繪示） 於基板10上。接著，形成第一圖案光阻層（未繪示）於 第一金屬材料層上。然後，以第一圖案光阻層為罩幕，蝕 刻第一金屬材料層，以形成圖案化第一金屬層100於基板 10上。如第2A圖所示，圖案化第一金屬層100包括掃描 線22、耦接於掃描線22之閘極104與掃描接墊102、資 料接墊108及第一電極106。 請參照第3A-3E圖，第3A圖繪示依照本發明一較佳 實施例的一種晝素結構製造方法之執行第二道光罩製程 的平面圖，第3B-3E圖係繪示第3A圖中沿剖面線AA’及 BB’之製造流程剖面圖。如第3B圖所示，首先，沈積絕緣 材料層210於圖案化第一金屬層100上。接著，沈積半導 1355553
三達編號：TW3470PA 層220於a緣付料層21〇上’半導體材料層包 括+導體通道層222及歐姆接觸層224，其中半導體通道 層222之材料例如為非晶石夕’而歐姆接觸層224之材料例 如為n+非晶矽。然後，形成第二圖案光阻層於半導體 材料層220上。第二圖案光阻層23〇係藉由半調式光罩 (half tone mask)或灰調式光罩（gray_t〇ne mask)所形成，第
一圖案光阻層230包括具有厚度u的第二圖案光阻層23如 與厚度t2的第二圖案光阻層230b分別位於閘極1〇4與第 一電極106上方’且厚度ti大於厚度t2。 如第3C圖所示，接著，以第二圖案光阻層23〇為罩 幕姓刻半導體材料層220及絕緣材料層21〇，以形成圖案 化絕緣層210a及圖案化半導體層220a於閘極1〇4與第一 電極106上方，其中圖案化半導體層22〇a包括半導體通 道層222a及歐姆接觸層224a。 如第3D圖所示，然後，進行灰化(ashing)製程以減少 第二圖案光阻層230之厚度，直到厚度t2之第二圖案光阻 層230b完全移除，以露出部分位於掃描線22之第一電極 106上之圖案化半導體層220a’並留下部分的第二圖案光 阻層230c，第二圖案光阻層230c具有厚度t3。 接著，蝕刻位於掃描線22 (第一電極1 〇6 )上露出之 圖案化半導體層220a，以暴露出圖案化絕緣層21〇a，如第 3E圖所示。然後，去除剩餘之第二圖案光阻層23〇c，以 於閘極104上形成包括歐姆接觸層224b及半導體通道層 222b的圖案化半導體層220b，如第3E圖及第3A圖所示。 1355553
=達編號：TW3470PA 因此，如第1圖之步驟2所示，第二道光罩製程中形成圖 案化絕緣層210a及圖案化半導體層220b，圖案化絕緣層 210a位於部分之圖案化第一金屬層100上，圖案化半導體 層220b位於閘極104上方之圖案化絕緣層210a上。 請參照第4A及4B圖，第4A圖繪示依照本發明一較 佳實施例的一種晝素結構製造方法之執行第三道光罩製 程之第一步驟的平面圖，第4B圖係繪示第4A圖中沿剖面 線AA’及BB’之製造流程剖面圖。如第4B圖所示，首先， 形成氧化金屬層310於圖案化第一金屬層100、圖案化半 導體層220b之歐姆接觸層224b與圖案化絕緣層210a上， 較佳地氧化金屬層310材質係為銦錫氧化物（indium tin oxide，ITO)。接著，形成第二金屬層320於氧化金屬層310 上。然後，經由半調式光罩或灰調式光罩形成第三圖案光 阻層330於第二金屬層320上，第三圖案光阻層330包括 具有厚度t4的第三圖案光阻層330a與厚度t5的第三圖案 光阻層330b，且厚度t4大於該厚度t5。如第4A圖所示， 較薄的第三圖案光阻層330b覆蓋預定形成晝素電極之區 域、掃描接墊102及資料接墊108上方，較厚的第三圖案 光阻層330a覆蓋預定形成資料線及薄膜電晶體的源極與 没極上方。 請參照第5A及5B圖，第5A圖繪示依照本發明一較 佳實施例的一種畫素結構製造方法之執行第三道光罩製 程之第二步驟的平面圖，第5B圖係繪示第5A圖中沿剖面 線AA’及BB’之製造流程剖面圖。如第5B圖所示，首先， 1355553
_ =達編號：TW3470PA ' 以第三圖案光阻層330為罩幕蝕刻第二金屬層320及氧化 • 金屬層310成為圖案化第二金屬層320a及圖案化氧化金 屬層310a，以露出閘極104上方部分之歐姆接觸層224b。 請參照第6A-6D圖，第6A圖繪示依照本發明一較佳 實施例的一種晝素結構製造方法之執行第三道光罩製程 之第三步驟的平面圖，第6B-6D圖係繪示第6A圖中沿剖 面線AA’及BB’之製造流程剖面圖。如第6B圖所示，首 先，蝕刻露出部分之歐姆接觸層224b，以形成歐姆接觸層 馨 224c，並露出半導體通道層222b。 如第6C圖所示，接著，進行灰化製程以減少第三圖 案光阻層330之厚度，直到厚度t5之第三圖案化光阻層 ' 330b完全移除，以露出包括晝素電極區域28、掃描接墊 - 102以及資料接墊108上方之圖案化第二金屬層320a，並 留下具有厚度t6之第三圖案化光阻層330c。如第6A圖所 示，形成薄膜電晶體20以及與薄膜電晶體20耦接之資料 線21，以及包含第二金屬層320a與氧化金屬層310a的晝 素電極區域28。 如第6D圖所示，然後，使剩餘之第三圖案光阻層330c 再流動（reflow)，以形成保護層340。此一步驟係以加熱的 - 方式使光阻材料軟化，使其自然流動而覆蓋在薄膜電晶體 • 20及資料線21上方。 請參照第7A-7C圖，第7A圖繪示依照本發明一較佳 實施例的一種晝素結構製造方法之第三道光罩製程之第 四步驟的平面圖，第7B-7C圖係繪示第7A圖中沿剖面線 1355553 . ο
兰達編號·· TW3470PA AA’及BB’之製造流程剖面圖。如第7B圖所示，首先，晶 化(crystallize)氧化金屬層310a成為多晶態(poly)金屬氧化 物31 Ob。其中，用以晶化(crystallize)氧化金屬層31 〇a之 溫度係大於200°C。 如第7C圖所示，接著，蝕刻露出部分之圖案化第二 金屬層320a，以露出多晶態的晝素電極30、32，其中晝 素電極32部份覆蓋於該掃描線22之絕緣層21〇a上，請 馨 同時參照第7A圖所示。第一電極1〇6、絕緣層210a與第 二電極40構成儲存電容，其中第二電極40係為另一晝素 電極32的一部份。薄膜電晶體20包括閘極104、絕緣層 210a、半導體通道層222b、歐姆接觸層224c、源極2〇a 與汲極20b。絕緣層210a設置於閘極104上，半導體通道 ' 層222b、歐姆接觸層224c設置於絕緣層210a上。源極2〇a 與没極20b設置於歐姆接觸層224c之上。晝素電極3〇電 性連接於薄膜電晶體20。掃描線22電性連接於閘極1〇4， φ 資料線21電性連接於源極20a，而資料線21係由部分第 二金屬層與部分多晶態氧化金屬層所組成，而由光阻材料 形成之保護層340亦覆蓋於資料線21上。薄膜電晶體2〇 中也包括多晶態之氧化金屬層設置於歐姆接觸層224c及 ' 源極2〇a與汲極20b之間，且汲極20b端之多晶態氧化金 屬層電性連接晝素電極30’且汲極20b端之多晶態氧化金 屬層與晝素電極30係由同一膜層所構成。由於具有多晶 態的導電材料，因此整體晝素結構比起傳統之晝素結構具 有更好的導電性。請同時參照第7A圖及第7C圖，如第1 (S3 12 1355553 .
^達編號：TW3470PA · ' 圖步驟3所示，第三道光罩製程中定義出薄膜電晶體20 ' 以及與薄膜電晶體20耦接之晝素電極30及第二電極40， 並形成保護層340覆蓋薄膜電晶體20。 本發明上述實施例所揭露之晝素結構及其製造方 法，僅需三道光罩製程即可完成晝素結構中之薄膜電晶體 及訊號線、訊號線配接墊等結構，在製程上節省許多時間 及使用原物料，可大幅降低整體之生產成本並降低供貨時 •- 綜上所述，雖然本發明已以一較佳實施例揭露如上， 然其並非用以限定本發明。本發明所屬技術領域中具有通 常知識者，在不脫離本發明之精神和範圍内，當可作各種 ' 之更動與潤飾。因此，本發明之保護範圍當視後附之申請 ' 專利範圍所界定者為準。
13 < S ) 1355553
_ 五達編號：TW3470PA 【圖式簡單說明】 • 第1圖繪示本發明之晝素結構的製造方法； 第2A圖繪示依照本發明一較佳實施例的一種晝素結 構製造方法之第一道光罩製程的平面圖； 第2B圖繪示第2A圖中沿剖面線AA’及BB’之剖面 圖， 第3A圖繪示依照本發明一較佳實施例的一種晝素結 構製造方法之第二道光罩製程的平面圖； ® 第3B-3E圖繪示第3A圖中沿剖面線AA’及BB’之製 造流程剖面圖； 第4A圖繪示依照本發明一較佳實施例的一種晝素結 ' 構製造方法之第三道光罩製程之第一步驟的平面圖； - 第4B圖繪示第4A圖中沿剖面線AA’及BB’之製造流 程剖面圖； 第5A圖繪示依照本發明一較佳實施例的一種晝素結 $ 構製造方法之第三道光罩製程之第二步驟的平面圖； 第5B圖繪示第5A圖中沿剖面線AA’及BB’之製造流 程剖面圖； 第6A圖繪示依照本發明一較佳實施例的一種晝素結 • 構製造方法之第三道光罩製程之第三步驟的平面圖； - 第6B-6D圖繪示第6A圖中沿剖面線AA’及BB’之製 造流程剖面圖； 第7A圖繪示依照本發明一較佳實施例的一種晝素結 構製造方法之第三道光罩製程之第四步驟的平面圖；以及
14 <S 1355553
¥達編號：TW3470PA 第7B-7C圖係繪示第7A圖中沿剖面線AA’及BB’之 製造流程剖面圖。 【主要元件符號說明】 10 :基板 10a :晝素區 20 :薄膜電晶體 20a :源極 20b :汲極 21 :資料線 22 ·掃描線 28 :晝素電極區域 30、32 :晝素電極 40 :第二電極 100 :圖案化第一金屬層 102 :掃描接墊 104 :閘極 106 :第一電極 108 :資料接墊 210 :絕緣材料層 210a :絕緣層 220 :半導體材料層 220a :圖案化半導體層 220b :半導體層 15 1355553
兰達編號：TW3470PA 222、222a、222b :半導體通道層 224、224a、224b、224c :歐姆接觸層 230、230a、230b、230c :第二圖案光阻層 310、310a :氧化金屬層 320、320a :第二金屬層 330、330a、330b、330c :第三圖案光阻層 340 :保護層
16 c S )

Claims (1)

1355553 2011/10/3丨_修正替換頁 十、申請專利範圍： 1. 一種晝素結構，包括 一薄膜電晶體，設置於一基板上，包括： 一閘極； 一絕緣層，設置於該閘極上； 一半導體層，設置於該絕緣層上； 一源極與一汲極，設置於該半導體層之 上；及 一氧化金屬層，設置於該半導體層及該源 極與該汲極之間，該汲極經由該氧化金屬層電性連接 該晝素電極；以及 一晝素電極，設置於該基板上，電性連接於該薄 膜電晶體之該汲極，該晝素電極係為一多晶態（poly) 金屬氧化物。 2. 如申請專利範圍第1項所述之畫素結構，其 中該半導體層包括一半導體通道層及一歐姆接觸層。 3. 如申請專利範圍第1項所述之晝素結構，其 中該氧化金屬層與該晝素電極係由同一膜層所構成。 4. 如申請專利範圍第1項所述之晝素結構，其 中該氧化金屬層與該晝素電極之射質係為銦錫氧化 物（indium tin oxide, ITO) ° 5. 如申請專利範圍第1項所述之晝素結構，更 17 2011/10/31_修正替換頁 2011/10/31_修正替換頁 該保護層係為一光 包括一保護層覆蓋該薄膜電晶體， 阻材料。 6.如申請專利範圍第！項所述之畫素結構，更 包括一掃描線’電性連接於㈣極，其t該絕緣層更 没置於該掃描線上’且該晝素電㈣部份覆蓋於該掃 描線上之絕緣層，以形成一電容。 7·如申請專利範圍第丨項所述之晝素結構，更 包括貝料線’其係由—金屬層以及―氧化金屬層所 組成’其中該資料線電性連接於該源極，而該金屬層 設置於該資料氧化金屬層上。 8.如申請專利範圍第7項所述之晝素結構，更 υ括保3f層覆蓋於該資料線上，該保一光 阻材料。 9·—種畫素結構之製造方法，包括： (幻執行第一道光罩製程，以形成一圖案化第一 金屬層於—基板上，該圖案化第一金屬層包含一閘 極； (b) 執行第二道光罩製程，以形成一圖案化絕緣 =及圖案化半導體層於該閘極上方，其中該圖案化 絶緣層位於該圖案化第—金屬層上，該圖案化半導體 層位於該圖案化絕緣層上；以及 (c) 執行第三道光罩製程，以定義出一薄膜電晶 省及、忒'專膜電晶體耦接之一晝素電極，並形成一保 5蔓層覆蓋該薄膜電晶體。 1355553 2011/10/31_修正替換頁 10. 如申請專利範圍第9項所述之製造方法，其 中步驟(a)包括： 沈積一第一金屬材料層於該基板上； 形成一第一圖案光阻層於該第一金屬材料層上； 以該第一圖案光阻層為一罩幕，蝕刻該第一金屬 材料層，以形成該圖案化第一金屬層。 11. 如申請專利範圍第9項所述之製造方法，其 中步驟(b)包括： 沈積一絕緣材料層於該圖案化第一金屬層上； 沈積一半導體材料層於該絕緣材料層上， 形成一第二圖案光阻層於該半導體材料層上，該 第二圖案光阻層具有一第一厚度輿一第二厚度，且該 第一厚度大於該第二厚度； 以該第二圖案光阻層為一罩幕，蝕刻該半導體材 料層及該絕緣材料層，以形成該圖案化絕緣層及該圖 案化半導體層； 以灰化（ashing)製程移除具有該第二厚度之該第 二圖案光阻層，以露出部分之該圖案化半導體層； 蝕刻露出部分之該圖案化半導體層；以及 移除剩餘之該第二圖案光阻層。 12. 如申請專利範圍第9項所述之製造方法，其 中該圖案化半導體層包括一半導體通道層及位於談 半導體通道層上之一歐姆接觸層，步驟(c)包括： 形成一氧化金屬層於該歐姆接觸層上； 19 20川丨0/3丨_修正替換頁 形成一第二金屬層於該氧化金屬層上； 形成一第三圖案光阻層於該第二金屬層上，該第 三圖案光阻層具有一第三厚度與一第四厚度，且該第 三厚度大於該第四厚度； 以該第三圖案光阻層為一罩幕蝕刻該第二金屬 層及該氧化金屬層，以露出部分之該歐姆接觸層；以 及 蝕刻露出部分之該歐姆接觸層。 13. 如申請專利範圍第12項所述之製造方法， 其中步驟⑷更包括： 以灰化製程移除具有該第四厚度之該第三圖案 化光阻層，以露出部分之該第二金屬層；以及 使該剩餘之該第三圖案光阻層再流動（reflow)， 以形成該保護層。 14. 如申請專利範圍第13項所述之製造方法， 其中步驟⑷更包括： 晶化（crystallize)該氧化金屬層成為一多晶態 (poly)金屬氧化物；以及 蝕刻露出部分之該第二金屬層，以形成該薄膜 電晶體之一源極與一汲極，並暴露出部分之該氧化金 屬層，作為該晝素電極。 15. 如申請專利範圍第14項所述之製造方法， 其中晶化（crystallize)該氧化金屬層之溫度係大於 200〇C。 20 1355553 2011/10/31一修正替換頁 16. —種晝素結構之製造方法，包括： 提供一基板，該基板具有一晝素區； 形成一圖案化第一金屬層於該基板上； 形成一絕緣層及一半導體層，其中該絕緣層位於 該晝素區之圖案化第一金屬層上，該半導體層位於該 絕緣層上； 形成一氧化金屬層於該基板上，並覆蓋該圖案化 第一金屬層、該半導體層與該絕緣層； 形成一第二金屬層於該氧化金屬層上； 經由一半調式光罩(halftone mask)或一灰調式光罩 (gray-tone mask)圖案化該氧化金屬層與該第二金屬 層，以形成一薄膜電晶體以及與該薄膜電晶體耦接之 一資料線與一晝素電極；以及 再流動（reflow) —光阻材料，以形成一保護層覆 盖該薄膜電晶體與該貢料線。 17. 如申請專利範圍第16項所述之製造方法， 其中形成該圖案化第一金屬層於該基板上之步驟包 括： 沈積一第一金屬材料層於該基板上； 形成一第一圖案光阻層於該第一金屬材料層上； 姓刻該第一金屬材料層，以形成該圖案化第一金 屬層，其中該圖案化第一金屬層包括一掃描線、耦接 於該掃描線之一閘極與一掃描接墊、以及一資料接 墊。 21 1355553 2011/1(V31_修正替換頁 18. 如申請專利範圍第17項所述之製造方法， 其中形成該絕緣層及該半導體層之步驟包括： 沈積一絕緣材料層於該圖案化第—金屬層上； 沈積一半導體材料層於該絕緣材料層上； 形成一第二圖案光阻層於該半導體材料層上，該 第—圖案光阻層具有一第一厚度與一第二厚度，且該 第一厚度大於該第二厚度； 以該第二圖案光阻層為一罩幕蝕刻該半導體材 料層及該絕緣材料層，以形成該絕緣層及該圖案化半 導體層於該掃描線與該閘極上； 以灰化製程移除具有該第二厚度之該第二圖案 光阻層，以露出位於該掃描線上之該圖案化半導體 層； 蝕刻位於該掃描線上之該圖案化半導體層，以形 成位於該閘極上之該半導體層；以及 去除剩餘之該第二圖案光阻層。 19. 如申請專利範圍第17項所述之製造方法， 其中該半導體層包括—半導體通道層及位於該半導 體通道層上之-歐姆接觸層，而經由該半調式光罩或 該灰調式鮮®案化該氧化金制與該第二金屬層以 及形成該保護層之步驟包括： 形成一第三圖案光阻層於該第二金屬層上，該第 三圖案光阻層具有一第三厚度與一第四厚度，且該 三厚度大於該第四厚度； 22 1355553 2011/10/31_修正替換頁 ： 以該第三圖案光阻層為一罩幕蝕刻該第二金屬 ’ 層及該氧化金屬層，以露出部分之該歐姆接觸層； 蝕刻露出部分之該歐姆接觸層； 以灰化製程移除具有該第四厚度之該第三圖案 化光阻層，以露出該晝素電極、該掃描接墊以及該資 料接塾上方之該第二金屬層； 使該剩餘之第三圖案光阻層再流動（reflow)，以 φ 形成該保護層； 晶化（crystallize)該氧化金屬層成為一多晶態 (poly)金屬氧化物；以及 以該保護層為罩幕，餘刻露出之該第二金屬層， 以暴露出該畫素電極以及位於該掃描接墊與該資料接 ’墊上方之該氧化金屬層。 20.如申請專利範圍第18項所述之製造方法， 其中晶化（crystallize)該氛化金屬層之溫度係大於 200〇C。 23
TW096140832A 2007-10-30 2007-10-30 Pixel structure and method for manufacturing the s TWI355553B (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW096140832A TWI355553B (en) 2007-10-30 2007-10-30 Pixel structure and method for manufacturing the s
US12/076,681 US7897449B2 (en) 2007-10-30 2008-03-21 Pixel structure and method for manufacturing the same
US12/591,019 US7834361B2 (en) 2007-10-30 2009-11-05 Pixel structure and method for manufacturing the same
US13/013,887 US7998803B2 (en) 2007-10-30 2011-01-26 Pixel structure and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096140832A TWI355553B (en) 2007-10-30 2007-10-30 Pixel structure and method for manufacturing the s

Publications (2)

Publication Number Publication Date
TW200919054A TW200919054A (en) 2009-05-01
TWI355553B true TWI355553B (en) 2012-01-01

Family

ID=40581664

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096140832A TWI355553B (en) 2007-10-30 2007-10-30 Pixel structure and method for manufacturing the s

Country Status (2)

Country Link
US (3) US7897449B2 (zh)
TW (1) TWI355553B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI328880B (en) * 2007-01-31 2010-08-11 Au Optronics Corp Method for fabricating a pixel structure of a liquid crystal display device
JP5357493B2 (ja) * 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101448903B1 (ko) 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
TWI355553B (en) * 2007-10-30 2012-01-01 Au Optronics Corp Pixel structure and method for manufacturing the s
EP2232561A4 (en) * 2007-12-03 2015-05-06 Semiconductor Energy Lab METHOD OF MANUFACTURING A THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING A DISPLAY ARRANGEMENT
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
KR101134989B1 (ko) * 2009-05-15 2012-04-09 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR101764902B1 (ko) 2010-12-06 2017-08-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
CN102956550B (zh) * 2011-08-18 2015-03-25 元太科技工业股份有限公司 制造主动阵列基板的方法与主动阵列基板
TWI463534B (zh) * 2012-02-10 2014-12-01 E Ink Holdings Inc ㄧ種主動陣列基板的製造方法
TWI471948B (zh) * 2012-10-18 2015-02-01 Chunghwa Picture Tubes Ltd 氧化物薄膜電晶體製程方法
CN104409418B (zh) * 2014-11-13 2018-02-13 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN107634034A (zh) * 2017-09-15 2018-01-26 惠科股份有限公司 主动阵列开关的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838696B2 (en) 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
KR100499371B1 (ko) 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100556349B1 (ko) * 2003-10-28 2006-03-03 엘지.필립스 엘시디 주식회사 액정표시소자용 어레이 기판의 제조방법
CN1313876C (zh) 2005-01-19 2007-05-02 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素结构的制造方法
TWI360885B (en) * 2007-10-26 2012-03-21 Au Optronics Corp Pixel structure and fabrication method thereof
TWI355553B (en) * 2007-10-30 2012-01-01 Au Optronics Corp Pixel structure and method for manufacturing the s

Also Published As

Publication number Publication date
TW200919054A (en) 2009-05-01
US7897449B2 (en) 2011-03-01
US7834361B2 (en) 2010-11-16
US7998803B2 (en) 2011-08-16
US20110117707A1 (en) 2011-05-19
US20100051954A1 (en) 2010-03-04
US20090108260A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
TWI355553B (en) Pixel structure and method for manufacturing the s
TWI286255B (en) Color filter plate and thin film transistor plate for liquid crystal display, and methods for fabricating the same
TW586223B (en) Thin film transistor array panel and fabricating method thereof
WO2015096314A1 (zh) 阵列基板及其制造方法、显示装置
JP2008010810A (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
WO2015055054A1 (zh) 阵列基板及其制作方法和显示装置
WO2016197502A1 (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
TWI527118B (zh) 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法
WO2013149477A1 (zh) 薄膜晶体管、制备该薄膜晶体管的掩模板、阵列基板及显示装置
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
WO2019127724A1 (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
WO2015010397A1 (zh) 阵列基板及其制造方法、显示装置
WO2015143818A1 (zh) 阵列基板及其制造方法、显示装置
WO2020024561A1 (zh) 薄膜晶体管及其制备方法、阵列基板
WO2021031532A1 (zh) 触控阵列基板及其制备方法
TW200837840A (en) Fabrication methods of thin film transistor substrate
WO2014015624A1 (zh) 平板阵列基板、传感器及平板阵列基板的制造方法
WO2015010404A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
WO2020000892A1 (zh) 感应膜的制作过程和触摸屏的制作方法
US10497724B2 (en) Manufacturing method of a thin film transistor and manufacturing method of an array substrate
WO2015024332A1 (zh) 显示装置、阵列基板、像素结构及其制造方法
WO2017049885A1 (zh) 阵列基板的制备方法、阵列基板和显示装置
TWI460515B (zh) 一種邊緣電場型液晶顯示器陣列基板及其製造方法
WO2020019609A1 (zh) 一种阵列基板的制备方法
CN101159276A (zh) 像素结构及其制造方法