TWI351613B - A system including a host connected to a plurality - Google Patents

Description

1351613 九、發明說明： 【發明所屬之技術領域】 本發明係關於電腦系統記憶體，詳言之，係關於記憶 體模組組態和記憶體次系統佈局（subsy st em topo 1 ogy)。 【先前.技術】 許多電腦系統使用主系統記憶體，可依於終端用戶之 需要而組態。於此系統中，主機板或系統板可包括許多的 記憶體擴充插口。一個或多個小電路板，稱之為記憶體模 組，當需要時可插入插口以增加電腦系統之記憶體容量。 各記憶體模組一般包括多個提供指定記憶體容量之記憶體 裝置。記憶體裝置通常使用某些類型之動態隨機存取記憶 體（DRAM)而施行。DRAM類型之一些例子包括同步DRAM (SDRAM)以及各種類型之雙倍資料率SDRAM (DDR SDRAM)。 於習知電腦系統中，記憶體模組經由記憶體匯流排連 接至記憶體/DRAM控制器，該記憶體匯流排包括位址、控 制和資料訊號。於一些電腦系統中，位址、控制和資料訊 號可多工處理，而因此共用相同之線組。於其他的電腦系 統中，位址、控制和資料訊號可使用獨立之線組。於任何 其中一種情況，各位址和控制訊號路由至各擴充插口，而 使得當插入各記憶體模組時該各記憶體模組並聯至記憶體 /DRAM控制器。於某些系統中該記憶體/DRAM控制器可存在 於與系統處理器相同積體電路（IC)晶片中，而於其他的系 統中，記憶體/DRAM控制器可存在於晶片組之一個積體電 路中（例如，北橋接器）。 5 1351613 址。

【實施方式J 雖然本發明可容易作各種之修飾 參考圖式舉例#日日+ +』 曰代形式’然將用 口飞舉例5兄明之方式而詳細說明本 —> 例。然而’應暸解到此處特定實施例之說明、，貫細 制本發明為所揭示之特定形式，反之^兄明亚不欲用來限 落於所附申往# 之，本發明將涵蓋所有 之修飾、等效和替代。應注意的:=神和範圍内 组错点太β Β日蚩 心崎之目的是僅用來 、”，成本6兄L，而並非欲心限制或解釋說 申請專利範圍。再者，要注意的是，單字“可 广 寬容的意義（亦即，具有潛在性（p()tentiai (being sble to)，而非以故也| ,, ^ ^ 品“⑯ 非以強制的意義（亦即必須(_t)) ^吏用於整個本中請案。字彙“包括（inciude)”與盆衍生 =味：“包括’但不局限於，，。字彙“連接(c_ec⑽， 意味著直接或著不直接連接，，，而字彙“耦接 (coupled)”意味著“直接或著不直接耦接”。 /兹參照第1圖，顯示包括串聯連接之記憶體模組鍵路 系統之-個實施例之方塊圖。系統5〇包括主機1〇〇,經由 記憶體鏈接110A而耦接至系統記憶體125。可組態系統 以例如作為譬如電腦系統或伺服器系統之電腦裝置之一部 分。糸統記憶體125包括經由記憶體鏈接u〇B而耦接至記 憶體模組150B之記憶體模組15〇A。記憶體模纽15〇B顯示 耦接至記憶體鏈接110C，該記憶體鏈接11 oc當需要時可 耦接至額外的記憶體模組（圖中未顯示）以形成耦接至主機

9260S 7 1351613 :00之串聯連接之記憶 -然於鏈路令顯亍應值侍注意的是，雖 同方式而、車模組’但是可考慮到以此相 連接一個或多個記，丨音I#趙^ 是，白扛* ^ 少1回圯U 輭組。應進一步注意的 包括其後隨有參考文字之炎考 單獨<考唬碼之各組件可概括地 平珣由忒參考號碼而予表昭。 記恃、士 ，，、例如’當概括地參考所有之 ^組杈組時，可參考記憶體模組15〇。 於所顯示之實施例中，記侉俨 制集線器職，該記㈣丄:组舰包括記憶體控 記，體曰Η線器刪耦接至指定為 以:二=171Ν之複數個記憶體裝置’此處Μ 制：線-任何央文字母。於一個實施例中’記憶體控 可以經由任合型式之記億體互連結而純 θ % 個只軛例中，記憶體互連結可 以疋一般之位址、控制和資料匯流排組態。 同樣地，記憶體槿相1 R 6 β u to衩、，且150Β包括记憶體控制集線器 刪’該記憶體控制集線器刪麵接至指定為記憶體晶片 181A至181N之複數個記憶體裝置’此處N可以是所希望 之任何英文字母。於一個實施例中，記憶體控制集線器 160B可以如上述之經由任何型式之記憶體互連結而耦接 至記憶體晶片。應值得注意的是，各記憶體晶片⑺八至 171N和181A至181N例如可以是任何型式之記憶體裴置， 譬如於§己憶體裝置之D R A Μ族中之記情、體事置。 於所例示之實施例中，記憶體鏈接11(^至u〇c形成 -條記Μ互連結。於-個實施例中’各記憶體鏈接議 至110C形成由為二組單方向線所實施之點對點記憶體互 92608 8 1351613 •以確保接近記憶體模組之串聯鏈路底部之 對方麵串聯鏈路頂部之集線器留下足 # 間 C idle time)，以？I λ w 七 , ·-· 號371包括所有上游 ^且^苑例中’忙線訊 封包數目^ 將引入上游異動序列之 體模组將要^此’忙線訊號372包括上游所有記憶： 二桓、謂要引人上游㈣序狀封㈣數之^ . 體控制集線器⑽局部地引人之封包數目的指示/ — 對㈣_引入單元355以接收 ::ΓΓ憶體模組將引入上游異動序列之封包數， 脈衝引入單元355以接收從控 姊早兀240之核心邏輯來之指示，該指示對應將藉由記情 肢控制集線器16G而局部地引人上游異動序列之封包數 目。因此’組態忙線脈衝引入單元355以建立忙線訊號 372。於一個實施例中，忙線訊號371和奶可包括用於各 引入封包之脈衝。因此’例如像是引入了 5個封包之指示 之忙線訊號372之訊號，將包括5個脈衝。然而, 於其他實施例中’對於各引入封包可包括任何數目之脈心 衝。於下文中將進-步說明，封包可送出為短封包或長封 包。因此，於-個實施例中’對於引入之長封包，针對各 長封包，忙線脈衝引入單元355可包括二個脈衝。 此外，組態忙線脈衝引入單元355以提供對應於接收 自上游之忙線脈衝之數目之指示至第2圖之上鏈接控制單 元241 °於—個實施财’若記憶體模組為於串聯鏈路中 之最後一個模組，則上鏈接控制單元241可依於忙緣訊號 92608 17 1351613 371上所接收之忙線脈衝之數目，引起一個或多個將引入 上游異動序列之無操作（NOP)封包。舉例而言，於一個實施 例中，對於所接收之每二個忙線脈衝，上鏈接控制單元241 可引起一個引入到上游異動序列之NOP封包。然而，於其 他的κ轭例中可考慮使用接收之忙線脈衝對N〇p封包之其 他比例。 於所例示之實施例中，組態發送單元36〇以接收從忙 線脈衝引入單元355來之忙線訊號。於一個實施例中，進 步組悲發送單元360以如上述於發送忙線訊號之 月ίι，使用LFSR編碼轉換資料。或可取而代之，發送單元 360可如上述引入同步封包。 多"、、苐4圖，顯示上鏈接控制單元之一個實施例之方 塊圖。於第4圖中所例示之實施例中，上鏈接控制單元441 :代表第2圖中所示之上鏈接控制單元241。上鏈接控制 早疋441耦接以接收於上鏈接411β上之上游異動，並發送 上游異動於上鏈接411Α上。此外，組態上鏈接控制單元 241將封包引入至由上鏈接4118上所接收之上游異動序 歹J於個貫施例中，上鏈接411Α和411Β可分別代表第 2圖中之上鏈接211A和211B。值得注意的是，如上所述， 上鏈接411A和411B包括多位元。例如，於一個實施中， 上鏈接411A和411B可各為16位元上鏈接。 於所例示之實施例中，上鏈接控制單元.441包括相位 調準單元41G，該相位調準單元41G接收進來之上游異動。 相位調準單元41〇耦接至資料恢復單元415。 92608 18 1351613 提供所需之記憶體頻寬，對於記憶體控制集線哭⑽ 有效地輸送接收之上游異動至上游記憶體模組或至:機， 那，很重要的。相似於下鏈接控制單元342，由上鍵接控 制早兀441所接收之異動向上游傳輸。然而，與下 制單元342相反，上鏈接控制單元441將局 : 引入上游異動序列。 ^ 於所例示之實施例中，相位調準單元41〇操作類似於 相位調準單元31〇。因此，組態相位調準單元4ig，對於各 位元動恶地調整局部取樣日丰版夕如a … 如衿脈之相位’以允許上鏈接控制 2 441如上述之於純資料眼之中央取樣。同樣地，組 貧料恢復單元415以如上述結合了資料恢復單元320之 描述般恢復資料位元。 於所例示之實施例中’資料恢復單元4 ^糊，而該多工器伽_至發送單元435 1上鍵^ I :兀44::沒有封包引入上游異動序列’則組態上鍵接控 ^ 441以於上鏈接411A上輪送接收之異動。於-個實 知，封包邊界追縱單元45〇可提供控制訊號至多工器 430’這I允許發送單元435編碼轉換和發送接收之異動。 i施Γ只知中’發达早70 435可如上述般使用lfsr來編碼 =將要發送之資料，而於另外之實施中，發送單元435 可如上述般引入同步封包。 ；'方、個貝施中，當接收到由集線器核心邏輯來 字要引入之封包，並將之儲存於引入叩〇奶内時，則 從貢料恢復單元415接收來之資料儲存於保持謂42〇、 92608 19 I351613 = ㈣1完成此現在輸送 :，儲存在引入剛425内之資料提供至多工器之 此外，封包邊界追縱星& μ c 封包邊界。接收之 .號至夕u 4m 正確時間提供控制訊 :夕。。"確保引入之封包不會與傳輸之封包相衛 •犬；由此而允許由發送m編碼轉換和發送 2等待封包。假設有將被引入之封包儲存於引== 和將被傳輸之封包儲存於保持觸彻内，列 縱單元450可依於適當演算㈤咖 ' ^ = 地控制多工器畑以通過這兩種m的封 模…丨入：二： 防止忽略任何指定記憶體 是可包之一之任何演算。值得注意的 持_42〇内、或將之傳輸。^Ν〇Ρ封包’而不儲存於保 異動一替代實施例中’促使改進對於傳輸 和至多工器，如虛線::：可： 之乂通時，此實施例可提供改進之等待時間。 一步值得注意的是，於一個實施例中，在主機]〇() :二己憶體模組15。之各記憶體控制集線器⑽ 二 起始序列，來同步於主請内和各二 "二 6°内之任何編碼轉換或解編碼轉換邏輯、同 纽期間和：位調準邏輯。舉例而言’於一個實施中，於 始序列可包括主機1 00向下游發送—個或多 92608 20 1351613 ::步模式。該同步模式可藉由各記憶體控制集線器16。 而傳輸回上游至主機剛。可使用同步模式以允許包含了 、·扁碼轉換或解編碼轉換邏輯之接收器鎖住同步。 宜憶體互诖Μ 夕共同簽照第1圖與第2圖’記憶體互連結包括一個或 夕個高速點對點記憶體鏈接，譬如記憶體鏈接110人至 110C’各包括例如像是鏈接21以之上鏈接和譬如鏈接龍 之下鏈接。如上所述，於一個實施例中，下鏈接可以是 位元鏈接而上鏈接可以是16位元鏈接。於此種情況時，18 元下鏈接可以包括1 6個控制、位址和資料（⑽）訊號、 忙線訊號和和.控制(CTL)訊號。給予之上鏈接可以包括Η 個控制、位址和資料（CAD)訊號。然而亦可考慮，於替代實 %例中，譬如上鏈接2ua之上鍵接亦可包括似訊號。 除了高速鏈接外，其他的訊號亦可提供至各記憶體模 ^50舉例而s，於一個實施例中，可自主機1 〇〇提供 重設訊號、電源良好(〇 κ )訊號和參考時脈至各記憶體模組 150。而且，也可提供其他的訊號於各記憶體模組之間。例 如，如上述之，可提供次一個記憶體模組存在訊號於記憶 體模組之間。 一般而言，傳輸於記憶體鏈接110上之異動之型式可 知類為組態和控制異動和記憶體異動。於一個實施例中， 可使用組怨和控制異動以組態記憶體控制集線器16 〇。舉 幻而。可使用組態和控制異動以存取組態暫存器、指定 記憶體位址範圍至記憶體模組或指定集線器位址至記憶體 92608 21

丄：)：)丄0丄J •控制集線器。可使用記憶體異動 s oeii 勒以存取記憶體晶片261Α 至261Ν内之記憶體位置。 因此，於一個實施例中，彡趙 後有二種型式之位址：集 、，果态位址和記憶體位址。使用隼轉 一 π本、表态位址，8個集線器位 几識別存取之特定記憶體控制隼績 叫木線斋。於一個實施例中， m之集線器位址可指示廣播至所有之記憶體控制集線 -。使用記憶體位址’各集線器解碼位址位元之上部分以 ㈣哪-個集線ϋ應接受此請求，和解碼位址位元之下部 ，以判定將要存取之記憶體位置u實施财，有4〇 固位址位元，料需要時亦可以考慮使用其他數目之位址 位元。 於㈤實化例中，組態各記憶體鍵接以使用一個或多 個封包來傳輸異動。該等封包包括控制和組態封包，以及 5己憶體存取封包’各該封包依於封包所負載之命令的型式 ^包括資_載。當如此情況時，可使用組成記憶體鍵 10之各導線組來輸送控帝J、位址和資料。 ▲封匕可：Μ寺敏化為：各封包包括許多的位元位置， ^位元位置傳達單—之位元:#訊。各封包劃分成數個位元 ^間’和於給定位元時間期間，取樣封包所有之位元位址。 §如此情況時，批在丨丨= 欠—< &制貝讯和貨料共用給定鏈接之相同導線 (例如，CAD導線）。將於π〜丄 _ 將表下文中作更詳細之說明，於一個 ^例中，封包為“對（bit-pa㈣之倍數，並於偶位元 時間取樣每一個封台^笛 匕之弟—位元時間。封包以控制標頭開 。4控制払頭可以是一個或二個位元對長度。於一個實 22 92608 1351613 施例中，控制標頭之首先五個位元為命令碼。下列表1顯，；、 示各種型式之封包和他們的相關命令碼。然而，應當注意… 的是，顯示於第一行之實際的碼為說明之目的，而對於各 給定之命令可使用其他的碼。 表1.封包型式和命令碼 碼 標頭長度 (位元時間） 命令 說明 方向 正常反應 位址型式 00h — NOP 零運算/ 閒置狀態 上下 — — 04h 2 AddrSet 位址組 下 AddrAck 集線器 05h 2 AddrAck 位址確認 上 - — 06h 2 Ack 確認 上 - — 07h 2 Nak 非確認/錯誤 上 - — 08h 2 SRdResp 短讀取反應 上 - - 09h 2 LRdResp 長讀取反應 上 - - OAh 2 ConfigRd 組態讀取 下 RdResp 集線器 OCh 2 ConfigWr 組態寫入 下 Ack 集線器 OEh 2 DIMMCtI DI丽控制 下 Ack 集線器 lOh 4 SmemRd 短記憶體 讀取 下 RdResp/ Ack 記憶體 llh 4 LmemRd 長記憶體 讀取 下 RdResp 記憶體 12h 4 BlkMemWr 區塊記憶體 馬入 下 Ack 記憶體 13h 4 SbytMemWr 短位元組記 憶體寫入 下 Ack 記憶體 14h 4 LbyMemWr 長位元組記 憶體寫入 下 Ack 記憶體 23 92608 1351613 再者，於一個貫施例中 a,人，心 傳輸具有錯誤偵測碼（EDC) 之封包（除了 NOP封包外）。 .„nr . qo y 值侍注思的是於一個實施例 中’ EDC為32位元循環冗餘 几铄碼（CRC)，雖然需要時其他的 實施例可使用其他的EDC。此 > 二/ > Μ , Γ 百先發达敢鬲有效位元 k間之位址以加速記憶體控制集線器160内之解碼 t最低有效位元㈣先送出1而應注意的是，於其他 W例中可考慮位址以最低有效位元組首先而送出，而資 :㈣二有效位元時間首先而送出。封包可載送位元組致 月&和/或資料之酬載。不且右酬蒂 Μ 不具有酬载之封包稱之為僅具標頭封 包（header-Qnly paeket)。於—個實施例中，資料短讀取 之大小可提升至程式化快取記憶體線大小之—半。此外， 對於長讀取和資料塊寫人之㈣W、可提升至程式化快取 C憶體線大小。再者，對於位元組寫人之資料大小可以最 大為64位元組，而無關於快取線大小設定。 除了包含於封包内之控制標頭和命令碼資訊外，可使 用CLT訊號來傳達關於各封包之資訊。如下列表2中所例 示’顯示了一些範例CTL編碼。 表2.用於下游之CTL編碼 偶數 奇數 0 CAD之内容 0 上0 資料或位^纟且致能酬載 控制標 對於具酬1封包之 Μ ^ M tL^~cvr 92608 24 1351613 對於封包之標頭和酬載 的資訊以允許__包插人 值可提供足夠 當寫入包仍送出於鏈接上而允許：【包：酬載内。藉由 於減少頃取命令之等待時間也許报有用成1發出，這對 封包包括於表格式中之酬載。於表3中：封^ 3顯示範例 元時=至7期間僅標頭封包插入於酬載中亦顯示於位 CAD ^^〇5Τ〇7 ig) ： 〇) 3 4 5 6 7 8 0 9 10 11 0 1 ~zr~~-- ^fl^_^47j32) iii^^_(64： 48) 〇) 第5A圖至第5D圖顯示可輸送於 11〇A至U〇C之範例封包。兹參照第5A圖V”：！接 封包之一個實施例之圖示。於所例示之實施例：’’且：二取 取封包51°為16位元寬和包括“個位元時間L:::

Qir^nst 25 1351613 '對。 -於位元時間〇期間，5位元命令竭（例如，0Ah)輸送於 位元位置0至4。位元位置5至7保留。8位元旗標輸送於 位元位置8至15。於一個實施例中，例如主機ι〇〇可使用 旗標值，來匹配未完成之下游請求與上游反應封包。若未 使用旗標值，則旗標攔可設定值〇〇h。於位元時間1期間， 8位元集線器位址輸送於位元位置〇至7。此外，8位元组 :=數目輸送於位元位置8至15。於位元時間2和3 "了 兀0至15和16至31分別輪送於位元位置 U 主 15 〇 _參照第5B圖，顯示組態寫入封包之_個實施例之圖 不=所例示之實施例中’組態寫入封包515為16位元寬 和包括6個位元時間或3個位元對。 位元期1 5位元命令碼(例如，_送於 位元位置8至15°位讀置5至7保留。8位元旗標輸送於 輸送於位元位置： ^4iLTt4iLi 8 5 is 卜8位兀組態暫存器數目輸送 位元於位元時間2和3期間，資料陳 至3 1係輸送於位元位置〇 元時間4和5期間，CRC 至15。农位 送於位元位置〇至15。 几〇至15和16至31分別輸 _ > ” j 一_記憶體讀取封包之一個 :二所例示之實施例中，記憶體 ？位： 見和包括6個位元時間 0為16位兀 位兀對。於位元時間〇期間， 26 1351613 5位元命令碼（例如’ 1 〇 h或11 h)輸送於位元位置〇至4。.-· 位元位置5至7保留。8位元旗標輸送於位元位置8至1 $。 於位元時間1期間’應反回之資料之長度輸送於位元 位置0至5。於一個貫施例中，〇 〇 h之值指示沒有資料、〇 1 h 之值指示2個位元對之資料、〇2h之值指示4個位元對之 資料、以及等等。零長度讀取使確認封包（ACK)反回到請求 者。於一個實施例中，一半快取記憶體線或更少快取記憶 體線之讀取也許造成短RdResp，而多於一半快取記憶體線 之讀取也許造成單一長RdResp或二個短RdResp。可藉由 軟體而將快取記憶體線大小程式化入主機1〇〇和各記憶體 控制集線器160之組態暫存器。位元線6至7保留。於⑽扁 中請求位置之位址位元39至32輸送於位元位置8至15。 於位元時間2期間，於DRAM中請求位置之位址位元 31至16輸送於位元位置〇至15，和於位元時間3期間， 於_Μ中請求位置之位址位元3至15輸送於位元位置3 至15。亦於位元時間3期間，封包優先權輸送於位元位置 1方、“個κ施例中，優先權可指示封包相關於其他請 ，之優先權。舉例而言，一個優先權可以延遲那些具有較 ，優先，所有請求，即使他們已經在進行中，並可先於該 寻，有#χ低優先權之所有請求而執行此—請求。位元位置 至3^:立元時間4和5期間，CRC之位元0至15和16 至31刀別輸送於位元位置0至15 〇 92608 27 1351613 為16位元見和包括8個位元時間或4個位元對。於位元時 間0期間，5位元命令碼（例如，12h)輸送於位元位置0至 4。位兀位置5至7保留。8位元旗標輸送於位元位置8至 15。 於位兀時間1期間，資料酬載中傳達之資料長度輸送 於位兀位置〇至5。於一個實施例中，〇〇h之值指示沒有資 料、Olh之值指示2個位元對之資料、〇2h之值指示4個位 元對之資料、以及等等。位元6至7保留。於寫入 中位置之位址位元39至33係輸送於位元位置8至15。 於位元時間2期間，於寫入DRM中位置之位址位元 31至16輸送於位元位置〇至15，和於位元時間3期間， 寫入於DRAM中位置之位址位元3至15輸送於位元位置3 至15°亦於位％時間3期間’封包優先權輸送於位元位置 0至1。位元位置2保留。 π位兀時間4和 J n哪軾〈乐一位元對之位 疋〇至15和16至31係輸送於位元位置〇至15。若寫入 了：多之資料’則後續之位元對可輸送後續資料酬载之位 兀0至15和i 6至31。於位元時間4+2Ν和5 之位元。至15和丨6至31分別輪送於位元位置二⑽ 應注意的是雖然僅顯示了 4種型式之封包’但 慮使用對應表3中所列示之命令喝之其他型式之封^。1 應注意的是’雖然顯示了具有特定位元數之範例封 =攔位’但是可考慮於其他實施例巾，所選用封包 欄位可包括如所需之其他的位元數目。 之。種 00ΑΛΟ 28 ^51613 第6圖為電腦系統之一個實施例之方塊圖。電腦系統 6〇〇包括處理節點612A至612D’各由協調的封包介面鏈接 615A至615D所互連接。協調的封包介面鏈接615之各鏈 接可形成高速點對點鏈接。處理節點6]2a至612d可各包 =—個或多個處理器。電腦系統6〇〇亦包括輸入/輸出（i/^ : 節點620,經由非協調的（NC)封包介面65(^耦接至處理節' 點612A。！/〇節點62〇可以鏈路佈局例如藉由非協調的封. ^介面650B而連接到另一個1/〇節點（圖中未顯示）。處理 即點612A顯示為主節點’並可包括經由Nc封包介面咖a 而與I/O節點620溝通之主橋接器。處理節點61^至61汕 亦可包括用與I/O節點（圖中未顯示）通訊之主橋接器。由 阢封包介面6_至6_所形成之非協調的封包介面鍵接 亦可稱之為點對點鏈接。1/〇節點62〇連接至一 流排625A至625B。 /第6圖尚顯示了耦接至處理節點61以和61託之個別 之系統記憶體（例如，㈣和617B)。於所例示之實施例， :’處理節點612A和612B為各顯示於第！圖中例示之主 ，，和各士統記憶體617可執行結合上述第工圖和第2圖 况月之組悲。而且’各處理節點6i2A和以及他們的 们別系統5己t思體617之間之互連結可以反映上述第丄圖和 第2曰圖中所5兄明之包括記憶體鏈接丄工之記憶體互連結。 值仟/主思的疋於其他實施例中’可使用其他數目之處理節 占再者，例如可考慮各處理節點612C和612D相似地連 接至個別之糸統記憶體，譬如系、統記憶體…。 92608 29 1351613 、 於所例示之實施例中，協調的封包介面615之各鏈接 施=為數組之單方向線（例如，線615A用來傳輸封包從處 理節點612A至處理節點612B，而線612B用來傳輸封包從 處理節點612B至處理節點612C)。其他組之線615(：至6157 用來傳輸封包於第i圖中所示之其它處理節點之間。可以 快取記憶體協調的方式而操作協調之封包介面615，用於 節點（協調之鏈接）之間之通訊。再者’非協調的封包介面 6〜50可以非協調的方式而操作’用於I/O節點之間和1/〇 節點和譬如處理節點612A(非協調的鏈接）之主 主橋接器之間之通訊。經由協調的鍵接之二個或多個節點 之互連結可稱之為“協調的組構（coherent fabric)，，。同 樣地，“經由非協調的鏈接之二個或多個節點之互連結可稱 之為非協调的組構（non-coherent fabric)，，。應注意的 是封包可通過-個或多個中間節點而從一個處理節點傳輸 至另-個處理節點。例如，如第6圖中所示封包從處理節 點6m可經由處理節點咖或處理節點隨而傳 理節點⑽。可使用任何適當的路由演算。電腦系統_ 之其他實施例可包純第6圖中所示實施财更多或更少 之處理節點。 譬如非協調的封包介面㈣之封包介面之一個例子可 與HyperTransportTM技術相容。周邊匯流排伽和卿 例示共闕邊匯賴，譬如周邊組件互連結⑽）匯流排。 然而，瞭解到可使用其他型式之匯流排。 .亦應注意到可考慮使用其他之電腦系統組態。例如， 92608 30 考慮使用上述苐]岡 > 使用包含北橋接器之處二系統記憶體組態，結合 施例中，在北橋接^電腦系統°於如此實 雖然已詳=:::體控制器可用作主機。 但應瞭解到對於孰;上述實施例作了說明， 後，可〜_ 技者，在鑑於上述之說明 之申等實施例可作許多之改變和修倚。下列 二；=圍將解釋為包括所有之此等之變化和修飾。 I圓式間早說明】 第1圖為包括串聯連接之記憶 個實施例之方塊圖。 I糸狀 第2圖為譬如第1阁由 之-個實施例之方塊圖j 丁°“’杈組之圯憶體模組 第2圖中所示下鏈接控制單元之下鏈接 才工制早70之一個貫施例之方塊圖。 第4圖為譬如第2圖中所示上鍵接控制單元 控制單元之-個實施例之方塊目。 犍接 f 5A圖為組態讀取封包之一個實施例之圖示。 第5B圖為組悲舄入封包之一個實施例之圖示。 第5C圖為。己丨思體瀆取封包之一個實施例之圖示。 第5D圖為記憶體寫入封包之一個實施例之圖示。 第6圖為電腦系統之一個實施例之方塊圖。 【主要元件符號說明】 50系統 100主機 105 記憶體控制器

3J 92608 1351613 110、 110A 、 110B 、 110C 記憶體鏈接 125 系統記憶體 150 ' 150A、15〇β記憶體模 160、 160A 、 160B s己憶體控制集線器 171、 171A 、 171B · · · 171N 記憶體晶片 181、 181A、181B · · · 181N 記憶體晶片 211A 、211B上鏈接 212A 、212B下鏈接 240 控制單元 241 上鏈接控制單元 242 下鏈接控制單元 250 DRAM控制器 261、 261A 、 261B . . · 261N 記憶體晶片 265 s己憶體匯流排 310 相位調準單元 312A 、312B下鏈接 315 發送單元 320 資料恢復單元 325 同步先進先出緩 衝器（FIFO) 330 位址解碼邏輯 335 相位調準單元 342 下鏈接控制單元 350 賢料恢復單元 355 忙線脈衝引入單 ^ 360 發送單元 371、 372忙線訊號 410 相位調準單元 411A 、411B上鍵接 415 資料恢復單元 420 保持FIFO 425 引入FIFO 430 多工器 435 發送單元 441 上鏈接控制單元 450 封包邊界追蹤單元 510 組態讀取封包 515 組態寫入封包 520 s己憶體讀取封包 525 記憶體寫入封包 612A至612D處理節點 92608 32 1351613 615A至615D 協調的封包介面鏈接 617A、617B系統記憶體 620 輸入/輸出（I/O)節點 625A、625B周邊匯流排 650A、650B非協調的封包介面鏈接 92608

Claims (1)

1351613 第〇93113296號專利中請案 100年1月25曰修正替換頁 十、申請專利範圍： I —種電腦系統，包括： 主機； 複數個記憶體鍊接；以及 複數個記憶體模組’經由該複數個記憶體鍊接而串 聯於鏈路中耦接至該主機； 其中’該複數個記憶體鍊接之各者包括： 單方向上鍊接，用於將異動朝該主機傳輸；以 及 4 單方向下鍊接，與該單方向上鍊接分離，用於 將在該主機所起始的異動傳輸至該鍊路中的次一個記 憶體模組； 其中，該複數個記憶體模組之各者包括： 複數個記憶體晶片； *體曰控制集線器，係耦接成控制對該複數個 隐體曰曰片的存取’其中’各記憶體控制集線器包括: 晶片. °己_'體控制器’_接至該複數個記憶體 一記憶體鍊 之第二單方 m二 早元，係耦接 向下鍊接。 與第，1 (修正本）92608 34 1351613 第093113296號專利申請案 100年1月25曰修正替換頁 2.如申請專利範圍第1項之電腦系統，其中，各該記憶體 控制集線器係耦接成控制對設置在其上之該複數個記 憶體晶片之存取，並經由該單方向上鍊接與該單方向下 鍊接兩者耦接至該主機， 其中’該複數個記憶體模組至少包含： 在該鍊路中的第一記憶體模組；以及 在該鍊路中的最後一個記憶體模組； 其中，該複數個記憶體模組在該鍊路中串聯成使得 該第一記憶體模組經由該複數個記憶體鍊接之第一記# 憶體鍊接連接至該主機.； 其中，所有的該複數個記憶體模組均連接至該複數 個記憶體鍊接中的兩個，惟該最後一個記憶體模組只連 接至該複數個記憶體鍊接中的一個。 •如申請專利範圍第2項之電腦系統，其中’該最後一個 記憶體模組之記憶體控制集線器係廢棄所收到的任何

下述封包：未包含在被指定給該最後—個記憶體模組之 位址範圍内的位址的封包。 •如申請專利範圍第i項之電腦系統，其中’各該單; 上鏈接和各該單方向下鏈接係組態成載持經組態, 3封匕輸送異動之訊號，該等封包包括控制和址負 =、和記憶體存取封包，*中，封包之至少部分包; 資料資訊，以及其中，該控制、位址和1 者之相同導線。鍊接或該早方向下鍊接之所乡 (修正本）92608 35 1351613 第093113296號專利申諳窣 | 1〇〇年1月25日修正替^ 5. 如申請專利範圍第4項之電腦系統，其 上鏈接與下鍊接之各該複數個訊號使用差值訊號。 6. 如申請專利範圍第4項之電腦系統，其中，使用丨6位 元位置於該單方向上鏈接和該單方向下鏈接上輸送該 等封包，以輸送該控制、位址和資料資訊。 7. 如申請專利範圍第！項之電腦系統，其中，組態該記憶 體控制集線器以接收於第一記憶體鏈接之第一單方向 下鏈接上之異動’並解碼於該第一單方向下鏈接上所接 收之該異動。 鲁 8. 如申請專利範圍第7項之電腦系統，其中，進一步組態 該記憶體控難線器’以便以與解碼該異動不相干之方 式’於第憶體鏈接之第二單方向下鏈接上輸送該異 9.如申請專職圍第i項之電腦系統，其中，該記憶體控 制器係組態成’當該異動被解碼成為具有與關聯於該記 體控制集線器之記憶體位址匹配的記憶體位址之記· L*體〒7時，反應於此而存取該複數個記憶體晶片。 1〇=申請專利範圍第4項之電腦系統，其中’組態該記憶 控制集線器以接收於第一記憶體鏈接之第一單方向 3接上之異動’並輸送該異動於第二記憶體鏈接之第 一單方向上鏈接上。 專利範圍第1G項之電腦系統，其中，該上鍊接 Γ」早70係組悲成選擇地將局部異動引人輸送於該第 一早方向上鏈接上之異動之序列中。 (修正本）92608 36 1351613 第093113296號專利申請案 100年1月25日修正替換頁 1 η , , I人…丁丄β a a修正1 i如申請專利範圍第11項之電腦系統，其中，該記憶姐 控制集線器包括先進先出（FIF 0)緩衝器，其係組態成反 應於該控制單元選擇地將局部異動引入於該第二單方 向上鏈接上之異動之序列中，而儲存該第一單方向上鏈 接上所接收之異動。 13. 如申請專利範圍第μ之電腦系統，其中，該記憶體 控制集線器依照適當演算而引入該等局部異動。 14. 如申請專利範圍第u項之電腦系統，其中，在各該第 f單方向下鍊接上之該複數個訊號進—步包含忙線訊 號，其中，進一步組態該記憶體控制集線器以提供該忙 線訊號至耗接至該第一單方向下鏈接之該鏈路中之該 次一個記憶體模組，其中，該忙線訊號指示由該記憶體 控制集線器和由輕接於該主機和該記憶體控制集線器 之間之各該錢個記憶體模組所引入之局部異動之數 。目以對各6己憶體控制集線器指示被該記憶體控制集線 器、與搞接於該主機和該記憶體控制集線器之間之該複· f個記憶體模組各者之記憶體控制集線器所引入的局 U之數目’且其中，該記憶體控制集線器係反應於 該忙線訊號而將封包引入該第一單方向上鍊接。 15. 如申請專利範圍第1 布i項之冤腦系統’其中，組態該記憶 體控制集線器以儲在次μ，&咨# μ也 存貝訊該責訊對應於關聯於該複數 個記憶體晶片之記憶體大小。 16. 如申請專利範圍項之電腦系統，其中，進一步組 態該§己憶體控制隹始3&丨、，Μ 处丨+ 杲線器以儲存對應於關聯於該複數個 (修正本）92608 37 1351613 第〇93113296號專利申請案 I 100年1月25日修正替換頁' S己憶體晶片之位址範圍的資訊。 17. 如申請專利範圍第！項之電腦系統，其中，該主機包括 記憶體控制器，該記憶控制器被組態成在不知道關聯於 各該等記憶體模組之記憶體大小、或關聯於任何該等記 憶體模組之位址範圍的狀況下，發出記憶體請求異動。 18. 如申請專利範圍第17項之電腦系統，其中，進一步組 態該記憶體控制器以於接收對先前之記憶體讀取請求 異動的反應之前，發出記憶體讀取請求異動。 19. 一種記憶體模組，包括： 籲 複數個記憶體晶片；以及 記憶體控制集線H ’輕接以控制存取該複數個記憶 體晶片，其中㈣該記憶體㈣集線器以接收自主機發 出經由第-下鏈接之㈣，独與解碼料異動不相干 之方式’發送該等異動經由第二下鏈接至另一記憶體模 Vl3 ^ 2〇·如申請專利範圍第19項之記憶體模組，其中，進一步 組態該記憶體控制集線器以接收經由第-上鏈接以該 ^機作為目的地之異動，並發送該異動經由第二上鏈 接。 21. 如申請專利範圍第20項之記憶體模組，其中，進一步 線器以選擇地將局部異動引入經 由°"第一上鏈接而輪送之異動之序列中。 22. 如申請專利範圍第19項之記憶體模組1中 組態該記憶體控制集線器以解碼於該第一下鏈接上所 (修正本）92608 38 1351613 第0^113296號專利申請案 1〇〇年1月25曰修正替換頁 接收之該異動。 23. 如申請專利範圍第22項之記憶體模組，其十，該記憶 • 體控制集線器包括DRAM控制器，該DRAM控制器係組態 成’當該異動被解碼成具有與關聯於該記憶體控制集線 器之記憶體位址匹配的記憶體位址之記憶體命令時，反 應於此而存取該複數個記憶體晶片。 24. 如申請專利範圍第丨9項之記憶體模組，其中，該記憶 體控制集線器包括一組之組態暫存器，用來儲存資訊， 孩資吼包括與該複數個記憶體晶片相關聯之記憶體大籲 小 〇 25. 如申請專利範圍第丨9項之記憶體模組，其中，該記憶 體控制集線器包括一組之組態暫存器，用來儲存資訊， 該資訊包括與該複數個記憶體晶片相關聯之位址範圍。 26·如申請專利範圍第丨9項之記憶體模組，其中，進一步 組態該記憶體控制集線器以提供忙線訊號至耦接至該 第二下鏈接之次-個下游記憶體漁，其巾，脉線訊# 號指示由該記憶體控制集線器和由麵接於該主機和該 記憶體控制集線器之間之各複數個記憶體模組所引入 之局部異動之數目。 27. —種用於控制電腦系統之記憶體的方法，包括： 經由第—記憶體鏈接連接主機至第―記憶體模 組；以及 、-座由第一 δ己憶體鏈接連接該第一記憶體模組至第 二記憶體模組； (修正本）92608 39 1351613 八令’經由該第一記憶體鏈接和該第匕二記^^ 使該第一記憶體模組和該第二記憶體模組串聯 該主機；以及 其t，組態該第一記憶體模組以接收於該第一記憶 體鏈接上之異動，並以與解碼該異動不相干之方式^ 該第二記憶體鏈接上輪送該異動。 28. 第〇93m296號專利申請幸 100 ^ Μ 25 一種電腦系統，包括： 用來經由第一記憶體鏈接連接主機至第一記憶體 模組之手段；以及 一 用來經由第二記憶體鏈接連接該第一記憶體模組 至第二記憶體模組之手段； ' 其中’經由該第一記憶體鏈接和該第二記憶體鏈接 使該第一記憶體模組和該第二記憶體模組串聯連接至 該主機；以及 其中，組態該第一記憶體模組以接收於該第一記情 體鏈接上之異動，並以與解碼該異動不相干之方式，二 該第二記憶體鏈接上輸送該異動。 (修正本）92608 40