CN102693337B - 8位位宽和16位位宽内存芯片兼容的内存设备设计方法 - Google Patents

Abstract

本发明公开了一种8位位宽和16位位宽内存芯片兼容的内存设备设计方法，主要包含以下几步：首先在原理图设计中，将内存控制器的64位位宽对应的8个数据组的信号线全部引出；对于一个通道位宽集合，内存设备使用4个16位位宽内存芯片的原理图封装；应用高低位数据组结合的连线方法，完成内存控制器及内存设备之间的原理图走线；在PCB设计中完成单个通道的4个内存芯片布局；完成内存芯片焊接；在BIOS设计中，完成内存控制器的内存通道的位宽配置。本发明实现了在内存控制器的内存通道同时支持32位和64位位宽应用的同时，在单个PCB设计中同时支持8位与16位位宽内存芯片的应用。

Description

8位位宽和16位位宽内存芯片兼容的内存设备设计方法

技术领域

    本发明涉及一种内存设备设计方法，尤其是应用在双倍数据速率2（DDR2）或者双倍数据速率3（DDR3）的内存设备设计方法，属于计算机内存设备应用领域。

背景技术

在计算机系统中，内存是一个不可或缺的重要组成部分。内存是决定系统性能的关键设备之一，它就像一个临时的仓库，负责数据的中转、暂存等。内存是一个系统概念，内存系统包括内存控制器与内存设备。计算机系统中，内存控制器与内存设备协同工作完成计算机对内存的读写等访存操作。

内存控制器与内存设备之间的通道叫内存通道（Channel）。内存通道的位宽指内存控制器与内存设备之间的内存总线的数据位宽，即内存通道内数据（DQ）线的总数量。内存通道的位宽在业界比较常见的有8位、16位、32位、64位，其中32位和64位位宽的内存通道最为常见。总位宽等于内存通道的位宽的内存芯片集合，称为通道位宽集合（Rank）。

内存芯片也有自己的位宽，内存芯片的位宽指内存操作中单一时刻，单个内存芯片提供的数据位数。内存芯片的位宽比较常见的有4位、8位、16位。4位位宽内存芯片通常只应用在大内存，而8位和16位位宽内存芯片在业界应用最为常见。

内存设备必须要组成一个内存通道的位宽，整个内存系统才能正常工作，即至少凑够一个通道位宽集合（Rank）。内存设备通常都会由多个内存芯片组成。一个32位位宽的内存通道，如果用8位位宽内存芯片组成，需要使用4个来组成一个通道位宽集合；如果用16位位宽内存芯片组成，需要使用2个来组成一个通道位宽集合。一个64位位宽的内存通道如果用8位位宽内存芯片组成，需要使用8个来组成一个通道位宽集合；如果用16位位宽内存芯片组成，需要使用4个来组成一个通道位宽集合。

通常内存通道的位宽确定后，使用的内存芯片的位宽一旦确定，那么一个通道位宽集合需要内存芯片的数量也是确定的。但是使用的内存芯片的位宽不一样，需要使用的内存芯片的数量也不一样。在同一个内存控制器中，虽然可以使用不同的位宽的内存芯片来组成内存设备，但是通常在单个印制电路板（PCB）设计中，不能够兼容不同位宽的内存芯片的应用。

发明内容

为了解决在单个印制电路板（PCB）设计中，不能够兼容不同位宽的内存芯片的应用的问题，本发明提供了一种8位位宽和16位位宽内存芯片兼容的内存设备设计方法，采用高低位数据组结合的连线方法，让同时支持32位和64位位宽内存通道应用的内存控制器，在单个PCB设计中，同时兼容8位位宽内存芯片及16位位宽内存芯片的应用。

本发明方法主要包括如下步骤：

步骤一：在原理图设计中，将内存控制器的64位位宽对应的8个数据组对应的信号线全部引出；

步骤二：在原理图设计中，一个通道位宽集合，内存设备使用4个16位位宽内存芯片的原理图封装；

步骤三：在原理图设计中，应用高低位数据组结合的连线方法，完成内存控制器及内存设备之间的原理图走线； 

步骤四：在印制电路板设计中，完成单个通道的4个内存芯片布局， 根据原理图中导出的网表完成印制电路板走线设计； 

步骤五：进行内存芯片焊接；

步骤六：在BIOS开发设计中，完成内存控制器的内存通道的位宽配置。

进一步，上述技术方案中，所述步骤三中高低位数据组结合的连线方法是指，每个内存芯片连接两个数据组，其中一个数据组来自内存通道的低32位，另外一个数据组来自内存通道的高32位。

进一步，所述步骤五中焊接内存芯片时，采用8位及16位焊接对齐方法，即根据内存芯片位宽及内存应用类型来决定内存芯片焊接的方法，具体步骤为：

查看内存芯片的位宽，根据芯片位宽决定对齐方法：

（1）若芯片位宽为16位，将内存芯片的引脚与印制电路板封装上的焊盘一一对齐焊接； 

（2）若芯片位宽为8位，则查看该内存控制器是DDR2还是DDR3：

如果是DDR2应用，印制电路板封装上，高位8位位宽对应的一个数据组的信号引脚及电源引脚对应的4行焊盘不焊接，再将剩余行的焊盘与内存芯片引脚对齐焊接；

如果是DDR3应用，印制电路板封装上，高位8位位宽对应的一个数据组的信号引脚及电源引脚对应的3行焊盘不焊接，再将剩余行焊盘与内存芯片引脚对齐焊接。

进一步，所述步骤六中的位宽配置的具体方法为： 

（1）如果使用4个16位位宽内存芯片，那么内存通道位宽配置为64位；

（2）如果使用4个8位位宽内存芯片，那么内存通道位宽配置为32位。

本发明利用了8位位宽的内存芯片的印制电路板封装（PCB Package）是16位位宽的内存芯片的印制电路板封装的一部分，即16位位宽的内存芯片的印制电路板封装在应用中，焊接内存芯片时，可以兼容使用8位及16位位宽的内存芯片。印制电路板封装，16位位宽的内存芯片引脚行数会比8位位宽内存芯片引脚行数多出若干行，而这多出来的若干行引脚恰好就是8位位宽对应的一个数据组（Lane）的信号引脚及电源引脚。在DDR2中多出的行数为4，在DDR3中多出的行数为3。本发明在内存控制器的内存通道同时支持32位和64位位宽应用的同时，在单个PCB设计中实现既支持8位位宽内存芯片应用，又支持16位位宽内存芯片应用。本方法同时适用在DDR2与DDR3内存设备设计中，且既可以应用在单通道位宽集合设备，也可以应用在多通道位宽集合设备。多通道位宽集合设备的设计方法和单通道位宽集合设备一样，均由4个内存芯片组成一个通道位宽集合。

附图说明

图1是8位位宽和16位位宽内存芯片兼容的内存设备设计方法过程示意图。

图2是64位位宽内存通道的数据组分组情况示意图。

图3是高低位数据组结合的连线方法示意图。

图4是8位及16位焊接对齐方法示意图。

图5是DDR2的8位位宽内存芯片印制电路板封装示意图。

图6是DDR2的16位位宽内存芯片印制电路板封装示意图。

图7是DDR3的8位位宽内存芯片印制电路板封装示意图。

图8是DDR3的16位位宽内存芯片印制电路板封装示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步详细说明。

本发明方法，在单个PCB设计中，实现兼容8位位宽内存芯片应用及16位位宽内存芯片应用，前提条件是内存控制器同时支持32位和64位位宽内存通道应用。

    目前在内存的应用中，内存控制器中，32位和64位位宽的内存通道比较常见；而组成内存设备的内存芯片中，8位和16位位宽内存芯片在业界应用最为常见。有些64位位宽内存控制器在应用中，内存通道的位宽可以配置为64位使用，也可以设置为一半位宽的32位位宽使用。满足这个条件的内存控制器，采用本发明以后可以在单个PCB设计中，实现兼容8位位宽内存芯片应用及16位位宽内存芯片应用。

图1示出了8位位宽和16位位宽内存芯片兼容的内存设备设计方法过程。如图1所示，本发明方法的步骤如下：

步骤一：在原理图设计中，将内存控制器的64位位宽对应的8个数据组（Lane）对应的信号线全部引出；

步骤二：在原理图设计中，一个通道位宽集合（Rank），内存设备使用4个16位位宽内存芯片的原理图封装；

应用本发明方法设计的印制电路板，在应用内存芯片组成内存设备时，单个内存通道使用4个内存芯片。如果使用4个8位位宽的内存芯片，那么内存控制器与内存设备之间连通的是4个数据组（Lane0、Lane1、Lane2、Lane3），形成32位位宽内存通道，此时将内存控制器设置为32位位宽内存通道应用。如果使用4个16位位宽的内存芯片，那么内存控制器与内存设备之间连通的是8个数据组（Lane0、Lane1、Lane2、Lane3、Lane4、Lane5、Lane6、Lane7），形成64位位宽内存通道，此时将内存控制器设置为64位位宽内存通道应用。

步骤三：在原理图设计中，应用高低位数据组结合的连线方法，完成内存控制器及内存设备之间的原理图走线。也就是说，每个内存芯片连接两个数据组（Lane），其中一个数据组来自内存通道的低32位（DQ0~DQ31），另外一个数据组来自内存通道的高32位（DQ32~DQ63）；

步骤四：在印制电路板（PCB）设计中，完成单个通道的4个内存芯片布局， 并根据原理图中导出的网表完成印制电路板（PCB）走线设计；这里，内存芯片的印制电路板封装使用16位位宽内存芯片的印制电路板封装；

步骤五：在焊接内存芯片时，应用8位及16位焊接对齐方法完成内存芯片焊接。即根据内存芯片位宽及内存应用类型（DDR2 或DDR3）决定内存芯片焊接方法；

步骤六：在基本输入输出系统（BIOS）开发设计中，完成内存控制器的内存通道的位宽配置。

本发明方法针对支持32位和64位位宽内存通道（Channel）应用的内存控制器，该内存控制器本身总位宽为64位。64位位宽对应的信号线，包括8个数据组，即Lane0、Lane1、Lane2、Lane3、Lane4、Lane5、Lane6、Lane7。

图2示出了64位位宽内存通道的数据组分组情况。

如图2所示，每个数据组包括8个数据（DQ）、1个数据选通正（DQS+）、1个数据选通负（DQS-）、1个数据掩码（DM）。64位位宽内存通道的8个数据组，其中Lane0、Lane1、Lane2、Lane3这4个数据组为低32位（DQ0~DQ31），Lane4、Lane5、Lane6、Lane7这4个数据组为高32位（DQ32~DQ63）。

原理图设计中，单个内存通道，内存设备使用4个16位位宽内存芯片的原理图封装。原因是本发明方法是巧妙在64位位宽应用的4个16位位宽内存芯片位置上，也可以放上4个8位位宽内存芯片，组成32位位宽应用。

图3是高低位数据组结合的连线方法的一个示意图。

如图3所示，高低位数据组结合的连线方法中，每个16位位宽内存芯片连接控制器连出的两个数据组，其中一个数据组来自内存通道的低32位（DQ0~DQ31），另外一个数据组来自内存通道的高32位（DQ32~DQ63）。在图3示意图中：

第一个内存芯片连接内存控制器连出的数据组Lane0、Lane4，

第二个内存芯片连接内存控制器连出的数据组Lane1、Lane5，

第三个内存芯片连接内存控制器连出的数据组Lane2、Lane6，

第四个内存芯片连接内存控制器连出的数据组Lane3、Lane7，

图3仅仅是示意图，在高低位数据组结合的连线方法中，Lane0、Lane1 、Lane2、Lane3之间可以相互对换，Lane4、Lane5 、Lane6、Lane7之间也可以相互对换。

图4示出了8位及16位焊接对齐方法。如图4所示，应用8位及16位焊接对齐方法，在该焊接方法中，不考虑内存芯片的印制电路板封装中外围的固定引脚（Support Pad），以及内存芯片的外围的固定引脚（Support Pin），具体对齐方法如下：

    查看内存芯片的位宽，根据芯片位宽决定对齐方法：

（1）若芯片位宽为16位，因为16位位宽内存芯片的引脚与印制电路板封装上的焊盘（Pad）是一一对应的，行数一样，因此将内存芯片的引脚与印制电路板封装上的焊盘一一对齐焊接便可； 

（2）若芯片位宽为8位，查看该内存控制器是哪种应用，是DDR2还是DDR3：

如果是DDR2应用，印制电路板封装上，高位8位位宽对应的一个数据组的信号引脚及电源引脚对应的4行焊盘不焊接，再将剩余行的焊盘（Pad）与内存芯片引脚对齐焊接；

如果是DDR3应用，印制电路板封装上，高位8位位宽对应的一个数据组的信号引脚及电源引脚对应的3行焊盘不焊接，再将剩余行焊盘与内存芯片引脚对齐焊接。

图5示出了DDR2的8位位宽内存芯片印制电路板封装。如图5所示，8位及16位焊接对齐方法中提及的， DDR2的8位位宽内存芯片印制电路板封装，内存芯片引脚行数为11行。

图6示出了DDR2的16位位宽内存芯片印制电路板封装。如图6所示，8位及16位焊接对齐方法中提及的， DDR2的16位位宽内存芯片印制电路板封装，内存芯片引脚行数为15行，比DDR2的8位位宽内存芯片引脚行数多4。图6中用方框单独框出来的就是16位位宽内存芯片比8位位宽内存芯片多出的4行，这4行对应引脚的信号为来自高32位位宽的一个数据组的信号引脚及电源引脚。

图7示出了DDR3的8位位宽内存芯片印制电路板封装。如图7所示，8位及16位焊接对齐方法中提及的， DDR3的8位位宽内存芯片印制电路板封装，内存芯片引脚行数为13行。

图8示出了DDR3的16位位宽内存芯片印制电路板封装。如图8所示，8位及16位焊接对齐方法中提及的， DDR3的16位位宽内存芯片印制电路板封装，内存芯片引脚行数为16行，比DDR3的8位位宽内存芯片引脚行数多3。图8中用方框单独框出来的就是16位位宽内存芯片比8位位宽内存芯片多出的3行。这3行对应引脚的信号为来自高32位位宽的一个数据组的大部分信号引脚及电源引脚。需要注意，来自高32位位宽的一个数据组中有两个信号引脚DMU、DQU0分布在这3行以外的其他行中，也就是在DDR3的8位位宽内存芯片中也有这两个引脚，只是在DDR3的8位位宽内存芯片中为不连接（NC）。

在基本输入输出系统（BIOS）开发设计中，内存控制器的内存通道位宽配置时，依据使用的内存芯片的位宽：

（1）如果使用4个16位位宽内存芯片，那么内存通道位宽配置为64位。

（2）如果使用4个8位位宽内存芯片，那么内存通道位宽配置为32位。

本发明方法是针对单个的通道位宽集合（Rank）设备应用进行描述，但多通道位宽集合设备也适用本方法。本发明默认单个通道位宽集合采用同一款内存芯片组成，不考虑单个通道位宽集合中应用多种不同位宽的内存芯片组合而成的情况。

Claims (1)

1.一种8位位宽和16位位宽内存芯片兼容的内存设备设计方法，其特征在于，包括如下步骤：

步骤一：在原理图设计中，将内存控制器的64位位宽对应的8个数据组对应的信号线全部引出；

步骤二：在原理图设计中，一个通道位宽集合，内存设备使用4个16位位宽内存芯片的原理图封装；

步骤三：在原理图设计中，应用高低位数据组结合的连线方法，即每个内存芯片连接两个数据组，其中一个数据组来自内存通道的低32位，另外一个数据组来自内存通道的高32位，完成内存控制器及内存设备之间的原理图走线；

步骤四：在印制电路板设计中，完成单个通道的4个内存芯片布局，根据原理图中导出的网表完成印制电路板走线设计；

步骤五：进行内存芯片焊接，采用8位及16位焊接对齐方法，即根据内存芯片位宽及内存应用类型来决定内存芯片焊接的方法，具体步骤为：

查看内存芯片的位宽，根据芯片位宽决定对齐方法：

（1）若芯片位宽为16位，将内存芯片的引脚与印制电路板封装上的焊盘一一对齐焊接；

（2）若芯片位宽为8位，则查看该内存控制器是DDR2还是DDR3：

如果是DDR2应用，印制电路板封装上，高位8位位宽对应的一个数据组的信号引脚及电源引脚对应的4行焊盘不焊接，再将剩余行的焊盘与内存芯片引脚对齐焊接；

如果是DDR3应用，印制电路板封装上，高位8位位宽对应的一个数据组的信号引脚及电源引脚对应的3行焊盘不焊接，再将剩余行焊盘与内存芯片引脚对齐焊接；

步骤六：在BIOS开发设计中，完成内存控制器的内存通道的位宽配置。

Images