TWI345198B - Output circuit in a driving circuit and driving method of a display device - Google Patents

Output circuit in a driving circuit and driving method of a display device Download PDF

Info

Publication number
TWI345198B
TWI345198B TW095134761A TW95134761A TWI345198B TW I345198 B TWI345198 B TW I345198B TW 095134761 A TW095134761 A TW 095134761A TW 95134761 A TW95134761 A TW 95134761A TW I345198 B TWI345198 B TW I345198B
Authority
TW
Taiwan
Prior art keywords
signal
input voltage
voltage
output
transmission gate
Prior art date
Application number
TW095134761A
Other languages
English (en)
Other versions
TW200805230A (en
Inventor
Yaw Guang Chang
Ming Cheng Chiu
Original Assignee
Himax Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Inc filed Critical Himax Tech Inc
Publication of TW200805230A publication Critical patent/TW200805230A/zh
Application granted granted Critical
Publication of TWI345198B publication Critical patent/TWI345198B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Description

HM-2005-0161-TW 19599hvf.doc/〇〇6 九、發明說明： 【發明所屬之技術領域】 本發明是關於顯示裝置之驅動電路之輸出電路與其 驅動方法，且特別關於使用低電壓開關的顯示裝置之驅動 電路之輸出電路與其驅動方法。 【先前技術】 液晶顯示器（liquid crystal display，簡稱為LCD)具有 許多優點，包括具較輕的重量、體積小、低功率消耗&低 輻射，且近幾年來被廣泛的使用。 ^ _ 一般而言’液晶顯示器包含：面板、依序啟動面板間 極線之閘極驅動器（gate driver)與傳送影像資料至面板各 源極線(source line)之源極驅動器（s〇urce driver)。源極驅動 裔至少包括位移暫存器（shift register)、資料鎖存器（加仏 latch)、數位類比轉換器（d/a converter)與其輸^電路 (output circuit)。在極性反轉之中，源極驅動器H ^ 可能會驅動’比如自+5V至_5V之電壓。對正極性 其輸出電壓為+5VS0V;對負極性而言，其輸出電壓為^ 至ον。在此例中’為了使源極驅動器達到1〇v擺動 的電壓，輸出電路中之開關必須具有至少1〇v的^限二， 而此可能會導致源極驅動器之大晶片面積。 令义又 因此，需要一種使用低電壓開關之輸出電路，其呈 低電歷谷限度，藉以減少源極驅動器之晶片面積。、 HM-2005-0J61-TW J9599t\vf.d〇c/〇〇6 【發明内容】 電路低電㈣關之輸出 面積。 度稭以減少源極驅動器之晶片 電路「其_於顯示路本發明提供一種輸出 f-運算放大器，接收第置= 下，僂诚楚-專輸閘’在弟一致能訊號控制之 一致倉"補㈣丨异大益之輸出訊號；第二傳輸間，在第 傳遞第二運算放大器之輸出訊號； 閘之驻開關控制訊號控制之下，傳遞第一傳輸 5輸出喊，如產生輸出電路之輸出訊號；第二開關， 第=開關控制訊號控制之下’傳遞第二傳輸間之輸出訊 〜猎以產生輸出電路之輸出訊號；第三開關，在第三開 =控，5fU虎控制之下，拉高(pull up)第二傳輸閘之輸出訊 號；第四開關，在第四開關控制訊號控制之下，拉低_1 ^〇Wn^傳輸閉之輸出訊號；第一反相器，接收且將第 致成讯號反相，藉以產生其反相訊號，第一傳輸閘根據 第一致能訊號與其反相訊號而導通或不導通；第二反相 器’接收且將第二致能訊號反相，藉以產生其反相訊號， $ =傳輸閘根據第二致能訊號與其反相訊號而導通或不導 通。 進一步地’本發明提供一種經由低電壓容限度開關驅 動顯不裝置之方法。此方法包括下列步驟：放大第一輸入 HM-2005-0161-TW 19599t\vf.doc/〇〇6 電壓或第二輸入電壓；在第一致能訊號控制 放大之第-輸入電壓；在第二致能訊號之下 ^ 傳遞且放大之第-輸入電壓，以作為此 制訊號控制之下，切換經傳遞且放$ 第一輸入電壓，以作為此顯示襞置之驅動電壓。 值步地/在第—致能訊號與其反相訊號控制之下， 號^之^之t輸入電壓。在第二致能訊號與其反相訊 號控制之下，傳遞經放大之第二輸人電壓 制之下，將所傳遞且放大之第二輪入電愿：控 在第四關控舰餘制之下，賴_敎放大之 =電壓拉低。第—輸人電壓或第二輸人電壓經單倍增益 县裕為本么明之上述和其他目的、特徵和優點能更明顯 作詳細說本發明讀佳實關’並配合所附圖式， 【實施方式】 明確二發ϊ之内容更為明瞭’以τ特舉實施例作為本發 叨確貫旎夠據以實施的範例。 們，施例中，輸出電路只使用麵容限度為w之開 ^ 别電路可驅動擺幅為十^〜^與^〜^之間的輸 圖1績示為在顯示裝置之驅動電路中之輸出電路之電 HM-2005-0161-TW 19599t\vf.doc/006 路圖。如圖l所示，此輸出電路包含運算放大器 0P21 〜OP22 ’ 反相器 INV21 〜INV22，傳輸閘 TM21 〜TM22 與開關TP21〜TP22及TN21〜TN22。在此實施例中，使用 三個參考電壓 VDDA(+5V)、VSSA(OV)與 VDDAN(-5V)。 一般而言，在輸出電路操作中，只有輸入電壓INP與INN 之一會被拉高。換而言之，假設輸入電壓INP與INN其一 為非零電壓，則另一為0V。 運算放大器OP21操作在電壓VDDA與VSSA之間。 運算放大器OP21具反相輸入端、非反相輸入端與輸出端。 此運算放大器OP21經由非反相輸入端接收正輸入電壓 INP’此正輸入電壓INP之電壓擺動範圍為+5v〜〇v之間。 運算放大器OP21之輸出訊號會饋入至運算放大器〇P21 之反相輸入端。換而言之，此運算放大器〇P2i具單倍增 益。 運算放大器OP22操作在電壓VDDAN與VSSA之 間。運算放大器OP22具反相輸入端、非反相輸入端與輸 出端。此運算放大器OP22經由非反相輸入端接收負輸入 電壓INN，此負輸入電壓INN之電壓擺動範圍為_5V〜〇v 之間。運算放大器OP22之輸出訊號會饋入至運算放大器 OP22之反相輸入端。換而言之’此運算放大器〇p22具單 倍增益。 反相器INV21接收且將致能訊號ENP反相得其反相 訊號。此反相器INV21操作在電壓VDDA與VSSA之間。 此致能訊號ENP連接至傳輸閘TM21。由反相器INV21所 HM-2005-0161-TW 19599twf.doc/006 收一開關控制訊號SWPB，·以及汲極端，耦接傳輸閘ΤΜ2ΐ 之輸出訊號ΡΝΕΤ。此外，開關ΤΝ22之基極端耦接至開 關ΤΝ22之源極端。此開關控制訊號swpB具至少二邏輯 狀態，正邏輯南狀態(+5V)與邏輯低狀態(〇v)。 在實施例當中，正輸入電壓INp電壓擺動在 VDDA(+5V)與VSSA(OV)之間，且負輸入電壓INN電壓擺 動在VDDAN(-5V)與VSSA(OV)之間。進一步而言，以下 描述四方案(scenario)。在A方案中，正輸入電壓INp介於 VDDA與0.5*VDDA之間，即+5V〜+2.5V。在方案B中: 正輸入電壓INP介於0V與〇.5*VDDA之間，即 0V〜+2.5V。在方案C中，負輸入電壓INN介於VDDAN 與0.5*VDDAN之間，即-5V〜-2.5V。在方案D中，負輸入 電壓INN介於0V與〇.5*VDDAN之間，即〇v〜-2.5V。
方案A : INP電壓介於VDDA〜0.5*VDDA 在方案 A 中’訊號 ENP、SWPB、SWP、ENN、SWNB 與SWN分別為正邏輯高狀態(+5V)、邏輯低狀態(〇v)、邏 輯低狀態(0V)、負邏輯高狀態(-5 V)、負邏輯高狀態(-5V) 與邏輯低狀態(0V)。因此，傳輸閘ΤΜ21、開關ΤΡ21與 ΤΡ22導通(turn on);傳輸閘ΤΜ22、開關ΤΝ21與ΤΝ22關 閉(turn off)。因為傳輸閘TM21導通，運算放大器〇P2l 之輸出訊號（其與正輸入電壓INP具相同電壓）被傳輸閘 TM21所傳遞；且傳輸閘TM21之輸出訊號PNET與正輸 入電壓INP具相同電壓。因為開關TP21導通，輸出訊號 SOUT與輸出訊號pneT具相同電壓，換而言之， 1345198 HM-2005-0161-TVV 19599twf.doc/006 S〇UT=PNET=INP。在方案A中，開關TP22導通的原因 在於，即使在最糟的情況下，假設在最初始的狀態，訊號 NNET為非零的負電壓，處於導通狀態之開關TP22會拉 高訊號NNET至0V。在方案A之中，開關TP21與TP22 之VSG與VDG電壓以及開關TN21與TN22之VGS與VGD 電壓列於表1。 表1
TP21 TP22 TN21 TN22 VsG +2.5V-+5V +5V Vgs ον ον V〇g +2.5V 〜+5V +5V Vgd -5V 〜-2.5V -5V—2.5V
從表1中得知，任一開關之vSG(或VGS)與VDG(或VGD) 不高於+5V(或-5V)。 方案B : INP電壓介於VSSA〜0.5*VDDA 在方案 B 中，訊號 ENP、SWPB、SWP、ENN、SWNB 與SWN分別為正邏輯高狀態(+5V)、邏輯低狀態(〇v)、負 邏輯高狀態(-1.8V)、負邏輯高狀態(-5V)、負邏輯高狀態 (-5V)與邏輯低狀態(〇v)。因此，傳輸閘tm21、開關TP21 與TP22導通；傳輸閘TM22、開關TN21與TN22關閉。 因為傳輸閘TM21導通，運算放大器0P21之輸出訊號(其 與正輸入電壓INP具相同電壓)被傳輸閘TM21所傳遞；且 傳輸閘TM21之輸出訊號PNET與正輸入電壓INP具相同 電壓。因為開關TP21導通，輸出訊號S〇uT與輸出訊號 12 1345198 HM-2005-0161-TW 19599t\vf.doc/〇〇6 PNET具相同電壓’換而言之’ S〇UT=PNET=INP。在方案 B中，開關TP22導通的原因與方案A相似’換而言之’ 即使在最糟的情況下，假設在最初始的狀態，訊號NNET 為非零的負電壓，處於導通狀態之開關TP22會拉高訊號 NNET至0V。在方案B之中’開關TP21與TP22之VSG 與VDG電壓以及開關TN21與TN22之VGS與VGD電壓列 於表2。
表2
TP21 TP22 TN21 ΤΝ22 VSG +1.8V-+4.3V +5V Vgs ον ον Vdg + 1.8V 〜+4.3V +5V Vgd _2·5 V 〜〇V -2.5V-0V 從表2中得知，任一開關之VSG(或VGS)與VDG(或VGD) 不向於+5V(或-5V)。 方案C : INN電壓介於0.5*VDDAN〜VDDAN • 在方案 C 中，訊號 ENP、SWPB、SWP、ENN、 與SWN分別為邏輯低狀態(0V)、正邏輯高狀態(+5v)、邏 輯低狀態(0V)、邏輯低狀態(0V)、邏輯低狀態(ov)與邏輯 低狀態(0V)。因此’傳輸閘TM2卜開關TP21與TP22關 • 閉；傳輸閘ΤΜ22、開關ΤΝ21與ΤΝ22導通。因為傳輸閘 ΤΜ22導通’運算放大器〇Ρ22之輸出訊號(其與正輸 壓INN具相同電壓)被傳輸閘TM22所傳遞；且傳輸閘 TM22之輸出訊號NNET與正輸入電壓mN具相同電^ : 13 HM-2005-0161-TW 19599twf.doc/006 因為開關TN21導通，輸出訊號s〇UT與輸出訊號NNET 具相同電壓’換而言之，S〇UT=NNET=INN。在方案C中， 開關TN22導通的原因與方案a相似，換而言之，即使最 糟的情況下，假設在最初始的狀態，訊號pNET為非零的 正電壓，處於導通狀態之開關TN22會拉低訊號PNET至 0V。在方案C之中，開關TP21與TP22之VSG與VDG電 壓以及開關TN21與TN22之Vgs與Vgd電壓列於表3。 表3
TP21 TP22 TN21 TN22 VSG ον ον Vgs +2.5V 〜+5V +5V Vdg -2.5V 〜-5V -2.5V〜-5V Vgd +2.5V 〜+5V +5V k表3中付知’任一開關之vSG(或VGS)與V〇G(或V〇d) 不向於+5V(或-5V)。 方案D : INN電壓介於〇.5*VDDAN〜VSSA 在方案 D 中，訊號 ENP、SWPB、SWP、ENN、SWNB 與SWN分別為邏輯低狀態(0V)、正邏輯高狀態(+5V)、邏 輯低狀態(0V)、邏輯低狀態(〇v)、邏輯低狀態(〇v)與正邏 輯高狀態(+1.8V)。因此，傳輸閘TM2卜開關TP21與TP22 關閉；傳輸閘TM22、開關TN21與TN22導通。因為傳輸 閘TM22導通，運算放大器OP22之輸出訊號(其與正輸入 電壓INN具相同電壓)被傳輸閘TM22所傳遞；且傳輸閘 TM22之輸出訊號NNET與正輸入電壓INN具相同電壓。 1345198 HM-2005-0161-TW I9599twf.doc/006 因為開關TN21導通，輸出訊號SOUT與輸出訊號NNET 具相同電壓’換而言之’ S〇UT=NNET=INN。在方案D中’ 開關TN22導通的原因與方案A相似，換而言之，即使在 最糟的情況下，假設在最初始的狀態’訊號PNET為非零 的正電壓值，處於導通狀態之開關TN22拉低訊號PNET 至0V。在方案D之中，開關TP21與TP22之VSG與VDG 電壓以及開關TN21與TN22之VGS與VGD電壓列於表4。 表4
TP21 ΤΡ22 ΤΝ21 TN22 VSG ον ον VGS + 1.8V 〜+4.3V +5V V〇g -2.5V 〜OV -2.5V 〜0V Vgd + 1.8V〜+4.3V +5V
從表4中得知，任一開關之(或VGS)與VDG(或Vgd) 不高於+5V(或-5V)。
從上述描述可知，在任一方案中，在任一 ㈣〜肥…N21〜TN22兩端之間電壓不高J +5V(VDDi)或_5V(VDDAN)。因此，在實施例中，藉由使 用低電壓容限度(如例所示，只有5V容限度
^路之輸出訊號SOUT之電壓擺動範圍介於+5U 二具Γ壓容限度之開關減少電路佈線。因此，在ΐ 知例中，輸出電路之電路面積減少。 U此在貫 雖然本發明已以較佳實施例揭露如上， 限定本發明’任何所屬技術領域中具有通常;^非= 15 HM-2005-0161-TW 195"twf.doc/〇〇6 脫離本發明之精神和範圍内’當可作些許之更動與潤飾， 因此本發明之保護範圍當視後附之申請專利範圍所界定者 為準。 【圖式簡單說明】 圖1繪示為在顯示裝置之驅動電路中之輸出電路之電 路圖。 【主要元件符號說明】 OP2卜OP22 :運算放大器 TM21、TM22 :傳輸閘 INV21、INV22 :反相器 TN21、TN22、TP21、TP22 :開關

Claims (1)

1345198 HM-2005-0161-TW 19599twf.doc/006 十、申請專利範圍： 1.一種輸出電路，適用於一顯示裝置之〜 該輸出電路包括： 區動電路， 弟運算放大器，接收一箄一輸入電聲. 一第二運算放大器，接收一第二輸入電壓. 一第一傳輸閘，在一第一致能訊號控制之 第一運算放大器之一輸出訊號； ，傳遞該
一第二傳輸閘，在一第二致能訊號控制之 第二運算放大器之一輸出訊號； ，傳遞該 一第一開關，在一第一開關控制訊號控制 該第-傳輸閘之-輸出訊號，藉以產生該輸 ’傳遞 出訊號； 35电路之一輸 出訊號； 一第二開關，在一第二開關控制訊號控制之 邊第二傳個之—輸出訊號，藉以產生該輸㈣路之該=
-第三開關’在-第三_控制訊號控制古 該第二傳輸閘之該輸出訊號；以及 同 一第四開關，在一第四開關控制訊號控制之下， 該第一傳輸閘之該輸出訊號。 - 2.如申明專利範圍第1項所述之該輸出電路，進一 包括： 一第一反相器，接收且將該第一致能訊號反相以產生 其反相訊號，該第一傳輸閘根據該第一致能訊號與其反相 訊號而導通或不導通；以及 17 HM-2005-0161-TW 19599twf.doc/〇〇6 一第二反相器，接收且將該第二致能訊號反相以產生 其反相訊號’該第二傳輸閘根據該第二致能訊號與其反相 訊號而導通或不導通。 3. 如申請專利範圍第2項所述之該輸出電路，其中， 該第一運算放大器'該第一反相器與該第一傳輸閘之電壓 源為一第一參考電壓與一第二參考電壓。 4. 如申請專利範圍第3項所述之該輸出電路，其中， 該第二運算放大器、該第二反相器與該第二傳輸開之電壓 源為一第三參考電壓與該第二參考電壓。 5. 如申請專利範圍第4項所述之該輸出電路，其中， 當該第一輸入電壓介於一第一範圍之間，該第一致能訊 號、該第一開關控制訊號與該第三開關控制訊號分別為正 邏輯高狀態、邏輯低狀態與負邏輯高狀態，所以該第一傳 輸閘之5亥輸出訊號與該第一輸入電壓相同，該第一開關導 通將忒第一輸入電壓當成該輸出電路之該輸出訊號，該第 三開關導通以拉高該第二傳輸閘之該輸出訊號至該第二參 考電壓。 6. 如申晴專利範圍第5項所述之該輸出電路，其中， 當該第1人電壓介於該第—範圍之間，該第二致能訊號 為負邏輯高狀態’藉錢該第二傳輸閘導通，且該第二與 該第四開關控制訊朗為邏輯低狀態，以關_第二與該 第四開關。 7·，申請專利範圍第5項所述之該輸出電路，其中， 該第一fc圍為VDDA〜〇 5*VDDA，VDDA代表該第一參考 1345198 HM-2005-0161 -TW 19599twf,doc/006 電壓。 ^如申請專利範圍第4項所述之_ 4 當該第一輸入電壓介於一第二範 路/、中 號、該第-開關控制訊號與該第 致能訊 傳輸閘之該輸出訊號與該第一輸入 -弟
導通以將該第一輸入電壓當成該輸出電路:該關 導通以拉高該第二傳輪開之該輪出二 9笛如申請專利範圍第8項所述之該輸出電路其中， =-_壓介於該第二範圍之間，該第二致能訊號 為負邏輯咼狀態，藉以使該第二傳輸閘導通，且該第二與 該第四開關控制訊號同為邏輯低狀態，以關閉該第二與^ 第四開關。 ^ 10.如申請專利範圍第8項所述之該輸出電路，其中，
s亥第二範圍為0V〜〇.5*VDDA，且VDDA代表該第一來考 電壓。 ^ > —11.如申s青專利範圍第4項所述之該輸出電路，其中， 當該第二輸入電壓介於一第三範圍之間，該第二致能訊 ，、該第二開關控制訊號與該第四該關控制訊號分別為邏 輯低狀態、邏輯低狀態與正邏輯高狀態，所以該第二傳輸 閘之輪出訊號與該第二輸入電壓相同，該第二開關導通以 將5亥第二輸入電壓當成該輸出電路之該輸出訊號，該第四 開關導通以拉低該第一傳輸閘之該輸出訊號至該第二參考 19 HM-2005-0161-TW 19599uvf.doc/006 電壓。 中，利範圍第U項所述之該輪出電路，其 電壓介於該第三範圍之間，該第-致能 讯號為邏輯低狀態以使該第一傳輸閘導通， ==控制訊號同為邏輯低狀態，細‘第一與： 中，U項所述之崎出電路，其 中忒第二乾圍為0.5*VDDan〜vddan 表該第三參考電壓。 且VDDAN代 14·如申請專利範圍第4項所述之該輪出 介於一第四範圍之間，該電第路二‘ 開關控制訊號與該第四開關控制訊號分別為邏輯 輯高狀態與正賴高狀態，所⑽第二傳輸 閘之雜出訊號與該第二輸人電壓相同，該第二開 二輸入電壓當成該輸出電路之該輸出訊號，該第 考i壓相拉低該第一傳輸閘之該輸出訊號至該第二參 ，^如申請專利範圍第14項所述之該輸出電路，其 中。’當該第二輸入電壓介於該第四範圍之間，該第一致能 訊號為邏輯低狀態以使該第一傳輸閘導通，且該第一與第 二開關控制訊朗為邏輯低狀態’藉以關閉該第—與第三 開關。 16.如申請專利範圍第14項所述之該輸出電路，其 中°亥第四範圍為0V〜0.5*VDDAN，且VDDAN代表該第 20 1345198 HM-2005-0161 -TW 19599twf.doc/006 三參考電壓。 17. —種驅動一顯示裝置之方法，包括下列步驟： 放大一第一輸入電壓或一第二輸入電壓； 在一第一致能訊號控制之下，傳遞被放大之該第一輸 入電壓； 在一第二致能訊號控制之下，傳遞被放大之該第二輸 入電壓； 在一第一開關控制訊號控制之下，切換所傳遞且放大 之該第一輸入電廢作為一驅動電壓；以及 在一第二開關控制訊號控制之下，切換所傳遞且玫大 之該第二輸入電壓作為該驅動電壓。 18. 如申請專利範圍第17項所述之該驅動方法，進〜 步包括： 將5玄第一致能訊號反相，藉以產生其反相訊號；以及 將该第二致能訊號反相，藉以產生其反相訊號。 19. 如申請專利範圍第18項所述之該驅動方法，其 中，傳遞被放大之該第一輸入電壓之步驟包括：在該第〜 致能訊號與其反相瓣。控制之下，傳遞被放大之該第 入電壓之步驟。 則 20. 如申請專利範圍第18項所述之該驅動方法，其 中’傳遞被放大之該第二輸人電壓之步驟包括：在該第二 致能訊號與其反相訊號㈣之下，傳遞被放大之該第二^ 入電壓之步驟。 j 21. 如申睛專利範圍帛17項所述之該驅動方法，進〜 21 1345198 HM-2005-0161 -TW 19599twf.doc/006 步包括下列步驟： 在一第三開關控制訊號控制之下，拉高所傳遞且放大 之該第二輸入電壓。 22. 如申請專利範圍第17項所述之該驅動方法，進一 步包括下列步驟： 在一第四開關控制訊號控制之下，拉低所傳遞且放大 之該第一輸入電壓。 23. 如申請專利範圍第17項所述之該驅動方法，其 中，當該第一輸入電壓介於一第一範圍或一第二範圍之 中，輸出該第一輸入電壓以作為該驅動電壓。 24. 如申請專利範圍第17項所述之該驅動方法，其 中，當該第一輸入電壓介於一第三範圍或一第四範圍之 中，輸出該第二輸入電壓以作為該驅動電壓。 25. 如申請專利範圍第17項所述之該驅動方法，其 中，放大該第一輸入電壓或該第二輸入電壓之步驟包括： 在單倍增益下，放大該第一輸入電壓或該第二輸入電壓之 步驟。 22
TW095134761A 2006-07-06 2006-09-20 Output circuit in a driving circuit and driving method of a display device TWI345198B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/483,080 US7639247B2 (en) 2006-07-06 2006-07-06 Output circuit in a driving circuit and driving method of a display device

Publications (2)

Publication Number Publication Date
TW200805230A TW200805230A (en) 2008-01-16
TWI345198B true TWI345198B (en) 2011-07-11

Family

ID=38918719

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095134761A TWI345198B (en) 2006-07-06 2006-09-20 Output circuit in a driving circuit and driving method of a display device

Country Status (3)

Country Link
US (1) US7639247B2 (zh)
CN (1) CN101101736B (zh)
TW (1) TWI345198B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604912B1 (ko) * 2004-10-23 2006-07-28 삼성전자주식회사 소스 라인 구동 신호의 출력 타이밍을 조절할 수 있는액정 표시 장치의 소스 드라이버
TWI381343B (zh) * 2007-03-23 2013-01-01 Himax Tech Ltd 顯示裝置及其閘極驅動器
CN101807909B (zh) * 2009-02-12 2012-07-25 奇景光电股份有限公司 应用于驱动电路的缓冲器以及应用于负载装置的驱动方法
TWI409783B (zh) * 2009-05-26 2013-09-21 Himax Tech Ltd 源極驅動器以及應用該源極驅動器之顯示器
TWI459361B (zh) * 2011-08-11 2014-11-01 Innolux Corp 液晶顯示器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135810B2 (ja) * 1995-01-31 2001-02-19 シャープ株式会社 画像表示装置
US6184855B1 (en) * 1995-06-09 2001-02-06 International Business Machines Corportion Liquid crystal display panel driving device
KR100246336B1 (ko) * 1997-03-22 2000-03-15 김영환 메모리의 출력회로
JP3307308B2 (ja) * 1997-12-22 2002-07-24 関西日本電気株式会社 出力回路
JP2002353792A (ja) * 2001-05-24 2002-12-06 Sanyo Electric Co Ltd 駆動回路および表示装置
TWI267050B (en) * 2001-11-26 2006-11-21 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof
US6700419B1 (en) * 2003-03-14 2004-03-02 Faraday Technology Corp. Driving circuit for high frequency signal
KR100608106B1 (ko) * 2003-11-20 2006-08-02 삼성전자주식회사 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법
KR100525003B1 (ko) * 2004-01-29 2005-10-31 삼성전자주식회사 프레임 상쇄 및 하프 디코딩 방법을 채용하는ｔｆｔ－ｌｃｄ 소스 드라이버 및 소스 라인 구동 방법
JP2005266311A (ja) * 2004-03-18 2005-09-29 Seiko Epson Corp 電源回路、表示ドライバ及び表示装置

Also Published As

Publication number Publication date
US20080007545A1 (en) 2008-01-10
CN101101736A (zh) 2008-01-09
CN101101736B (zh) 2010-07-21
TW200805230A (en) 2008-01-16
US7639247B2 (en) 2009-12-29

Similar Documents

Publication Publication Date Title
JP4576652B2 (ja) 液晶表示装置
US8184083B2 (en) Source driver in liquid crystal display device, output buffer included in the source driver, and method of operating the output buffer
TWI345198B (en) Output circuit in a driving circuit and driving method of a display device
JP5172748B2 (ja) 表示パネルドライバ及びそれを用いた表示装置
JP2007189699A5 (zh)
WO2015051643A1 (zh) 电平转换模块、阵列基板及显示装置
JP2003347926A (ja) レベルシフト回路、表示装置および携帯端末
US20080192883A1 (en) Shift register with six transistors and liquid crystal display using the same
US10243462B2 (en) High speed tri-level input power converter gate driver
US7973572B2 (en) Output buffer and source driver utilizing the same
JP3660126B2 (ja) データ転送回路及び液晶表示装置
KR101452645B1 (ko) 디코딩 및 스캔 드라이버
JP2008005114A (ja) 受信装置および送受信システム
JP2004247846A (ja) 信号レベル変換回路
TW200929145A (en) Driving circuit of display apparatus and driving method thereof
US20040217799A1 (en) Semiconductor circuit device
US7123236B2 (en) Level shifter with body-biased circuit
WO2005055427A1 (ja) クロックドインバータ回路、ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置
TWI294610B (en) A reference voltage circuit with a compensating circuit and a method of the same
TW201106625A (en) Circuit structure
US20080100343A1 (en) Source Driver and Level Shifting Apparatus Thereof
TWI238539B (en) A signal transmitting system and method and an outputting signal driving device thereof
US7002373B2 (en) TFT LCD gate driver circuit with two-transistion output level shifter
US7532033B2 (en) Source driver and level shifting apparatus thereof
WO1998038626A1 (fr) Circuit et procede d'entrainement d'un dispositif d'affichage a cristaux liquides