TWI459361B

TWI459361B - 液晶顯示器

Info

Publication number: TWI459361B
Application number: TW100128643A
Authority: TW
Inventors: Minghung Hsu
Original assignee: Innolux Corp
Priority date: 2011-08-11
Filing date: 2011-08-11
Publication date: 2014-11-01
Also published as: TW201308295A

Description

液晶顯示器

本發明係有關於液晶顯示器，特別有關於採用像素-掃描線電容耦合技術的液晶顯示器以及其驅動方法。

隨著液晶面板的尺寸日增，省電議題益發重要。

常見的一種省電技術，是在面板上另外佈置至少一條耦合控制線，並在上述耦合控制線以及像素電極間製作耦合電容。藉由抬升或拉降上述耦合控制線的電位，像素電極的電位會因為上述耦合電容所提供的耦合效應對應地抬升或拉降。如此一來，驅動模組可僅寫入相對低的資料電位至各像素，不足的電位則藉抬升或拉降上述耦合控制線的電位補足。如此低準位的資料電位驅動設計可達到一定的省電效果。

然而，以上耦合控制線的設計會影響面板開口率，並非理想的解決方案。

本發明揭露一種液晶顯示器，其中，一像素陣列採用像素-掃描線電容耦合技術，並且，控制該像素陣列的一驅動模組會負責調整掃描線上脈波信號的致能區間長度，使得像素與掃描線之間的耦合電容發生作用，達到低耗能的負極性像素操作。

根據本發明一種實施方式實現的一液晶顯示器包括一像素陣列以及一驅動模組。該像素陣列中，由一第一掃描線掃描的一第一像素具有一耦合電容耦接該第一像素的一像素電極至一第二掃描線，且該第二掃描線用於掃描該像素陣列中的一第二像素。該驅動模組會輸出一第一脈波給該第一掃描線、並且輸出一第二脈波給該第二掃描線。當該第一像素為負極性操作時，於第一時間間隔內，該驅動模組令該第一以及該第二脈波維持一高電位；於第二時間間隔內，令該第一脈波自該高電位切換回低電位；於第二時間間隔之後，令該第二脈波自該高電位切換回該低電位。如此一來，該第二脈波經該耦合電容耦合反應在該像素電極上的除能壓降為有效，有助於該第一像素的負極性操作。

為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖示，詳細說明如下。

第1圖圖解根據本發明一種實施方式所實現的一液晶顯示器100，其中包括有一像素陣列102以及一驅動模組104。像素陣列102是採用像素-掃描線電容耦合技術。驅動模組104包括一掃描線驅動器106、一資料線驅動器108、以及一時序控制器110。藉由掃描線驅動器106，驅動模組104輸出複數個脈波給像素陣列102上的複數條掃描線，以掃描該像素陣列102。驅動模組104會藉由控制該等脈波各自的致能區間長度，使得像素陣列102中位於像素與掃描線之間的耦合電容發生作用，幫助負極性像素操作得以低耗能方式實現。

第2A圖圖解第1圖像素陣列102的一種實施方式，其中顯示由掃描線G3掃描的像素A以及由掃描線G2掃描的像素B。以下以像素A為例，討論像素結構。像素A所對應的液晶物質LC一端連結共電位Vcom、另一端連結像素電極VA。藉由掃描線G3控制的一開關T，資料線Data的信號得以灌入像素電極VA。特別是，像素A具有一耦合電容Cc耦接該像素電極VA至掃描線G2─即所謂像素-掃描線電容耦合技術。像素B同樣採用有像素-掃描線電容耦合技術，其中具有一耦合電容Cc耦接其像素電極VB至另一條掃描線G1。

關於操作像素A為負極性，第2B圖圖解掃描線G2上一脈波(同樣標號為G2)以及掃描線G3上一脈波(同樣標號為G3)的一種設計。脈波G2以及脈波G3是採用兩階電位操作：一為高電位Vgh(此例為22伏特)；一為低電位Vgl(此例為-7伏特)。如圖所示，其中時間間隔TA為時刻t1至時刻t2的時間間隔，時間間隔TB為時刻t3至時刻t4的時間間隔。於時間間隔TA之前，脈波G2以及G3大部分時間處於低電位Vgl，待接近t1時刻，脈波G2以及G3由低電位Vgl切換至高電位Vgh，此切換動作可同步，亦可不同步。於時間間隔TA內，脈波G2以及G3同時維持高電位Vgh。於時間間隔TA切換至時間間隔TB之際(如，時刻t2-t3之間)，脈波G3由高電位Vgh切換至低電位Vgl，此時脈波G2依然維持在高電位Vgh。於時間間隔TB內，脈波G3維持低電位Vgl而脈波G2維持高電位Vgh。於時間間隔TB之末，脈波G2由高電位Vgh切換至低電位Vgl，而脈波G3維持低電位Vgl。脈波G2的高至低電位切換晚於脈波G3的高至低電位切換。

基於上述脈波G2以及G3設計，資料線Data所提供的資料電位(同樣標號為Data)在時間間隔TA內是為了脈波G3所掃描的像素A之驅動而供應，在時間間隔TB內為了脈波G2所掃描像素B之驅動而供應；此實施例是先供應0.5伏特再供應6.5伏特。

對已充電至0.5伏特的像素電極VA而言，脈波G3的除能會對像素電極VA產生一前餽效應(feedthrough effect)，藉由開關T的閘汲極寄生電容，使之降至-0.5伏特。接著，脈波G2的除能壓降會經由像素A的耦合電容Cc耦合至像素電極VA，使之自-0.5伏特更降至-5.5伏特，呈負極性操作(以共電位Vcom為0V為例)。整理之，像素A的負極性操作僅需要在資料線Data上施予0.5伏特的資料電位，其充放電之壓差較傳統負極性像素操作所需的-4.5伏特資料電位低(以共電位Vcom為0V為基準)，達到省電的目的。另外，關於像素B，其中耦合電容Cc所連結的掃描線G1的掃描需早於掃描線G2結束。如此一來，已被充電至6.5伏特的像素電極VB僅受脈波G2除能所引發的前餽效應影響，只下拉至5.5伏特。像素B因而可確保是以正極性操作。

另外，考慮極性反轉議題。為了使像素B為負極性操作、且使像素A為正極性操作，一種實施方式是令掃描線G1上的脈波(以下以G1稱之)與脈波G2於一第一時間間隔內，保持高電位Vgh。於晚於該第一時間間隔的一第二時間間隔內，脈波G2由高電位Vgh切換至低電位Vgl，脈波G1維持高電位Vgh。於第二時間間隔之後，脈波G1由高電位Vgh切換至低電位Vgl，而脈波G2依然維持低電位Vgl。換句話說，令脈波G1的致能區間長於脈波G2的致能區間，掃描線G2的掃描早於掃描線G1結束。

如以上所討論，所揭露技術簡單控制掃描線脈波的致能區間長度即完成像素-掃描線電容耦合之像素陣列的操作，並達到省電顯像的目的。

此段討論所揭露之耦合電容Cc的一種設計方式。以第2A圖像素A中的耦合電容Cc為例，其電容值(同樣標號為Cc)可遵循以下方程式：

Cc=ΔVPPS*Ctotal/(Vgl-Vgh)，

其中，ΔVPPS為脈波G2的高至低電位切換藉耦合電容Cc於像素電極VA上形成的一目標耦合壓降(可對應第2B圖例的-5伏特)；且Ctotal為自像素電極VA所觀察到的一總合電容。此說明書其他部分所討論到的耦合電容皆可以此原則製作。

此外，掃描線脈波的致能區間長度控制更可用來降低資料線上的資料電位變動程度(toggle)。說明之，第3A圖較第2A圖更考慮掃描線G4掃描的一像素D以及掃描線G5掃描的一像素C。基於與像素A相同的設計，像素D具有一耦合電容Cc耦接像素電極VD至掃描線G3，且像素C具有一耦合電容Cc耦接像素電極VC至掃描線G4。像素A、B、C以及D共用一條資料線Data。

關於像素A與C之負極性操作以及像素B與D之正極性操作，第3B圖圖解掃描線G2、G3、G4、G5上脈波(同樣標號為G2、G3、G4、G5)的一種實施方式。脈波G2、G3、G4與G5是採用兩階電位操作：一為高電位Vgh；一為低電位Vgl。時間間隔TA為時刻t1至t2的時間間隔，時間間隔TB為時刻t3至t4的時間間隔，時間間隔TC為時刻t5至t6的時間間隔，時間間隔TD為時刻t6至t7的時間間隔。於時間間隔TA之前，脈波G2、G3、G4及G5大部分時間處於低電位Vgl，待接近t1時刻，脈波G2以及G3由低電位Vgl切換至高電位Vgh，此切換動作可同步，亦可不同步。於時間間隔TA內，脈波G2以及G3維持高電位Vgh，同時G4及G5維持低電位Vgl。於時間間隔TA切換至時間間隔TB時(如，時刻t2-t3之間)，脈波G3由高電位Vgh切換至低電位Vgl，脈波G4以及G5由低電位Vgl切換至高電位Vgh，以上切換動作可同步，亦可不同步，此時脈波G2依然維持在高電位Vgh。於時間間隔TB內，脈波G3維持低電位Vgl而脈波G2、G4及G5維持高電位Vgh。於時間間隔TB切換至時間間隔TC時(如，時刻t4-t5之間)，脈波G5由高電位Vgh切換至低電位Vgl。於時間間隔TC之內，脈波G2及脈波G4維持高電位Vgh，而脈波G3及G5維持低電位Vgl。於時間間隔TC切換至時間間隔TD時，脈波G2由高電位Vgh切換至低電位Vgl。於時間間隔TD結尾，脈波G4由高電位Vgh切換至低電位Vgl，之後所有脈波G2、G3、G4及G5維持在低電位Vgl。

基於上述脈波G2-G5設計，資料線Data所提供的資料電位(同樣標號為Data)在時間間隔TA是為了脈波G3所掃描的像素A之驅動而設計，在時間間隔TB是為了脈波G5所掃描的像素C之驅動而設計，在時間間隔TC是為了脈波G2所掃描的像素B之驅動而設計，在時間間隔TD是為了脈波G4所掃描的像素D之驅動而設計。如圖所示，資料線Data於時刻t1至t4內(包括時間間隔TA及時間間隔TB)是先供應0.5伏特資料電位給負極性操作的像素A與C，於時刻t5之後(包括時間間隔TC及時間間隔TD)再供應6.5伏特資料電位給正極性操作的像素B與D。由於同極性操作的資料電位被兩兩連續輸出，資料電位Data的切換(toggle)遠較一正一負切換的操作不頻繁，能節省更多能量。以下一一討論像素電極VA、VC、VB以及VD的變動。

對已充電至0.5伏特的像素電極VA而言，脈波G3的除能會對像素電極VA產生前餽效應，使之降至-0.5伏特。接著，脈波G2的除能壓降會經由像素A的耦合電容Cc耦合至像素電極VA，使之自-0.5伏特更降至-5.5伏特，呈負極性操作。對已充電至0.5伏特的像素電極VC而言，脈波G5的除能會對像素電極VC產生前餽效應，使之降至-0.5伏特。接著，脈波G4的除能壓降會經由像素C的耦合電容Cc耦合至像素電極VC，使之自-0.5伏特更降至-5.5伏特，呈負極性操作。整理之，像素A與C的負極性操作僅需要在資料線Data上施予0.5伏特的資料電位，較傳統負極性像素操作所需的-4.5伏特資料電位低(以共電位Vcom為0V為基準)，達到省電的目的。

另外，關於像素B，其中耦合電容Cc所連結的掃描線G1的掃描需早於掃描線G2結束。如此一來，已被充電至6.5伏特的像素電極VB僅受脈波G2除能所引發的前餽效應影響，只下拉至5.5伏特。像素B因而可確保是以正極性操作。關於像素D，其中耦合電容Cc所連結的掃描線G3的掃描是早於掃描線G4結束，已被充電至6.5伏特的像素電極VD僅受脈波G4除能所引發的前餽效應影響，只下拉至5.5伏特。像素D可確保是以正極性操作。上述技術可妥善實現液晶顯示的極性控制需求。

必須聲明的是，基於第3B圖所示之驅動線脈波G2-G5設計，更可變形出其他脈波形式使得資料線Data切換頻率更低。例如，更考慮掃描線G5之後的掃描線G6與G7，令其上脈波(同樣稱之為G6以及G7)在脈波G5除能之後且脈波G2的除能之前致能，且令脈波G6的除能晚於脈波G4的除能，且令脈波G7的除能早於脈波G2的除能。如此一來，同極性操作的資料電位將被三個、三個連續輸出；資料線Data上的變動(toggle)更和緩。

第4A圖圖解第1圖像素陣列102的另外一種實施方式，其中採用2G1D架構。以下以兩條掃描線G1以及G2與一條資料線Data所控制的像素A與B為例，說明此架構如合實現像素-掃描線電容耦合。如圖所示，由掃描線G1掃描的像素A具有一耦合電容Cc耦接像素電極VA至掃描線G2；且由掃描線G2掃描的像素B具有一耦合電容Cc耦接像素電極VB至掃描線G1。像素A與像素B共用資料線D1。

關於操作像素A為負極性，第4B圖圖解掃描線G1上一脈波(同樣標號為G1)以及掃描線G2上一脈波(同樣標號為G2)的一種設計。脈波G1以及脈波G2是採用兩階電位操作：一為高電位Vgh；一為低電位Vgl。其中時間間隔TA為時刻t1至t2的時間間隔，時間間隔TB為時刻t3至t4的時間間隔。於時間間隔TA之前，脈波G1以及G2大部分時間處於低電位Vgl，待接近t1時刻，脈波G1以及G2由低電位Vgl切換至高電位Vgh，此切換動作可同步，亦可不同步。於時間間隔TA內，脈波G1以及G2同時維持高電位Vgh。於時間間隔TA切換至時間間隔TB時(如，時刻t2-t3)，脈波G1由高電位Vgh切換至低電位Vgl，此時脈波G2依然維持在高電位Vgh。於時間間隔TB內，脈波G1維持低電位Vgl而脈波G2維持高電位Vgh。於時間間隔TB之末，脈波G2由高電位Vgh切換至低電位Vgl，而脈波G1維持低電位Vgl。脈波G2的高至低電位切換晚於脈波G1的高至低電位切換。

基於上述脈波G1以及G2設計，資料線Data所提供的資料電位(同樣標號為Data)在時間間隔TA是為了脈波G1所掃描的像素A之驅動而供應，在時間間隔TB是為了脈波G2所掃描的像素B之驅動而供應；此實施例是先供應6伏特再供應11伏特。

對已充電至6伏特的像素電極VA而言，脈波G1的除能會對像素電極VA產生前餽效應，使之降至5伏特。接著，脈波G2的除能壓降會經由像素A的耦合電容Cc耦合至像素電極VA，使之自5伏特更降至0伏特，呈負極性操作(以共電位Vcom為5V為例)。整理之，關於像素A的負極性操作，施加在資料線Data上的資料電位不需要如傳統負極性像素操作一樣下達1伏特，資料電位Data可在較窄的範為變動，因而較省電。另外，關於像素B，其中耦合電容Cc所連結的掃描線G1的掃描早於掃描線G2結束。如此一來，已被充電至11伏特的像素電極VB僅受脈波G2除能所引發的前餽效應影響，只下拉至10伏特。像素B因而可確保是以正極性操作。

此段落更考慮共用該資料線Data、且由掃描線G3所掃描的像素C以及掃描線G4所掃描像素D。同樣的，基於像素-掃描線電容耦合設計，像素C具有一耦合電容Cc耦接像素電極VC至掃描線G4；且像素D具有一耦合電容Cc耦接像素電極VD至掃描線G3。為了符合液晶顯示的極性控制需求，像素A為負極性、像素B為正極性操作時，像素C需為正極性操作、且像素D需為負極性操作。因此，參考第4B圖，相反於脈波G1與G2的除能順序，掃描線G3上的脈波(同樣標號為G3)是晚於掃描線G4上的脈波(同樣標號為G4)除能的。如以上所討論，所揭露技術簡單控制掃描線脈波的致能區間長度即完成像素-掃描線電容耦合之像素陣列的操作，並達到省電顯像的目的。

第5A圖圖解第1圖像素陣列102的另外一種實施方式，其中有如像素P1以及像素P2的兩種像素結構，且同一行採用同樣像素結構，相鄰行採用不同像素結構。特別指出像素P1、P2、P3、P4、P5以及P6討論之。掃描線G1掃描的像素P1以一耦合電容Cc耦合掃描線G2。掃描線G2掃描的像素P2以一耦合電容Cc耦合掃描線G1。掃描線G2更有掃描像素P3，其中以一耦合電容Cc耦合掃描線G3。掃描線G3掃描的像素P4以一耦合電容Cc耦合掃描線G2。掃描線G3更有掃描像素P5，其中以一耦合電容Cc耦合掃描線G4。掃描線G4掃描的像素P6以一耦合電容Cc耦合掃描線G3。以上設計包括像素-掃描線電容耦合技術。像素P1、P3與P5共用資料線Dn。像素P2、P4與P6共用資料線Dn+1。

關於操作像素P1、P4以及P5為負極性、像素P2、P3以及P6為正極性，第5B圖圖解掃描線上脈波的一種實施方式；採用的是Vgh、Vgl兩階電位操作。以下特別討論掃描線G1-G4的脈波(同樣標號為G1-G4)。脈波G1以及G2約同時致能，且脈波G2較脈波G1晚除能。設計在脈波G1的除能後且脈波G2的除能前，脈波G3以及G4約同時致能。脈波G3的除能需早於脈波G2的除能，且脈波G4的除能需晚於脈波G2的除能。後續掃描線脈波─例如G5、G6、G7等─遵循同樣原則操作。

基於上述脈波G1-G4設計，資料線Dn所提供的資料電位對應的像素順序是像素P1(由脈波G1掃描)早於像素P5(由脈波G3掃描)早於像素P3(由脈波G2掃描)，資料線Dn+1所提供的資料電位對應的像素順序是像素P4(由脈波G3掃描)早於像素P2(由脈波G2掃描)早於像素P6(由脈波G4掃描)。

以上驅動技術妥善利用像素-掃描線電容耦合結構顯著改善負極性像素操作的耗能。

第6A圖圖解第1圖像素陣列102的另外一種實施方式。首先，特別指出像素P1-P6討論之。掃描線G1掃描的像素P1以一耦合電容Cc耦合掃描線G2。掃描線G2掃描的像素P2以一耦合電容Cc耦合掃描線G1。掃描線G3掃描的像素P3以一耦合電容Cc耦合掃描線G2。掃描線G2更有掃描像素P4，其中以一耦合電容Cc耦合掃描線G3。掃描線G4掃描的像素P5以一耦合電容Cc耦合掃描線G3。掃描線G3更有掃描像素P6，其中以一耦合電容Cc耦合掃描線G4。以上設計包括像素-掃描線電容耦合技術。像素P1、P2、P5與P6共用資料線Dn。像素P3使用的是資料線Dn-1。像素P4使用的是資料線Dn+1。

關於操作像素P1、P3以及P6為負極性、像素P2、P4以及P5為正極性，第6B圖圖解掃描線上脈波的一種實施方式；採用的是Vgh、Vgl兩階電位操作。以下特別討論掃描線G1-G4的脈波(同樣標號為G1-G4)。脈波G1以及G2約同時致能，且脈波G2較脈波G1晚除能。設計在脈波G1的除能後且脈波G2的除能前，脈波G3以及G4約同時致能。脈波G3的除能需早於脈波G2的除能，且脈波G4的除能需晚於脈波G2的除能。後續掃描線脈波─例如G5、G6、G7等─遵循同樣原則操作。

基於上述脈波G1-G4設計，資料線Dn所提供的資料電位對應的像素順序是像素P1(由脈波G1掃描)早於像素P6(由脈波G3掃描)早於像素P2(由脈波G2掃描)早於像素P5(由脈波G4掃描)。

除了第6B圖所示的掃描線脈波實施例，第6A圖所揭露的像素陣列同樣可藉由調整掃描線脈波的致能區間長度來降低資料線上的資料電位變動程度(toggle)。說明之，以下段落更考慮第6A圖中的像素P7-P10。如圖所示，掃描線G4更有掃描像素P7，其中以一耦合電容Cc耦合掃描線G5。掃描線G5掃描的像素P8以一耦合電容Cc耦合掃描線G4。掃描線G5更有掃描像素P9，其中以一耦合電容Cc耦合掃描線G6。掃描線G6掃描的像素P10以一耦合電容Cc耦合掃描線G5。以上設計包括像素-掃描線電容耦合技術。像素P9與P10與像素P1、P2、P5與P6共用資料線Dn。像素P7與像素P3共用的是資料線Dn-1。像素P8與像素P4共用資料線Dn+1。

關於操作像素P1、P3、P6、P8以及P9為負極性、像素P2、P4、P5、P7以及P10為正極性，第6C圖圖解掃描線上脈波的一種實施方式；採用的是Vgh、Vgl兩階電位操作。以下特別討論掃描線G1-G6的脈波(同樣標號為G1-G6)。脈波G1以及G2約同時致能，且脈波G2較脈波G1晚除能。設計在脈波G1的除能後且脈波G2的除能前，脈波G3以及G4約同時致能。脈波G3的除能需早於脈波G2的除能，且脈波G4的除能需晚於脈波G2的除能。設計在脈波G3的除能後且脈波G2的除能前，脈波G5以及G6約同時致能。脈波G5的除能需早於脈波G2的除能，且脈波G6採取與脈波G2相同的致能寬度，晚於脈波G4的除能。後續掃描線脈波─例如G7、G8等─遵循同樣原則操作。

基於上述脈波G1-G6設計，資料線Dn所提供的資料電位對應的像素順序是像素P1(負極性，由脈波G1掃描)早於像素P6(負極性，由脈波G3掃描)早於像素P9(負極性，由脈波G5掃描)早於像素P2(正極性，由脈波G2掃描)早於像素P5(正極性，由脈波G4掃描)早於像素P10(正極性，由脈波G6掃描)。資料電位被多個集合傳送，資料線Dn變動程度(toggle)相當小，可顯著省電。資料線Dn-1及資料線Dn+1依此驅動方式類推。以上驅動技術妥善利用像素-掃描線電容耦合結構顯著改善顯像耗能。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．液晶顯示器

102．．．像素陣列

104．．．驅動模組

106．．．掃描線驅動器

108．．．資料線驅動器

110．．．時序控制器。

A-D．．．像素

Cc．．．耦合電容

Data、Dn-1-Dn+1．．．資料線

G1-G9．．．掃描線

LC．．．液晶物質

P1-P10．．．像素

t1…t7．．．時刻

T．．．開關

TA、TB、TC、TD．．．時間間隔

VA-VD．．．像素電極

Vcom．．．共電位

Vgh、Vgl．．．高、低電位

第1圖圖解根據本發明一種實施方式所實現的一液晶顯示器100；

第2A圖圖解第1圖像素陣列102的一種實施方式；

第2B圖以波形圖圖解將第2A圖像素A、B分別以負、正極性操作的一種實施方式；

第3A圖圖解第1圖像素陣列102的一種實施方式；

第3B圖以波形圖圖解將第3A圖像素A、C以負極性操作、將像素B、D以正極性操作的一種實施方式；

第4A圖圖解第1圖像素陣列102的一種實施方式；

第4B圖以波形圖圖解將第3B圖像素A、D以負極性操作、將像素B、C以正極性操作的一種實施方式；

第5A圖圖解第1圖像素陣列102的一種實施方式；

第5B圖以波形圖圖解將第5A圖像素P1、P2、P5以負極性操作、將像素P2、P3、P6以正極性操作的一種實施方式；

第6A圖圖解第1圖像素陣列102的一種實施方式；且

第6B、6C圖以波形圖圖解將第6A圖像素P1、P3、P6、P7、P9以負極性操作、將像素P2、P4、P5、P7、P10以正極性操作的兩種實施方式。

100．．．液晶顯示器

102．．．像素陣列

104．．．驅動模組

106．．．掃描線驅動器

108．．．資料線驅動器

110．．．時序控制器

Claims

一種液晶顯示器，包括：一像素陣列，其中，由一第一掃描線掃描的一第一像素具有一耦合電容耦接該第一像素的一像素電極及一第二掃描線，該第二掃描線用於掃描該像素陣列中的一第二像素；以及一驅動模組，輸出一第一脈波給該第一掃描線、並且輸出一第二脈波給該第二掃描線，其中，當該第一像素為負極性操作時，該驅動模組令該第一以及該第二脈波由一低電位切換為一高電位後，更令該第二脈波較該第一脈波晚自該高電位切換回該低電位。
如申請專利範圍第1項所述之液晶顯示器，其中，該第一像素內該耦合電容遵循以下方程式：其中：Cc為該耦合電容的電容值；ΔVPPS為該第二脈波的高至低電位切換藉該耦合電容於該第一像素該像素電極上形成的一目標耦合壓降；Ctotal為自該第一像素該像素電極所觀察到的一總合電容；Vgl為該低電位；且Vgh為該高電位。
如申請專利範圍第1項所述之液晶顯示器，其中：該像素陣列中由該第二掃描線掃描的該第二像素具有一耦合電容耦接該第二像素的一像素電極及一第三掃描線；該驅動模組輸出一第三脈波給該第三掃描線；並且在該第一像素為負極性操作的情況下，該驅動模組更令該第三脈波的高至低電位切換早於該第二脈波的高至低電位切換，以確保該第二像素為正極性操作。
如申請專利範圍第3項所述之液晶顯示器，其中，當該第一像素為正極性操作、且該第二像素為負極性操作時，該驅動模組令該第二以及該第三脈波由該低電位切換為該高電位後，更令該第三脈波較該第二脈波晚自該高電位切換回該低電位、並且令該第二脈波的高至低電位切換早於該第一脈波的高至低電位切換。
如申請專利範圍第3項所述之液晶顯示器，其中：該像素陣列中由一第四掃描線掃描的一第三像素具有一耦合電容耦接該第三像素的一像素電極及一第五掃描線；該像素陣列中由該第五掃描線掃描的一第四像素具有一耦合電容耦接該第四像素的一像素電極及該第一掃描線；該驅動模組輸出一第四脈波給該第四掃描線、並且輸出一第五脈波給該第五掃描線；且在該第一像素為負極性操作且該第二像素為正極性操作的情況下，該驅動模組更令該第四以及該第五脈波於該第一脈波的高至低電位切換之後且該第二脈波的高至低電位切換之前自該低電位切換為該高電位、且令該第四脈波的高至低電位切換早於該第二脈波的高至低電位切換、並且令該第五脈波的高至低電位切換晚於該第二脈波的高至低電位切換，以使該第三像素為負極性操作、且確保該第四像素為正極性操作。
如申請專利範圍第5項所述之液晶顯示器，其中：上述第一、第二、第三以及第四像素共用一資料線；且於操作該第一以及該第三像素為負極性、且該第二以及該第四像素為正極性時，該驅動模組令該第一像素的資料電位早於該第三像素的資料電位、且該第三像素的資料電位早於該第二像素的資料電位、且該第二像素的資料電位早於該第四像素的資料電位傳送於該資料線上。
如申請專利範圍第1項所述之液晶顯示器，其中：該像素陣列中由該第二掃描線掃描的該第二像素具有一耦合電容耦接該第二像素的一像素電極及該第一掃描線；且該第一以及該第二像素共用一資料線。
如申請專利範圍第7項所述之液晶顯示器，其中：該像素陣列中由一第三掃描線掃描的一第三像素具有一耦合電容耦接該第三像素的一像素電極及一第四掃描線；該像素陣列中由該第四掃描線掃描的一第四像素具有一耦合電容耦接該第四像素的一像素電極及該第三掃描線；上述第三與第四像素與上述第一以及第二像素共用該資料線；該第一像素與該第三像素相鄰於該資料線一第一側，且該第二像素與該第四像素相鄰於該資料線一第二側；該驅動模組輸出一第三脈波給該第三掃描線、並且輸出一第四脈波給該第四掃描線；且在該第一像素為負極性操作的情況下，該驅動模組更令該第三以及該第四脈波在該第二脈波的高至低電位切換後一同自該低電位切換至該高電位，並且令該第三脈波較該第四脈波晚自該高電位切換回該低電位，以使該第四像素也為負極性操作。
如申請專利範圍第1項所述之液晶顯示器，其中：該像素陣列中由該第二掃描線掃描的該第二像素具有一耦合電容耦接該第二像素的一像素電極及該第一掃描線；上述第二掃描線更用於掃描該像素陣列中的一第三像素，該第三像素具有一耦合電容耦接該第三像素的一像素電極及一第三掃描線；該像素陣列中由該第三掃描線掃描的一第四像素具有一耦合電容耦接該第四像素的一像素電極及該第二掃描線；上述第三掃描線更用於掃描該像素陣列中的一第五像素，該第五像素具有一耦合電容耦接該第五像素的一像素電極及一第四掃描線；該像素陣列中由該第四掃描線掃描的一第六像素具有一耦合電容耦接該第六像素的一像素電極及該第三掃描線；該驅動模組輸出一第三脈波給該第三掃描線、並且輸出一第四脈波給該第四掃描線；並且在該第一像素為負極性操作的情況下，該驅動模組更令該第三以及該第四脈波是在該第一脈波的高至低電位切換後且該第二脈波的高至低電位切換前一同自該低電位切換至該高電位，且令該第三脈波較該第二脈波早自該高電位切換回該低電位，且令該第四脈波較該第二脈波晚自該高電位切換回該低電位，以使該第四以及該第五像素也為負極性操作。
如申請專利範圍第9項所述之液晶顯示器，其中：上述第一、第三以及第五像素共用一第一資料線；上述第二、第四以及第六像素共用一第二資料線；該驅動模組令該第一像素的資料電位先於該第五像素的資料電位、且該第五像素的資料電位先於該第三像素的資料電位傳送於該第一資料線上；並且該驅動模組更令該第四像素的資料電位先於該第二像素的資料電位、且該第二像素的資料電位先於該第六像素的資料電位傳送於該第二資料線上。
如申請專利範圍第1項所述之液晶顯示器，其中：該像素陣列中由該第二掃描線掃描的該第二像素具有一耦合電容耦接該第二像素的一像素電極及該第一掃描線；該像素陣列中由一第三掃描線掃描的一第三像素具有一耦合電容耦接該第三像素的一像素電極及該第二掃描線；上述第二掃描線更用於掃描該像素陣列中的一第四像素，該第四像素具有一耦合電容耦接該第四像素的一像素電極及該第三掃描線；該像素陣列中由一第四掃描線掃描的一第五像素具有一耦合電容耦接該第五像素的一像素電極及該第三掃描線；上述第三掃描線更用於掃描該像素陣列中的一第六像素，該第六像素具有一耦合電容耦接該第六像素的一像素電極及該第四掃描線；該驅動模組更輸出一第三脈波給該第三掃描線、並且輸出一第四脈波給該第四掃描線；並且在該第一像素為負極性操作的情況下，該驅動模組更令該第三以及該第四脈波是在該第一脈波的高至低電位切換後且該第二脈波的高至低電位切換前一同自該低電位切換至該高電位，且令該第三脈波較該第二脈波早自該高電位切換回該低電位，且令該第四脈波較該第二脈波晚自該高電位切換回該低電位，以使該第三以及該第六像素也為負極性操作。
如申請專利範圍第11項所述之液晶顯示器，其中：上述第一、第二、第五以及第六像素共用一第一資料線，該第一以及該第五像素位於該第一資料線的一第一側，且該第二以及該第六像素位於該第一資料線的一第二側；該第三像素相鄰該第一像素以及該第五像素，且使用該第一資料線該第一側上相鄰該第一資料線的一第二資料線；該第四像素相鄰該第二像素以及該第六像素，且使用該第一資料線該第二側上相鄰該第一資料線的一第三資料線；該驅動模組更令該第一像素的資料電位先於該第六像素的資料電位、該第六像素的資料電位先於該第二像素的資料電位、且該第二像素的資料電位先於該第五像素的資料電位傳送於該第一資料線上。
如申請專利範圍第11項所述之液晶顯示器，其中：上述第四掃描線更用於掃描該像素陣列中的一第七像素，該第七像素具有一耦合電容耦接該第七像素的一像素電極及一第五掃描線；該像素陣列中由該第五掃描線掃描的一第八像素具有一耦合電容耦接該第八像素的一像素電極至該第四掃描線；上述第五掃描線更用於掃描該像素陣列中的一第九像素，該第九像素具有一耦合電容耦接該第九像素的一像素電極及一第六掃描線；該像素陣列中由該第六掃描線掃描的一第十像素具有一耦合電容耦接該第十像素的一像素電極及該第五掃描線；該驅動模組更輸出一第五脈波給該第五掃描線、並且輸出一第六脈波給該第六掃描線；並且在該第一像素為負極性操作的情況下，該驅動模組更令該第五以及該第六脈波是在該第三脈波的高至低電位切換後且在該第二脈波的高至低電位切換前一同自該低電位切換至該高電位，且令該第五脈波較該第二脈波早自該高電位切換回該低電位，且令該第六脈波的致能寬度與該第二脈波相等，以使該第八以及該第九像素也為負極性操作。
如申請專利範圍第13項所述之液晶顯示器，其中：上述第一、第二、第五、第六、第九以及第十像素共用一第一資料線，該第一、該第五以及該第九像素位於該第一資料線的一第一側，且該第二、該第六以及該第十像素位於該第一資料線的一第二側；該第三像素相鄰該第一以及該第五像素，且使用該第一資料線該第一側上相鄰該第一資料線的一第二資料線；該第四像素相鄰該第二以及該第六像素，且使用該第一資料線該第二側上相鄰該第一資料線的一第三資料線；該第七像素相鄰該第五以及該第九像素，且使用該第二資料線；該第八像素相鄰該第六以及該第十像素，且使用該第三資料線；該驅動模組更令該第一像素的資料電位先於該第六像素的資料電位、該第六像素的資料電位先於該第九像素的資料電位、該第九像素的資料電位先於該第二像素的資料電位、且該第二像素的資料電位先於該第五像素的資料電位、且該第五像素的資料電位先於該第十像素的資料電位傳送於該第一資料線上；該驅動模組更令該第三像素的資料電位先於該第七像素的資料電位傳送於該第二資料線上；且該驅動模組更令該第八像素的資料電位先於該第四像素的資料電位傳送於該第三資料線上。