CN101101736A - 显示装置的驱动电路的输出电路与驱动方法 - Google Patents

显示装置的驱动电路的输出电路与驱动方法 Download PDF

Info

Publication number
CN101101736A
CN101101736A CNA2006101598893A CN200610159889A CN101101736A CN 101101736 A CN101101736 A CN 101101736A CN A2006101598893 A CNA2006101598893 A CN A2006101598893A CN 200610159889 A CN200610159889 A CN 200610159889A CN 101101736 A CN101101736 A CN 101101736A
Authority
CN
China
Prior art keywords
signal
input voltage
switch
transmission gate
output circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101598893A
Other languages
English (en)
Other versions
CN101101736B (zh
Inventor
张耀光
邱明正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Publication of CN101101736A publication Critical patent/CN101101736A/zh
Application granted granted Critical
Publication of CN101101736B publication Critical patent/CN101101736B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一输出电路，藉由使用低电压容限度的开关得到具有大电压摆动的输出信号。此输出电路包括：二运算放大器，分别接收正输入电压与负输入电压；二传输门，分别传送前述运算放大器的输出信号；四开关，分别传送前述二传输门的输出信号，作为输出电路的输出信号；拉高其中一个传输门的输出信号；以及拉低另一传输门的输出信号。

Description

显示装置的驱动电路的输出电路与驱动方法
技术领域
本发明关于显示装置的驱动电路的输出电路及其驱动方法，且特别关于使用低电压开关的显示装置的驱动电路的输出电路及其驱动方法。
背景技术
液晶显示器(liquid crystal display，简称为LCD)具有许多优点，包括具有较轻的重量、体积小、低功率消耗与低辐射，且近几年来被广泛地使用。
一般而言，液晶显示器包含：面板、依次启动面板门极线的门极驱动器(gate driver)与传送影像数据至面板各源极线(source line)的源极驱动器(source driver)。源极驱动器至少包括位移寄存器(shift register)、数据锁存器(data latch)、数字/模拟转换器(D/A converter)及其输出电路(output circuit)。在极性反转之中，源极驱动器的输出电压可能会驱动，比如自+5V至-5V的电压。对正极性而言，其输出电压为+5V至0V；对负极性而言，其输出电压为-5V至0V。在此例中，为了使源极驱动器达到10V摆动范围的电压，输出电路中的开关必须具有至少10V的容限度，由此可能会导致源极驱动器的大芯片面积。
因此，需要一种使用低电压开关的输出电路，其具有低电压容限度，藉以减少源极驱动器的芯片面积。
发明内容
本发明其一目的为提供一种使用低电压开关的输出电路，其具有大电压容限度，藉以减少源极驱动器的芯片面积。
为了至少达到上述及其它目的，本发明提供一种输出电路，其适用于显示装置的驱动电路。此输出电路包含：第一运算放大器，接收第一输入电压；第二运算放大器，接收第二输入电压；第一传输门，在第一使能信号控制之下，传送第一运算放大器的输出信号；第二传输门，在第二使能信号控制之下，传送第二运算放大器的输出信号；第一开关，在第一开关控制信号控制之下，传送第一传输门的输出信号，藉以产生输出电路的输出信号；第二开关，在第二开关控制信号控制之下，传送第二传输门的输出信号，藉以产生输出电路的输出信号；第三开关，在第三开关控制信号控制之下，拉高(pullup)第二传输门的输出信号；第四开关，在第四开关控制信号控制之下，拉低(pull down)第一传输门的输出信号；第一反相器，接收且将第一使能信号反相，藉以产生其反相信号，第一传输门根据第一使能信号及其反相信号而导通或不导通；第二反相器，接收且将第二使能信号反相，藉以产生其反相信号，第二传输门根据第二使能信号及其反相信号而导通或不导通。
进一步地，本发明提供一种经由低电压容限度开关驱动显示装置的方法。此方法包括下列步骤：放大第一输入电压或第二输入电压；在第一使能信号控制之下，传送经放大的第一输入电压；在第二使能信号之下，传送经放大的第二输入电压；在第一开关控制信号控制之下，切换经传送且放大的第一输入电压，以作为此显示装置的驱动电压；在第二开关控制信号控制之下，切换经传送且放大的第二输入电压，以作为此显示装置的驱动电压。
进一步地，在第一使能信号及其反相信号控制之下，传送经放大的第一输入电压。在第二使能信号及其反相信号控制之下，传送经放大的第二输入电压。在第三开关控制信号控制之下，将所传送且放大的第二输入电压拉高。在第四开关控制信号控制之下，将所经传送且放大的第一输入电压拉低。第一输入电压或第二输入电压经单倍增益放大。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特给出本发明的优选实施例，并配合附图，作详细说明如下。
附图说明
图1绘示为在显示装置的驱动电路中的输出电路的电路图。
主要组件符号说明：
OP21、OP22：运算放大器
TM21、TM22：传输门
INV21、INV22：反相器
TN21、TN22、TP21、TP22：开关
具体实施方式
为了使本发明的内容更为明了，以下特给出实施例作为本发明确实能够据以实施的范例。
在此实施例中，输出电路只使用电压容限度为5V的开关，此输出电路可驱动摆幅为+5V～0V与-5V～0V之间的输出电压。
图1绘示为在显示装置的驱动电路中的输出电路的电路图。如图1所示，此输出电路包含运算放大器OP21～OP22，反相器INV21～INV22，传输门TM21～TM22与开关TP21～TP22及TN21～TN22。在此实施例中，使用三个参考电压VDDA(+5V)、VSSA(0V)与VDDAN(-5V)。一般而言，在输出电路操作中，只有输入电压INP与INN之一会被拉高。换而言之，假设输入电压INP与INN其一为非零电压，则另一为0V。
运算放大器OP21在电压VDDA与VSSA之间操作。运算放大器OP21具有反相输入端、非反相输入端与输出端。此运算放大器OP2 1经由非反相输入端接收正输入电压INP，此正输入电压INP的电压摆动范围为+5V～0V之间。运算放大器OP21的输出信号会馈入至运算放大器OP21的反相输入端。换而言之，此运算放大器OP21具有单倍增益。
运算放大器OP22在电压VDDAN与VSSA之间操作。运算放大器OP22具有反相输入端、非反相输入端与输出端。此运算放大器OP22经由非反相输入端接收负输入电压INN，此负输入电压INN的电压摆动范围为-5V～0V之间。运算放大器OP22的输出信号会馈入至运算放大器OP22的反相输入端。换而言之，此运算放大器OP22具有单倍增益。
反相器INV21接收且将使能信号ENP反相得其反相信号。此反相器INV21在电压VDDA与VSSA之间操作。此使能信号ENP连接至传输门TM21。由反相器INV21所输出的使能信号ENP的反相信号也连接至传输门TM21。此使能信号ENP至少有两个逻辑状态，正逻辑高状态(+5V)与逻辑低状态(0V)。
反相器INV22接收且将一使能信号ENN反相得其反相信号。此反相器INV22在电压VDDAN与VSSA之间操作。此使能信号ENN连接至传输门TM22。由反相器INV22所输出的使能信号ENN的反相信号也连接至传输门TM22。此使能信号ENN至少有两个逻辑状态，负逻辑高状态(-5V)与逻辑低状态(0V)。
传输门TM21接收运算放大器OP21的输出信号。此传输门TM21在电压VDDA与VSSA之间操作。在使能信号ENP及其反相信号控制之下，传输门TM21会导通或不会导通。当使能信号ENP为正逻辑高状态时，传输门TM21会导通；当使能信号ENP为逻辑低状态时，传输门TM21不会导通。此传输门TM21产生一输出信号PNET至开关TP21与TN22。一般而言，当传输门TM21导通时，传输门TM21的输出信号PNET与正输入电压INP相同。
传输门TM22接收运算放大器OP22的输出信号。此传输门TM22在电压VDDAN与VSSA之间操作。在使能信号ENN及其反相信号控制之下，传输门TM21会导通或不会导通。当使能信号ENN为逻辑低状态时，传输门TM22会导通；当使能信号ENN为负逻辑高状态时，传输门TM22不会导通。此传输门TM21产生一输出信号PNET至开关TP21与TN22。此传输门TM22产生一输出信号NNET至开关TN21与TP22。一般而言，当传输门TM22导通时，传输门TM22的输出信号NNET与负输入电压INN相同。
在此实施例中，开关TP21～TP22与开关TN21～TN22分别以P型金属氧化物半导体场效晶体管与N型金属氧化物半导体场效晶体管实现。然而本发明不局限于此。
开关TP21具有：源极端(source terminal)，耦接至传输门TM21的输出信号PNET；门端(gate terminal)，接收一开关控制信号SWN；以及漏极端(drain terminal)，耦接输出电路的输出信号SOUT。此外，开关TP21的基极端耦接至开关TP21的源极端。此开关控制信号SWN具有至少两个逻辑状态，正逻辑高状态(+1.8V)与逻辑低状态(0V)。
开关TP22具有：源极端，耦接传输门TM21的输出信号VSSA；门端，接收一开关控制信号SWNB；以及漏极端，耦接传输门TM22的输出信号NNET。此外，开关TP22的基极端耦接至开关TP22的源极端。此开关控制信号SWNB具有至少两个逻辑状态，负逻辑高状态(-5V)与逻辑低状态(0V)。
开关TN21具有：源极端，耦接传输门TM22的输出信号NNET；门端，接收一开关控制信号SWP；以及漏极端，耦接传输门TN21的输出信号SOUT。此外，开关TN21的基极端耦接至开关TN21的源极端。此开关控制信号SWP具有至少两个逻辑状态，负逻辑高状态(-1.8V)与逻辑低状态(0V)。
开关TN22具有：源极端，耦接至VSSA；门端，接收一开关控制信号SWPB；以及漏极端，耦接传输门TM21的输出信号PNET。此外，开关TN22的基极端耦接至开关TN22的源极端。此开关控制信号SWPB具有至少两个逻辑状态，正逻辑高状态(+5V)与逻辑低状态(0V)。
在实施例当中，正输入电压INP电压在VDDA(+5V)与VSSA(0V)之间摆动，且负输入电压INN电压在VDDAN(-5V)与VSSA(0V)之间摆动。进一步而言，以下描述四个方案(scenario)。在A方案中，正输入电压INP介于VDDA与0.5×VDDA之间，即+5V～+2.5V。在方案B中，正输入电压INP介于0V与0.5×VDDA之间，即0V～+2.5V。在方案C中，负输入电压INN介于VDDAN与0.5×VDDAN之间，即-5V～-2.5V。在方案D中，负输入电压INN介于0V与0.5×VDDAN之间，即0V～-2.5V。
方案A：INP电压介于VDDA～0.5×VDDA
在方案A中，信号ENP、SWPB、SWP、ENN、SWNB与SWN分别为正逻辑高状态(+5V)、逻辑低状态(0V)、逻辑低状态(0V)、负逻辑高状态(-5V)、负逻辑高状态(-5V)与逻辑低状态(0V)。因此，传输门TM21、开关TP21与TP22导通(turn on)；传输门TM22、开关TN21与TN22关断(turn off)。因为传输门TM21导通，运算放大器OP21的输出信号(其与正输入电压INP具有相同电压)被传输门TM21所传送；且传输门TM21的输出信号PNET与正输入电压INP具有相同电压。因为开关TP21导通，输出信号SOUT与输出信号PNET具有相同电压，换而言之，SOUT＝PNET＝INP。在方案A中，开关TP22导通的原因在于，即使在最糟的情况下，假设在最初始的状态，信号NNET为非零的负电压，处于导通状态的开关TP22会拉高信号NNET至0V。在方案A之中，开关TP21与TP22的VSG与VDG电压以及开关TN21与TN22的VGS与VGD电压列于表1。
表1
  TP21     TP22     TN21     TN22
  VSG   +2.5V～+5V     +5V   VGS     0V     0V
  VDG   +2.5V～+5V     +5V   VGD     -5V～-2.5V     -5V～-2.5V
从表1中得知，任一开关的VSG(或VGS)与VDG(或VGD)不高于+5V(或-5V)。
方案B：INP电压介于VSSA～0.5×VDDA
在方案B中，信号ENP、SWPB、SWP、ENN、SWNB与SWN分别为正逻辑高状态(+5V)、逻辑低状态(0V)、负逻辑高状态(-1.8V)、负逻辑高状态(-5V)、负逻辑高状态(-5V)与逻辑低状态(0V)。因此，传输门TM21、开关TP21与TP22导通；传输门TM22、开关TN21与TN22关断。因为传输门TM21导通，运算放大器OP21的输出信号(其与正输入电压INP具有相同电压)被传输门TM21所传送；且传输门TM21的输出信号PNET与正输入电压INP具有相同电压。因为开关TP21导通，输出信号SOUT与输出信号PNET具有相同电压，换而言之，SOUT＝PNET＝INP。在方案B中，开关TP22导通的原因与方案A相似，换而言之，即使在最糟的情况下，假设在最初始的状态，信号NNET为非零的负电压，处于导通状态的开关TP22会拉高信号NNET至0V。在方案B之中，开关TP21与TP22的VSG与VDG电压以及开关TN21与TN22的VGS与VGD电压列于表2。
表2
TP21   TP22     TN21     TN22
  VSG +1.8V～+4.3V   +5V   VGS     0V     0V
  VDG +1.8V～+4.3V   +5V   VGD     -2.5V～0V     -2.5V～0V
从表2中得知，任一开关的VSG(或VGS)与VDG(或VGD)不高于+5V(或-5V)。
方案C：INN电压介于0.5×VDDAN～VDDAN
在方案C中，信号ENP、SWPB、SWP、ENN、SWNB与SWN分别为逻辑低状态(0V)、正逻辑高状态(+5V)、逻辑低状态(0V)、逻辑低状态(0V)、逻辑低状态(0V)与逻辑低状态(0V)。因此，传输门TM21、开关TP21与TP22关断；传输门TM22、开关TN21与TN22导通。因为传输门TM22导通，运算放大器OP22的输出信号(其与正输入电压INN具有相同电压)被传输门TM22所传送；且传输门TM22的输出信号NNET与正输入电压I NN具有相同电压。因为开关TN21导通，输出信号SOUT与输出信号NNET具有相同电压，换而言之，SOUT＝NNET＝INN。在方案C中，开关TN22导通的原因与方案A相似，换而言之，即使最糟的情况下，假设在最初始的状态，信号PNET为非零的正电压，处于导通状态的开关TN22会拉低信号PNET至0V。在方案C之中，开关TP21与TP22的VSG与VDG电压以及开关TN21与TN22的VGS与VGD电压列于表3。
表3
    TP2 1     TP22   TN21   TN22
  VSG     0V     0V     VGS   +2.5V～+5V   +5V
  VDG     -2.5V～-5V     -2.5V～-5V     VGD   +2.5V～+5V   +5V
从表3中得知，任一开关的VSG(或VGS)与VDG(或VGD)不高于+5V(或-5V)。
方案D：INN电压介于0.5×VDDAN～VSSA
在方案D中，信号ENP、SWPB、SWP、ENN、SWNB与SWN分别为逻辑低状态(0V)、正逻辑高状态(+5V)、逻辑低状态(0V)、逻辑低状态(0V)、逻辑低状态(0V)与正逻辑高状态(+1.8V)。因此，传输门TM21、开关TP21与TP22关断；传输门TM22、开关TN21与TN22导通。因为传输门TM22导通，运算放大器OP22的输出信号(其与正输入电压INN具有相同电压)被传输门TM22所传送；且传输门TM22的输出信号NNET与正输入电压INN具有相同电压。因为开关TN21导通，输出信号SOUT与输出信号NNET具有相同电压，换而言之，SOUT＝NNET＝INN。在方案D中，开关TN22导通的原因与方案A相似，换而言之，即使在最糟的情况下，假设在最初始的状态，信号PNET为非零的正电压值，处于导通状态的开关TN22拉低信号PNET至0V。在方案D之中，开关TP21与TP22的VSG与VDG电压以及开关TN21与TN22的VGS与VGD电压列于表4。
表4
    TP21     TP22   TN21     TN22
  VSG     0V     0V   VGS   +1.8V～+4.3V     +5V
  VDG     -2.5V～0V     -2.5V～0V   VGD   +1.8V～+4.3V     +5V
从表4中得知，任一开关的VSG(或VGS)与VDG(或VGD)不高于+5V(或-5V)。
从上述描述可知，在任一方案中，在任一开关TP21～TP22与TN21～TN22两端之间电压不高于+5V(VDDA)或-5V(VDDAN)。因此，在实施例中，藉由使用低电压容限度(如例所示，只有5V容限度)的开关，输出电路的输出信号SOUT的电压摆动范围介于+5V～-5V之间。一具有低电压容限度的开关减少电路布线。因此，在实施例中，输出电路的电路面积减少。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可以进行某些更改与润饰，因此本发明的保护范围应视权利要求所界定者为准。

Claims (25)

1.一种输出电路，适用于一显示装置的一驱动电路，该输出电路包括：
一第一运算放大器，接收一第一输入电压；
一第二运算放大器，接收一第二输入电压；
一第一传输门，在一第一使能信号控制之下，传送该第一运算放大器的一输出信号；
一第二传输门，在一第二使能信号控制之下，传送该第二运算放大器的一输出信号；
一第一开关，在一第一开关控制信号控制之下，传送该第一传输门的一输出信号，藉以产生该输出电路的一输出信号；
一第二开关，在一第二开关控制信号控制之下，传送该第二传输门的一输出信号，藉以产生该输出电路的该输出信号；
一第三开关，在一第三开关控制信号控制之下，拉高该第二传输门的该输出信号；以及
一第四开关，在一第四开关控制信号控制之下，拉低该第一传输门的该输出信号。
2.如权利要求1所述的输出电路，进一步包括：
一第一反相器，接收且将该第一使能信号反相以产生其反相信号，该第一传输门根据该第一使能信号及其反相信号而导通或不导通；以及
一第二反相器，接收且将该第二使能信号反相以产生其反相信号，该第二传输门根据该第二使能信号及其反相信号而导通或不导通。
3.如权利要求2所述的输出电路，其中，该第一运算放大器、该第一反相器与该第一传输门的电压源为一第一参考电压与一第二参考电压。
4.如权利要求3所述的输出电路，其中，该第二运算放大器、该第二反相器与该第二传输门的电压源为一第三参考电压与该第二参考电压。
5.如权利要求4所述的输出电路，其中，当该第一输入电压介于一第一范围之间，该第一使能信号、该第一开关控制信号与该第三开关控制信号分别为正逻辑高状态、逻辑低状态与负逻辑高状态，所以该第一传输门的该输出信号与该第一输入电压相同，该第一开关导通将该第一输入电压当成该输出电路的该输出信号，该第三开关导通以拉高该第二传输门的该输出信号至该第二参考电压。
6.如权利要求5所述的输出电路，其中，当该第一输入电压介于该第一范围之间，该第二使能信号为负逻辑高状态，藉以使该第二传输门导通，且该第二与该第四开关控制信号同为逻辑低状态，以关断该第二与该第四开关。
7.如权利要求5所述的输出电路，其中，该第一范围为VDDA～0.5×VDDA，VDDA代表该第一参考电压。
8.如权利要求4所述的输出电路，其中，当该第一输入电压介于一第二范围之间，该第一使能信号、该第一开关控制信号与该第三开关控制信号分别为正逻辑高状态、负逻辑高状态与负逻辑高状态，所以该第一传输门的该输出信号与该第一输入电压相同，该第一开关导通以将该第一输入电压当成该输出电路的该输出信号，该第三开关导通以拉高该第二传输门的该输出信号至该第二参考电压。
9.如权利要求8所述的输出电路，其中，当该第一输入电压介于该第二范围之间，该第二使能信号为负逻辑高状态，藉以使该第二传输门导通，且该第二与该第四开关控制信号同为逻辑低状态，以关断该第二与该第四开关。
10.如权利要求8所述的输出电路，其中，该第二范围为0V～0.5×VDDA，且VDDA代表该第一参考电压。
11.如权利要求4所述的输出电路，其中，当该第二输入电压介于一第三范围之间，该第二使能信号、该第二开关控制信号与该第四开关控制信号分别为逻辑低状态、逻辑低状态与正逻辑高状态，所以该第二传输门的输出信号与该第二输入电压相同，该第二开关导通以将该第二输入电压当成该输出电路的该输出信号，该第四开关导通以拉低该第一传输门的该输出信号至该第二参考电压。
12.如权利要求11所述的输出电路，其中，当该第二输入电压介于该第三范围之间，该第一使能信号为逻辑低状态以使该第一传输门导通，且该第一与该第三开关控制信号同为逻辑低状态，藉以关断该第一与该第三开关。
13.如权利要求11所述的输出电路，其中，该第三范围为0.5×VDDAN～VDDAN，且VDDAN代表该第三参考电压。
14.如权利要求4所述的输出电路，其中，当该第二输入电压介于一第四范围之间，该第二使能信号、该二开关控制信号与该第四开关控制信号分别为逻辑低状态、正逻辑高状态与正逻辑高状态，所以该第二传输门的该输出信号与该第二输入电压相同，该第二开关导通以将该第二输入电压当成该输出电路的该输出信号，该第四开关导通以拉低该第一传输门的该输出信号至该第二参考电压。
15.如权利要求14所述的输出电路，其中，当该第二输入电压介于该第四范围之间，该第一使能信号为逻辑低状态以使该第一传输门导通，且该第一与第三开关控制信号同为逻辑低状态，藉以关断该第一与第三开关。
16.如权利要求14所述的输出电路，其中，该第四范围为0V～0.5×VDDAN，且VDDAN代表该第三参考电压。
17.一种驱动一显示装置的方法，包括下列步骤：
放大一第一输入电压或一第二输入电压；
在一第一使能信号控制之下，传送被放大的该第一输入电压；
在一第二使能信号控制之下，传送被放大的该第二输入电压；
在一第一开关控制信号控制之下，切换所传送且放大的该第一输入电压作为一驱动电压；以及
在一第二开关控制信号控制之下，切换所传送且放大的该第二输入电压作为该驱动电压。
18.如权利要求17所述的驱动方法，进一步包括：
将该第一使能信号反相，藉以产生其反相信号；以及
将该第二使能信号反相，藉以产生其反相信号。
19.如权利要求18所述的驱动方法，其中，传送被放大的该第一输入电压的步骤包括：在该第一使能信号及其反相信号控制之下，传送被放大的该第一输入电压的步骤。
20.如权利要求18所述的驱动方法，其中，传送被放大的该第二输入电压的步骤包括：在该第二使能信号及其反相信号控制之下，传送被放大的该第二输入电压的步骤。
21.如权利要求17所述的驱动方法，进一步包括下列步骤：
在一第三开关控制信号控制之下，拉高所传送且放大的该第二输入电压。
22.如权利要求17所述的驱动方法，进一步包括下列步骤：
在一第四开关控制信号控制之下，拉低所传送且放大的该第一输入电压。
23.如权利要求17所述的驱动方法，其中，当该第一输入电压介于一第一范围或一第二范围之中，输出该第一输入电压以作为该驱动电压。
24.如权利要求17所述的驱动方法，其中，当该第一输入电压介于一第三范围或一第四范围之中，输出该第二输入电压以作为该驱动电压。
25.如权利要求17所述的驱动方法，其中，放大该第一输入电压或该第二输入电压的步骤包括：在单倍增益下，放大该第一输入电压或该第二输入电压的步骤。
CN2006101598893A 2006-07-06 2006-11-02 显示装置的驱动电路的输出电路与驱动方法 Active CN101101736B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/483,080 2006-07-06
US11/483,080 US7639247B2 (en) 2006-07-06 2006-07-06 Output circuit in a driving circuit and driving method of a display device

Publications (2)

Publication Number Publication Date
CN101101736A true CN101101736A (zh) 2008-01-09
CN101101736B CN101101736B (zh) 2010-07-21

Family

ID=38918719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101598893A Active CN101101736B (zh) 2006-07-06 2006-11-02 显示装置的驱动电路的输出电路与驱动方法

Country Status (3)

Country Link
US (1) US7639247B2 (zh)
CN (1) CN101101736B (zh)
TW (1) TWI345198B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807909B (zh) * 2009-02-12 2012-07-25 奇景光电股份有限公司 应用于驱动电路的缓冲器以及应用于负载装置的驱动方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604912B1 (ko) * 2004-10-23 2006-07-28 삼성전자주식회사 소스 라인 구동 신호의 출력 타이밍을 조절할 수 있는액정 표시 장치의 소스 드라이버
TWI381343B (zh) * 2007-03-23 2013-01-01 Himax Tech Ltd 顯示裝置及其閘極驅動器
TWI409783B (zh) * 2009-05-26 2013-09-21 Himax Tech Ltd 源極驅動器以及應用該源極驅動器之顯示器
TWI459361B (zh) * 2011-08-11 2014-11-01 Innolux Corp 液晶顯示器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135810B2 (ja) * 1995-01-31 2001-02-19 シャープ株式会社 画像表示装置
WO1996042033A1 (fr) * 1995-06-09 1996-12-27 International Business Machines Corporation Dispositif d'attaque d'un panneau d'affichage a cristaux liquides
KR100246336B1 (ko) * 1997-03-22 2000-03-15 김영환 메모리의 출력회로
JP3307308B2 (ja) * 1997-12-22 2002-07-24 関西日本電気株式会社 出力回路
JP2002353792A (ja) * 2001-05-24 2002-12-06 Sanyo Electric Co Ltd 駆動回路および表示装置
TWI267050B (en) * 2001-11-26 2006-11-21 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof
US6700419B1 (en) * 2003-03-14 2004-03-02 Faraday Technology Corp. Driving circuit for high frequency signal
KR100608106B1 (ko) * 2003-11-20 2006-08-02 삼성전자주식회사 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법
KR100525003B1 (ko) * 2004-01-29 2005-10-31 삼성전자주식회사 프레임 상쇄 및 하프 디코딩 방법을 채용하는ｔｆｔ－ｌｃｄ 소스 드라이버 및 소스 라인 구동 방법
JP2005266311A (ja) * 2004-03-18 2005-09-29 Seiko Epson Corp 電源回路、表示ドライバ及び表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807909B (zh) * 2009-02-12 2012-07-25 奇景光电股份有限公司 应用于驱动电路的缓冲器以及应用于负载装置的驱动方法

Also Published As

Publication number Publication date
US7639247B2 (en) 2009-12-29
CN101101736B (zh) 2010-07-21
US20080007545A1 (en) 2008-01-10
TWI345198B (en) 2011-07-11
TW200805230A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
CN104467804B (zh) 缓冲电路和包括缓冲电路的源极驱动电路
CN102446488B (zh) 半导体器件
CN107180617B (zh) 缓冲电路及具有该缓冲电路的源极驱动电路
US8427206B2 (en) Buffer and display device
US7847612B2 (en) Level shift circuit
CN101477780B (zh) 多功能输出驱动器与多功能传送器
CN107222197A (zh) 电平移位器、数模转换器、缓冲放大器、源极驱动器和电子装置
US9917588B2 (en) Level shifter and approach therefor
US7406146B2 (en) Shift register circuit
US7271630B2 (en) Push-pull buffer amplifier and source driver
CN102436787A (zh) 电平移位器电路以及显示器驱动电路
JP5047359B2 (ja) 比較回路およびこれを備えた表示装置
CN101101736B (zh) 显示装置的驱动电路的输出电路与驱动方法
CN102419949A (zh) 移位寄存器电路
US20110279438A1 (en) Buffer circuit
JP2010041374A (ja) 差動増幅回路
JP4162569B2 (ja) バックゲート・バイアス回路を備えたレベル・シフタ
US7196550B1 (en) Complementary CMOS driver circuit with de-skew control
KR100640617B1 (ko) 디코더 사이즈 및 전류 소비를 줄일 수 있는 디스플레이장치의 소스 드라이버
CN100492910C (zh) 利用基极偏压的电平转换器
TWI406256B (zh) 源極驅動器之輸出放大器
EP1160983B1 (en) Differential type logic circuit
US8669802B2 (en) Wide range level shift system
CN114629489B (zh) 一种电平转换电路和多电压域的电子设备
US20240056080A1 (en) Level shifter with voltage stress durability and method for driving the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant