TWI406256B - 源極驅動器之輸出放大器 - Google Patents

Description

源極驅動器之輸出放大器

本發明是有關於一種輸出放大器，且特別是有關於一種源極驅動器的輸出放大器。

在電子電路當中，由輸出放大器將信號傳輸到終端，來推動下一級的電路。例如，在液晶顯示器當中，源極驅動器(Source driver)通常會採用輸出放大器，來提供顯示器面板所需要的電壓。因此，輸出放大器是源極驅動器所需要的元件。

由於顯示器面板的尺寸以及圖框速率(Frame rate)持續增加，內含前置級電路以及輸出級電路的輸出放大器，需要更快速地作出反應並降低功率消耗。例如，當圖框速率增加時，源極驅動器的輸出級需要在短期之內將畫素電壓充電至預定值，因此須要增加輸出放大器的電晶體尺寸來提升速度，但尺寸增加卻會使靜態電流或漏電流增加。

此外，由於輸出放大器的電晶體尺寸增加，使得輸出放大器前一級電路所須推動的負載增加，造成前一級電路無法有效得驅動輸出放大器，降低了源極驅動器的整體運作速度。

因此須要一種新的輸出放大器，來降低靜態電流(Short circuit current)並增加運算速度。

因此，本發明之一態樣是在提供一種源極驅動器之一輸出放大器，能夠減少靜態電流(short circuit current)、降低功率消耗、減少電路面積，並增加運算速度。

依據本發明之一實施例，源極驅動器之一輸出放大器用來驅動顯示器面板之畫素電路，此輸出放大器裝置含有一放大電路、一輸出級電路、一驅動級電路、一第一單增益緩衝器以及一第二單增益緩衝器。放大電路具有提供一反相信號之一反相端，以及提供一非反相信號之一非反相端，此放大電路係放大一輸入畫素信號來產生反相信號以及非反相信號。輸出級電路含有一第一輸出端，以依據反相信號以及非反相信號將一供應電壓或是一接地電壓傳遞至畫素電路。驅動級電路含有一第二輸出端以驅動畫素電路，其中驅動級電路係將供應電壓或是接地電壓傳遞至畫素電路。第一單增益緩衝器、第二單增益緩衝器電性連接至驅動級電路，以加強由放大電路而來的反相信號與非反相信號，並將反相信號與非反相信號傳遞至驅動級電路。

本發明之另一態樣是在提供一種源極驅動器之一輸出放大器，能夠降低輸出端負載效應來增強輸出端驅動能力，以增加運算速度。

依據本發明之另一實施例，源極驅動器之一輸出放大器用以驅動一顯示器面板之畫素電路，此輸出放大器裝置含有一放大電路、一輸出級電路、一驅動級電路、一高阻抗控制開關、一第一單增益緩衝器以及一第二單增益緩衝器。放大電路含有提供一反相信號之一反相端，以及提供一非反相信號之一非反相端，此放大電路係放大一輸入畫素信號來產生反相信號以及非反相信號。輸出級電路含有一第一輸出端，以依據反相信號以及非反相信號將一供應電壓或是一接地電壓傳遞至畫素電路。驅動級電路含有一第二輸出端以驅動畫素電路，其中此驅動級電路係將供應電壓或是接地電壓傳遞至畫素電路。

高阻抗控制開關電性連接於第一輸出端與第二輸出端之間，以依據一高阻抗信號決定傳遞或阻隔輸入畫素信號，其中當高阻抗信號確立，代表畫素電路處於一高阻抗狀態。第一單增益緩衝器、第二單增益緩衝器電性連接至驅動級電路，以將放大電路所產生之反相信號、反相信號，傳遞至驅動級電路，其中第一單增益緩衝器以及第二單增益緩衝器加強推動驅動級電路之驅動能力。

根據上述實施例，本案一源極驅動器之輸出放大器能夠減少靜態電流(short circuit current)、降低功率消耗、減少電路面積，並增加運算速度；另一種輸出放大器則能夠降低輸出端負載效應來增強輸出端驅動能力，以增加運算速度。

以下實施例所述源極驅動器之輸出放大器，能夠降低靜態電流(Short circuit current)，並提升電路操作速度。

請參照第1圖，其係繪示本發明一實施方式源極驅動器之輸出放大器，其係用來驅動顯示器面板之畫素電路。輸出放大器100含有放大電路101、輸出級電路105、驅動級電路111、第一單增益緩衝器(first unity gain buffer)107以及第二單增益緩衝器(second unity gain buffer)109。

放大電路101放大輸入畫素信號來產生反相信號以及非反相信號，此放大電路101內含提供反相信號之反相端(-)，以及提供非反相信號之非反相端(+)。用來實現放大電路101的運算放大器103含有負輸入端(「-」或「B1」)，此負輸入端電性連接至第一輸出端D1以及第二輸出端E1，使得負輸入端B1、第一輸出端D1以及第二輸出端E1具有相同的電壓準位。

第一電容115電性連接於反相端(-)以及負輸入端(「-」或「B1」)之間，以維持反相端與負輸入端之間的電壓降；另一方面，第二電容117則電性連接於非反相端(+)以及負輸入端(「-」或「B1」)之間，以維持非反相端(+)與負輸入端(「-」或「B1」)之間的電壓降。

輸出級電路105含有第十一電晶體149、第十二電晶體139以及第一輸出端D1。第十一電晶體149含有閘極以及源極，其閘極電性連接至放大電路101之反相端以及第一單增益緩衝器107之正輸入端，其源極則接收供應電壓。第十二電晶體139具有閘極、汲極以及源極，其閘極電性連接至放大電路101之非反相端(+)以及第二單增益緩衝器109之正輸入端，汲極電性連接第十一電晶體149之汲極，源極則接收接地電壓。

輸出級電路105的第一輸出端D1會依據反相信號以及非反相信號之電壓準位來決定將供應電壓或是接地電壓傳遞至畫素電路。例如，當反相信號之邏輯準位為零時，第十一電晶體149會導通，促使第一輸出端D1將供應電壓傳遞至畫素電路。

驅動級電路111具有第十三電晶體141、第十四電晶體143以及第二輸出端E1。第十三電晶體141含有閘極以及源極，閘極電性連接第一單增益緩衝器107之輸出端，源極則接收供應電壓。第十四電晶體143含有閘極、汲極以及源極，閘極電性連接至第二單增益緩衝器109之輸出端，汲極電性連接至第十三電晶體141之汲極，源極則接收接地電壓。與輸出級電路105近似，此驅動級電路111亦透過其第二輸出端E1將供應電壓或是接地電壓傳遞至畫素電路，來驅動畫素電路。換言之，畫素電路可由輸出級電路105以及驅動級電路111兩者來驅動。

第一單增益緩衝器107以及第二單增益緩衝器109電性連接至驅動級電路111，此兩緩衝器係加強由放大電路101而來的反相信號以及非反相信號，以增強推動畫素電路的驅動能力，並將反相信號以及非反相信號傳遞至驅動級電路111。此外，由於驅動級電路111的電晶體尺寸較大，因此輸出放大器100需要加上第一單增益緩衝器107以及第二單增益緩衝器109來有效地推動驅動級電路111。另一方面，由於驅動級電路111的電晶體尺寸增加，倘若輸出放大器100並未設置第一單增益緩衝器107以及第二單增益緩衝器109，會使放大電路101或是輸出級電路105所見到的負載效應增加，造成放大電路101或是輸出級電路105僅能緩慢地推動驅動級電路111。

輸出放大器100更含有高阻抗控制開關113，電性連接至第二輸出端E1，此高阻抗控制開關113依據高阻抗信號H-Z決定傳遞或阻隔輸入畫素信號，其中當高阻抗信號H-Z確立(asserted，邏輯1)，代表畫素電路處於高阻抗狀態。舉例來說，若高阻抗信號H-Z為邏輯1，高阻抗控制開關113被關閉而不導電，阻隔了畫素電路與其他電路，此時畫素電路的輸入端無法自放大電路101接收信號，因而處於高阻抗狀態。

高阻抗控制開關113含有第十五電晶體145以及第十六電晶體147，此兩電晶體均含有閘極、汲極以及源極，其閘級一接收高阻抗信號之反相，另一則接收高阻抗信號。第十五電晶體145之汲極與第十六電晶體147之源電性連接至驅動級電路111之第二輸出端E1，第十五電晶體145之源極與第十六電晶體147汲極則電性連接至輸出埠，來將資料傳遞至畫素電路。

請參照第2圖，其係繪示本發明一實施方式第一單增益緩衝器以及第二單增益緩衝器之電路圖。第一單增益緩衝器107含有第一電晶體119、第二電晶體121、第三電晶體123、第四電晶體125以及第五電晶體127，其中這些電晶體均具有閘極、源極以及汲極。

在此第一單增益緩衝器107當中，第一電晶體119之閘極電性連接至放大電路101之反相端，第二電晶體121之閘極與其汲極相互電性連接。第五電晶體127的汲極電性連接至第一電晶體119以及第二電晶體121的源極。再者，第三電晶體123之閘極以及汲極電性連接至第一電晶體119之汲極，此第三電晶體123之源極則接收供應電壓。第四電晶體125之閘極電性連接至第三電晶體123之閘極，第四電晶體125之汲極電性連接至第二電晶體121之汲極，第四電晶體125之源極則接收供應電壓。

在此第一單增益緩衝器107的電晶體當中，第一電晶體119的尺寸大於第二電晶體121的尺寸，因此第一電晶體119與第二電晶體121的電阻值以及電壓降均相異，使得第二電晶體121汲極上之電壓V1+ΔV會大於反相信號之電壓。

第二單增益緩器109含有第六電晶體129、第七電晶體131、第八電晶體133、第九電晶體135以及第十電晶體137，這些電晶體均具有閘極、源極以及汲極，其中第六電晶體129之閘極電性連接至放大電路101之非反相端以接收非反相信號；第七電晶體131之閘極以及汲極係相互電性連接。第八電晶體133之閘極以及汲極電性連接至第六電晶體129之汲極，第八電晶體133之源極則接收接地電壓。第九電晶體135與第八電晶體133之閘極相互電性連接，此第九電晶體135之汲極電性連接至第七電晶體131之汲極，此第九電晶體135之源極則接收接地電壓。

在此第二單增益緩器109當中，第六電晶體129之尺寸大於第七電晶體131之尺寸，因此第六電晶體129以及第七電晶體131之電阻值以及電壓降均相異，致使第七電晶體131汲極上之電壓V2-ΔV小於第六電晶體129閘極上的非反相信號之電壓。

因為控制PMOS電晶體141的電壓V1+ΔV大於控制NMOS電晶體143的電壓V2-ΔV，使得PMOS電晶體141在深度關閉之後，NMOS電晶體143才會開啟，減少了流經PMOS電晶體141以及NMOS電晶體143的靜態電流，降低了功率消耗。

請參照第3圖，其係繪示本發明另一實施方式源極驅動器之輸出放大器。在此一實施例當中，輸出放大器300含有放大電路101、輸出級電路105、驅動級電路111、第一單增益緩衝器107以及第二單增益緩衝器109，除了高阻抗控制開關113以外，這些電路裝置的操作以及配置均與第1圖的輸出放大器類似。

在此一實施例當中，高阻抗控制開關113電性連接於第一輸出端D2與第二輸出端E2之間，以依據高阻抗信號H-Z決定傳遞或阻隔輸入畫素信號。由於此一實施例將高阻抗控制開關113移動至驅動級電路111之前，減少了驅動級電路111所須推動的負載值，提升了驅動級電路111推動畫素電路的驅動能力。

根據上述實施例，源極驅動器的輸出放大器能夠迅速地將畫素電壓訊號推動至預定值，因而增加了電路操作速度。此外，因為輸出放大器驅動級電路的P通道(PMOS)以及N通道(NMOS)電晶體係由不同準位的電壓來驅動，可減少流經P通道以及N通道電晶體的靜態電流(自供應電壓端至接地端的電流)，因而減少了功率消耗。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何在本發明所屬技術領域中具有通常知識者者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．輸出放大器

101．．．放大電路

103．．．運算放大器

105．．．輸出級電路

107．．．第一單增益緩衝器

109．．．第二單增益緩衝器

111．．．驅動級電路

113．．．高阻抗控制開關

115．．．第一電容

117．．．第二電容

119．．．第一電晶體

121．．．第二電晶體

123．．．第三電晶體

125．．．第四電晶體

127．．．第五電晶體

129．．．第六電晶體

131．．．第七電晶體

133．．．第八電晶體

135．．．第九電晶體

137．．．第十電晶體

139．．．第十二電晶體

141．．．第十三電晶體

143．．．第十四電晶體

145．．．第十五電晶體

147．．．第十六電晶體

149．．．第十一電晶體

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：

第1圖係繪示本發明一實施方式源極驅動器之輸出放大器之電路圖。

第2圖係繪示本發明一實施方式第一單增益緩衝器以及第二單增益緩衝器之電路圖。

第3圖，其係繪示本發明另一實施方式源極驅動器之輸出放大器之電路圖。

100．．．輸出放大器

101．．．放大電路

103．．．運算放大器

105．．．輸出級電路

107．．．第一單增益緩衝器

109．．．第二單增益緩衝器

111．．．驅動級電路

113．．．高阻抗控制開關

115．．．第一電容

117．．．第二電容

139．．．第十二電晶體

141．．．第十三電晶體

143．．．第十四電晶體

145．．．第十五電晶體

147．．．第十六電晶體

149．．．第十一電晶體

Claims (18)

1. 一種源極驅動器之一輸出放大器，用以驅動一顯示器面板之至少一畫素電路，該輸出放大器包含：一放大電路，包含提供一反相信號之一反相端，以及提供一非反相信號之一非反相端，其中該放大電路係放大一輸入畫素信號來產生該反相信號以及該非反相信號；一輸出級電路，包含一第一輸出端，以依據該反相信號以及該非反相信號將一供應電壓或是一接地電壓傳遞至該畫素電路；一驅動級電路，包含一第二輸出端，以驅動該畫素電路，其中該驅動級電路係將該供應電壓或是該接地電壓傳遞至該畫素電路；一第一單增益緩衝器，電性連接至該驅動級電路，以加強由該放大電路而來的該反相信號，並將該反相信號傳遞至該驅動級電路；以及一第二單增益緩衝器，電性連接至該驅動級電路，以加強由該放大電路而來的該非反相信號，並將該非反相信號傳遞至該驅動級電路，其中該驅動級電路更包含：一第十三電晶體，為一PMOS電晶體，包含：一閘極，電性連接至該第一單增益緩衝器之一輸出端；以及一源極，以接收該供應電壓；以及一第十四電晶體，為一NMOS電晶體，包含： 一閘極，電性連接至該第二單增益緩衝器之一輸出端；一汲極，電性連接至該第十三電晶體之該汲極；以及一源極，以接收該接地電壓。
2. 如請求項1所述之輸出放大器，更包含一高阻抗控制開關，電性連接至該第二輸出端，以依據一高阻抗信號決定傳遞或阻隔該輸入畫素信號，其中當該高阻抗信號確立，代表該畫素電路處於一高阻抗狀態。
3. 如請求項1所述之輸出放大器，其中該第一單增益緩衝器包含：一第一電晶體，包含一閘極以及一汲極，其中該第一電晶體之該閘極電性連接至該放大電路之該反相端，以接收該反相信號；一第二電晶體，包含一閘極以及一汲極，其中該第二電晶體之該閘極電性連接至該第二電晶體之該汲極；一第三電晶體，包含一閘極、一汲極以及一源極，其中該第三電晶體之該閘極以及該汲極電性連接至該第一電晶體之該汲極，該第三電晶體之該源極則接收該供應電壓；以及一第四電晶體，包含一閘極、一汲極以及一源極，其中該第四電晶體之該閘極電性連接至該第三電晶體之該閘極，該第四電晶體之該汲極電性連接至該第二電晶體之該 汲極，該第四電晶體之該源極則接收該供應電壓。
4. 如請求項3所述之輸出放大器，其中該第一電晶體之尺寸大於該第二電晶體，致使該第二電晶體該汲極上之電壓大於該反相信號之電壓。
5. 如請求項1所述之輸出放大器，其中該第二單增益緩衝器包含：一第六電晶體，包含一閘極以及一汲極，其中該第六電晶體之該閘極電性連接至該放大電路之該非反相端，以接收該非反相信號；一第七電晶體，包含一閘極以及一汲極，其中該第七電晶體之該閘極以及該汲極係相互電性連接；一第八電晶體，包含一閘極、一汲極以及一源極，其中該第八電晶體之該閘極以及該汲極電性連接至該第六電晶體之該汲極，該第八電晶體之該源極則接收該接地電壓；以及一第九電晶體，包含一閘極、一汲極以及一源極，其中該第九電晶體與該第八電晶體之該些閘極相互電性連接，該第九電晶體之該汲極電性連接至該第七電晶體之該汲極，該第九電晶體之該源極則接收該接地電壓。
6. 如請求項5所述之輸出放大器，其中該第六電晶體之尺寸大於該第七電晶體，致使該第七電晶體該汲極上之電壓小於該非反相信號之電壓。
7. 如請求項1所述之輸出放大器，其中該放大電路更包含一負輸入端，電性連接至該第一輸出端以及該第二輸出端，致使該負輸入端上、該第一輸出端以及該第二輸出端上之電壓準位相同。
8. 如請求項1所述之輸出放大器，其中該輸出級電路更包含：一第十一電晶體，包含：一閘極，電性連接至該放大電路之該反相端以及該第一單增益緩衝器之一正輸入端；以及一源極，以接收該供應電壓；以及一第十二電晶體，包含：一閘極，電性連接至該放大電路之該非反相端以及該第二單增益緩衝器之一正輸入端；一汲極，電性連接該第十一電晶體之一汲極；以及一源極，以接收該接地電壓。
9. 如請求項1所述之輸出放大器，更包含：一第一電容，電性連接於該放大電路之該反相端以及該放大電路之一負輸入端之間，以維持該反相端與該負輸入端之間的電壓降；以及一第二電容，電性連接於該放大電路之該非反相端以 及該負輸入端之間，以維持該非反相端與該負輸入端之間的電壓降。
10. 一種源極驅動器之一輸出放大器，用以驅動一顯示器面板之至少一畫素電路，該輸出放大器裝置包含：一放大電路，包含提供一反相信號之一反相端，以及提供一非反相信號之一非反相端，其中該放大電路係放大一輸入畫素信號來產生該反相信號以及該非反相信號；一輸出級電路，包含一第一輸出端，以依據該反相信號以及該非反相信號將一供應電壓或是一接地電壓傳遞至該畫素電路；一驅動級電路，包含一第二輸出端，以驅動該畫素電路，其中該驅動級電路係將該供應電壓或是該接地電壓傳遞至該畫素電路；一高阻抗控制開關，電性連接於該第一輸出端與該第二輸出端之間，以依據一高阻抗信號決定傳遞或阻隔該輸入畫素信號，其中當該高阻抗信號確立，代表該畫素電路處於一高阻抗狀態；一第一單增益緩衝器，電性連接至該驅動級電路，以將該放大電路所產生之該反相信號，傳遞至該驅動級電路；以及一第二單增益緩衝器，電性連接至該驅動級電路，以將該放大電路所產生之非該反相信號，傳遞至該驅動級電路，其中，該第一單增益緩衝器以及該第二單增益緩衝器 加強驅動該驅動級電路之驅動能力，該驅動級電路更包含：一第十三電晶體，為一PMOS電晶體，包含：一閘極，電性連接至該第一單增益緩衝器之一輸出端；以及一源極，以接收該供應電壓；以及一第十四電晶體，為一NMOS電晶體，包含：一閘極，電性連接至該第二單增益緩衝器之一輸出端；一汲極，電性連接至該第十三電晶體之該汲極；以及一源極，以接收該接地電壓。
11. 如請求項10所述之輸出放大器，其中該高阻抗控制開關包含：一第十五電晶體，包含：一汲極，電性連接至該輸出級電路之該第一輸出端；以及一源極，電性連接至該驅動級電路之該第二輸出端；以及一第十六電晶體，包含：一源極，電性連接至該輸出級電路之該第一輸出端；以及一汲極，電性連接至該驅動級電路之該第二輸出 端。
12. 如請求項10所述之輸出放大器，其中該第一單增益緩衝器包含：一第一電晶體，包含一閘極以及一汲極，其中該第一電晶體之該閘極電性連接至該放大電路之該反相端，以接收該反相信號；一第二電晶體，包含一閘極以及一汲極，其中該第二電晶體之該閘極以及該汲極相互電性連接；一第三電晶體，包含一閘極、一汲極以及一源極，其中該第三電晶體之該閘極以及該汲極電性連接至該第一電晶體之該汲極，該第三電晶體之該源極則接收該供應電壓；以及一第四電晶體，包含一閘極、一汲極以及一源極，其中該第四電晶體之該閘極電性連接至該第三電晶體之該閘極，該第四電晶體之該汲極電性連接至該第二電晶體之該汲極，該第四電晶體之該源極則接收該供應電壓。
13. 如請求項12所述之輸出放大器，其中該第一電晶體之尺寸大於該第二電晶體，致使該第二電晶體該汲極上之電壓大於該反相信號之電壓。
14. 如請求項10所述之輸出放大器，其中該第二單增益緩衝器包含：一第六電晶體，包含一閘極以及一汲極，其中該第六 電晶體之該閘極電性連接至該放大電路之該非反相端，以接收該非反相信號；一第七電晶體，包含一閘極以及一汲極，其中該第七電晶體之該閘極以及該汲極係相互電性連接；一第八電晶體，包含一閘極、一汲極以及一源極，其中該第八電晶體之該閘極以及該汲極電性連接至該第六電晶體之該汲極，該第八電晶體之該源極則接收該接地電壓；以及一第九電晶體，包含一閘極、一汲極以及一源極，其中該第九電晶體與該第八電晶體之該些閘極相互電性連接，該第九電晶體之該汲極電性連接至該第七電晶體之該汲極，該第九電晶體之該源極則接收該接地電壓。
15. 如請求項14所述之輸出放大器，其中該第六電晶體之尺寸大於該第七電晶體，致使該第七電晶體該汲極上之電壓小於該非反相信號之電壓。
16. 如請求項10所述之輸出放大器，其中該放大電路更包含一負輸入端，連接至該第一輸出端以及該第二輸出端，致使該負輸入端上、該第一輸出端以及該第二輸出端上之電壓準位相同。
17. 如請求項10所述之輸出放大器，其中該輸出級電路更包含：一第十一電晶體，包含： 一閘極，電性連接至該放大電路之該反相端以及該第一單增益緩衝器之一正輸入端；以及一源極，以接收該供應電壓；以及一第十二電晶體，包含：一閘極，電性連接至該放大電路之該非反相端以及該第二單增益緩衝器之一正輸入端；以及一源極，以接收該接地電壓。
18. 如請求項10所述之輸出放大器，更包含：一第一電容，電性連接於該放大電路之該反相端以及一負輸入端之間，以維持該反相端與該負輸入端之間的電壓降；以及一第二電容，電性連接於該放大電路之該非反相端以及該負輸入端之間，以維持該非反相端與該負輸入端之間的電壓降。