TWI343004B - Memory control methods and related circuits - Google Patents

Memory control methods and related circuits Download PDF

Info

Publication number
TWI343004B
TWI343004B TW096141547A TW96141547A TWI343004B TW I343004 B TWI343004 B TW I343004B TW 096141547 A TW096141547 A TW 096141547A TW 96141547 A TW96141547 A TW 96141547A TW I343004 B TWI343004 B TW I343004B
Authority
TW
Taiwan
Prior art keywords
sampling
data
communication number
signal
data selection
Prior art date
Application number
TW096141547A
Other languages
English (en)
Other versions
TW200907673A (en
Inventor
Jui Hsing Tseng
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW200907673A publication Critical patent/TW200907673A/zh
Application granted granted Critical
Publication of TWI343004B publication Critical patent/TWI343004B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066Output synchronization
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093Input synchronization
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22Control and timing of internal memory operations
    • G11C2207/2254Calibration

Landscapes

  • Dram (AREA)
  • Memory System (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

九、發明說明: 【發明所屬之技術領域】 本發明有關于記憶體控制,特別有關于可動態調 整取樣點(sampling points)之記憶體控制方法以及相 關電路。 【先前技術】 請參考第1圖,第1圖顯示先前技術之記憶體模 組〗〇之示意圖。記憶體模組10包含動態隨機存取記 憶體(dynamic random access memory)12 以及控制器 14,其中控制器14利用資料訊號以及資料選通訊號 (data strobe signal)存取動態隨機存取記憶體12,資料 訊號如第1圖_ DQ訊號,資料選通訊號如第1圖中 DQS訊號,DQ訊號以及DQS訊號之概念以及操作為 熟悉此項技藝者所熟知,故在此不再贅述。 一般來說,製造包含記憶體模組10之電子元件, 製造廠商需要將由其他供應商提供的獨立的動態隨機 存取記憶體12以及控制器14進行結合,然後需要調 整到滿足至少一個固定延遲量,用以延遲記憶體模組 1 〇之DQ訊號及/或DQS訊號以達到記憶體控制之最 1343004 佳效能。當電子元件被賣至經銷商或是終端用户時, 固定延遲量不能再改變。 然而,DQ訊號以及DQS訊號之相位會由於雜訊 或是内部/外部環境的原因,如溫度變化,而產生波 動。因此,利用固定延遲量對於記憶體模組1〇,尤其 疋對於控制器14來說,不可能達到最佳效能。 【發明内容】 有鑑於此,為了使記憶體控制達到最佳效能,特 提出一種記憶體控制方法及其電路。 本發明提供一種種記憶體控制方法,以調整用於 接收S己憶體之資料訊號以及原始資料選通訊號之記憶 體控制電路之複數取樣點,記憶體控制方法包含利用 至少一延遲單元根據原始資料選通訊號以提供複數取 樣點,根據資料訊號藉由利用該等取樣點進行取樣; 以及77析複數取樣結果以動態決定延遲量,用以延遲 該原始資料選通訊號,其中對應於延遲後的資料選通 訊號之取樣點居中於由資料訊號所承載之資料中。 本發明還提供一種記憶體控制電路’用以接收記 憶體之資料訊號以及原始資料選通訊號,記憶體控制 電路包含延遲單元,用以根據原始資料選通訊號產生 7 1343004 至少第一資料選通訊號’第二資料選通訊號以及第三 資料遥通訊滅’以分別提供至少三個取樣點;取樣單 元,耦接至延遲單元,用以根據資料訊號,藉由利用 第一資料選通訊號,第二資料選通訊號以及第三資料 選通訊號以分別獲得第一取樣訊號,第二取樣訊號以 及第三取樣訊號;以及決定單元,耦接至取樣單元, 用以比較第一取樣訊號,第二取樣訊號以及第三取樣 5比號,以調整分別對應於第一資料選通訊號,第二資 料選通訊號以及第三資料選通訊號之取樣點之間的間 隔。 因此’本發明可以動態調整取樣點,以達到最佳 記憶體控制效能。 【實施方式】 為讓本發明之上述和其他目的、特徵、和優點能 更明·顯易懂,下文特舉出較佳實施例,並配合所附圖 式,作詳細說明如下: 請參考第2圖,第2圖為本發明第一實施例之記 憶體控制電路100之方塊圖。在此實施例中記憶體控 制電路100包含延遲單元U1,112以及114,取樣單 元120以及決定單元! 30。記憶體控制電路^⑻分別 8 藉由延遲單元112和114接收資料訊號(如DQ訊號) 以及原始資料選通訊號(如DQS訊號)。除此之外,延 遲單元114更包含單一延遲胞(心丨# cell),如第2圖 所示,此單一延遲胞具有可調整之延遲量 DLL—DELAY。其中可調整之延遲量DLL DELAY設 定為90度之恆定相位延遲。如第2圖所示,取樣單元 120包含鎖存器(丨atch)i22,124以及126。 請參考第2圖以及第3圖。第3圖為根據本發明 第一實施例之延遲單元111之示意圖。延遲單元U1 包含兩個延遲胞’每個延遲胞具有可調整之延遲量 △tl。相似的,本實施例之延遲單元】12包含至少一個 延遲胞’其中延遲胞具有可調整之延遲量At2。根據 此實施例,決定單元130可以設定兩個可調整之延遲 里At 1和At2之初始值,並且動態的分別為延遲單元 1Π以及112決定和調整此可調整之延遲量和 △t2。 第4圖為本發明實施例之利用記憶體電路接收資 料訊號和資料選通訊號,動態調整取樣點之記憶體控 制方法之時序圖。其中本發明實施例之記憶體為雙倍 資料傳輸率記憶體(double data rate memory,以下簡稱 DDR s己憶體)。記憶體控制方法可以應用至第一實施 1343004 例’具體詳述於後。 藉由利用至少一個延遲單元,具體的說,藉由利 用延遲單元111,112及/或114,記憶體控制電路1〇〇 可以根據原始資料選通訊號DQS產生至少三個資料 選通訊號DQSA,DQSB,和DQSC以提供複數取樣 點’更具體的說’提供至少三個取樣點,例如取樣點 411 , 412和413。除此之外,取樣單元丨2〇之鎖存器 122 ’ 124和126可以根據資料訊號DQ利用取樣點, 如取樣點411,412和413來進行取樣。 如第2圖所示,鎖存器122,124和126接收資料 訊號DQ之延遲訊號並對其進行取樣,其中延遲單元 112藉由應用上述提及之至少可調整之延遲量At2至 資料訊號DQ以產生資料訊號DQ之延遲訊號,或者 當可調整之延遲量At2變成〇時輸出資料訊號DQ。 這樣一來’取樣單元120之鎖存器122,124和126 藉由利用資料選通訊號DQSA,DQSB,和DQSC對 資料訊號或是延遲訊號進行取樣以分別獲得第一取樣 訊號,第二取樣訊號以及第三取樣訊號。 第2圖中標注於決定單元130之輸入端處之符號 Ql,Q2,Q3用以分別接收第一取樣訊號,第二取樣 訊號以及第三取樣訊號。這些符號Q1,Q2,Q3用以 表示第一取樣訊號,第二取樣訊號以及第三取樣訊號 分別承載之取樣結果。決定單元130可以分析取樣結 果Ql ’ Q2,Q3以動態決定至少一個延遲量之最小值。 延遲量可以是,例如用以延遲原始資料選通訊號DQS 之可調整之延遲量Atl和用以延遲資料訊號DQ之可 調整之延遲量At2 ’從而對應於延遲後之資料選通訊 號之取樣點可以保持居中於由資料訊號DQ所承載之 資料中。 例如’在第4圖中之初始狀態4a,對應於資料選 通5虎DQSB之取樣點412沒有居中於由資料訊號 DQ所承載之資料中,在此實施例中對應於資料選通 汛號DQSA之取樣點411與對應於資料選通訊號 DQSB之取樣點412之間的間隔等於可調整之延遲量 △tl’對應於資料選通訊號DqSC之取樣點4n與對應 於資料選通訊號DQSB之取樣點412之間的間隔也等 於可調整之延遲量。請參考第4圖中如至和,對 應於資料選通訊號DQS A,DQSB,DQSC之取樣點均 被動態調整。在第4圖中之穩定狀態4e,對應於資料 選通訊號DQSB之取樣點(即令間之取樣點)居中於由 資料訊號DQ所承載之資料中。 根據本實施例,決定單元13〇比較分別由第4 1343004 • 樣訊號,第二取樣訊號以及第三取樣訊號所承載之取 樣結果Ql(i) ’ Q2(i),以及Q3(i)(卜1,2, 3,…)以調整 分別對應於資料選通訊號DQSA,DQSB,DQSC之取 樣點之間的間隔’並且進一步調整資料選通訊號 DQSA,DQSB,DQSC 之偏移量。 具體說來,在此貫施例中,i 1表示丨的一個具體 _ 值’如果第一取樣訊號所承載之取樣結果Ql(il)與第 二取樣訊號所承載之取樣結果Q2(il)不相等,並且第 一取樣訊號所承載之取樣結果Q2 (i 1)與第三取樣訊號 所承载之取樣結果Q3(il)不相等,即Q1(il) 〆 Q3(il) ’決定單元130調整分別對應於資料選通訊號 DQSA,DQSB,DQSC之取樣點之間的間隔。如第4 圖所示,在此實施例中為減小間隔之調整。 _ 除此之外,用i2表示i的另一個具體值,如果由 第二取樣訊號所承載之取樣結果Q2(i2)與由第一取樣 訊號和第三取樣訊號其中之一所承載之取樣結果相 等’並且不等於由第一取樣訊號和第三取樣訊號的其 中另一個所承載之取樣結果,即q1〇2) = Q2(i2) # Q3(i2)或是 Ql(i2) #Q2(i2) = Q3(i2),決定單元 i3〇 調整資料選通訊號DQSA,DQSB,DQSC之偏移量。 在此實施例中,Q1(i2) = Q2(i2MQ3⑼被認為是相位 12 1343004 超則狀態(phase shift lead status),Ql(i2) ?fQ2(i2)= Q3(i2)被έ忍為是相位滯後狀態(phase sh沿iag伽⑽)。 藉由分別動態調整對應於資料選通訊號DQSA, DQSB ’ DQSC之取樣點’便可達到如第4圖中4e所 示之穩定狀態。這樣一來,記憶體控制電路1 便可 以動態的保持對應於資料選通訊號DQSB之取樣點 (即上述二個取樣點之中間取樣點)居中於資料訊號 DQ所承載之資料中。除此之外,記憶體控制電路1〇〇 可以動態的保持對應於資料選通訊號DQSA之取樣點 (即上述二個取樣點之第一取樣點)居中於資料訊號 DQ所承載之資料與前一相鄰資料之轉換時間點,並 且可以動態的保持對應於資料選通訊號DQSC之取樣 點(例如三個取樣點之第三取樣點)居中於資料訊號 DQ所承載之資料與後一相鄰資料之轉換時間點,以 便利用上述二個取樣點所形成之窗口以鎖定由資料訊 號DQ所承載之資料。因此,記憶體控制電路I 〇〇可 動態地調整取樣點以根據f料選通訊號DQSB正確地 獲得由資料訊號DQ所承載之資料。 而要;主思的疋,在此實施例中,由資料訊號dq 二承載之㈣可以是f通㈣而不僅是特㈣或者是 各戶a又什之形式之資料。根據第一實施例之相關變 1343004 形 化’由資料訊號DQ所承載之資料可對應於特定 式,例如間隔變化的形式{〇,!,〇 ……
—請參考第5圖以及第6圖,第5圖為本發明另一 實仏例之動_調整取樣點之記憶體控制方法之時序 圖:第5圖中所示之實施例為第4圖中所示之實施例 的慶化帛6圖為本發明第二實施例之記憶體控制電 路200之方塊圖。其中記憶體控制電路200包含延遲 早兀210 ’相位偵測器22〇,控制單元23〇,相位計數 m帛5圖中所示之記憶體控制方法可以應用至 第二實施例,並且詳述於後。 根據本發明第二實施例,由資料訊號Dq所承載 之資料可對應於特定形式,例如間隔變化的形式{〇, 1 5 0 * 1......)。第6圖中之參考時脈可以是内部參考 時脈或疋 > 料選通sfl號例如先前所述之原始資料選 通訊號DQS。延遲單元21〇用由相位計數器24〇所決 定之可調整的延遲量對參考時脈進行延遲以產生延遲 後的時脈’用以提供複數取樣點51丨—518 ’如第5圖 所不°其中參考點501與取樣點511_ 518之間的間隔 對應於複數由相位計數器240所決定之延遲量。 為了利用複數取樣點對資料訊號DQ進行取樣, 本實施例中相位偵測器220根據來自延遲單元210之 14 1343004 延遲後的時脈對資料訊號DQ執行相位偵測。除此之 外,控制單元230決定來自相位偵測器22〇之一系列 的取樣結果是否等於〇 4 1 ’並且找到對應於兩個轉 換形式如{0,1}以及{1,〇丨之一的取樣點(即取樣點 512)並且進一步找到對應於其他兩種轉換形式之下 一取樣點(即取樣點5丨8),以執行邊緣偵測。最終, 控制單元230會分析來自相位偵測器22〇之取樣結 果,以根據邊緣偵測動態決定延遲量並利用相位計數 器240控制延遲單元21〇。根據本實施例,完成邊緣 偵測後,位於分別對應於兩種轉換形式之前述兩取樣 點之中間的取樣點(即取樣點515)被決定為最佳取 樣點。 舆先前技術相比’記憶體控制電路以及方法可以 動態凋整取樣點,以達到最佳記憶體控制效能。 本發明之另一優點在於當C)Q訊號以及DQS訊號 的相位由於内部/外部環境的變化以及雜訊的干擾而 發生變動時’記憶體控制電路以及方法同樣可以使記 憶體控制達到最佳效能。 雖然本發明已以較佳實施例揭露如上’然其並非 用以限定本發明’任何熟悉此項技藝者,在不脫離本 為明之精珅和範圍内,當可做些許更動與潤飾,因此 15 1343004 本發明之保護範圍當視後附之申請專利範圍所界定者
為準D 【圖式簡單說明】 第1圖為顯示先前技術之記憶體模組之示意圖。 第2圖為本發明第一實施例之記憶體控制電路之 • 方塊圖。 第3圖為根據本發明第一實施例之延遲單元m 之示意圖。 第圖為本發明實施例之利用記憶體電路接收資 U和貞料選通訊號’動態調整取樣點之記憶體控 制方法之時序圖。 ▲第5圖為本發明另—實施例之動態調整取樣點之 έ己憶體控制方法之時序圖。 第6圖為本發明第二實施例之記憶體控制電路之 方塊圖。 【主要元件符號說明】 記憶體模組. ^ 00 υ動態隨機存取記憶體12控 16 1343004 • 記憶體控制電路100 200延遲單元in 112 114 210 取樣單元120 鎖存器122,124,126 決定單元130 取樣點 41 1 412 413 501 51 1 512 513 514 515 516 517 518 控制單元230 相位計數器240相位偵測 器 220 17

Claims (1)

1343004 十、申請專利範圍: 1. 一種記憶體控制電路’用以接收一記憶體之一 資料訊號以及一原始資料選通訊號,該記憶體控制電 路包含: 至少一延遲單元’用以根據該原始資料選通訊 號產生至少一第一資料選通訊號,一第二資料選通訊 號以及一第三資料選通訊號,以分別提供至少三個取 樣點; 一取樣單元’耦接至該延遲單元,用以根據該 資料訊號,藉由利用該第一資料選通訊號,該第二資 料選通訊號以及該第三資料選通訊號以分別獲得一·第 一取樣訊號,一第二取樣訊號以及一第三取樣訊號; 以及 一決定單元’耦接至該取樣單元,用以比較該 第一取樣訊號’該第二取樣訊號以及該第三取樣訊 號,以調整分別對應於該第一資料選通訊號,該第二 t料選通訊號以及該第三資料選通訊號之該等取樣點 之間的間隔。 2.如申請專利範圍第丨項所述之記憶體控制電 18 丄 路,其中該資料訊號為一 dq訊號,並且該原始資料 選通訊號為一 DQS訊號。 3. 如申請專利範圍第1項所述之記憶體控制電 路,其中該取樣單元根據該第—資料選通訊號,該第 一身料選通訊號以及該第三資料選通訊號對該資料訊 號或該資料訊號之一延遲訊號進行取樣。 4. 如申請專利範圍第1項所述之記憶體控制電 路其中忒決疋單元比較該第一取樣訊號,該第二取 樣訊號以及該第三取樣訊&,以調整該第—資料選通 讯5虎,忒第二資料選通訊號或該第三資料選通訊號之 偏移量。 5. 如申4專利範圍第1項所述之記憶體控制電 路’其^遠記憶體控制電路可以根據該第二資料選通 訊號動態娜料取樣肋獲得該㈣減所承載之 資料。 士申μ專利⑯圍第5項所述之記憶體控制電 路該記憶體控制電路可以動態保持對應於該第 通訊號之取樣點居中於該資料訊號所承載之 該資枓中。 7' 第6項所述之記憶體控制電 19 1343004 路’其中該記憶體控制電路可以動態保持對應於該第 一資料選通訊號之取樣點居中於該資料與前一相鄰資 料之轉換時間點,並且該記憶體控制電路可以動態保 持對應於該第三資料選通訊號之取樣點居中於該資料 與後一相鄰資料之轉換時間點。 8.如申請專利範圍第5項所述之記憶體控制電 φ 路’其中如果由該第一取樣訊號所承載之一取樣結果 不等於由該第二取樣訊號所承載之一取樣結果,並且 如果由該第二取樣訊號所承載之該取樣結果不等於由 該第三取樣訊號所承載之一取樣結果,該決定單元調 整分別對應於該第一資料選通訊號,該第二資料選通 §fl號以及該第三資料選通訊號之該等取樣點之間的間 隔。 / _ 9.如申請專利範圍第8項所述之記憶體控制電 路’其中如果由該第二取樣訊號所承載之一取樣結果 等於由該第一取樣訊號與該第三取樣訊號之其中之一 所承載之一取樣結果’並且不等於由該第一取樣訊號 與該第二取樣訊號之其中另一所承栽之取樣結果,該 決疋單元s周整該第一資料選通訊號,該第二資料選通 訊號或該第三資料選通訊號之偏移量。 • 10.如申請專利範圍第1項所述之記憶體控制電 20 1343004 路’其中由該資料訊號所承載之資料為普通資料或對 應於一特定形式。 1種記憶體控制方法,以調整用於接收一記憶 體之—資料訊號以及一原始資料選通訊號之記憶體控 制電路之取樣點,該記憶體控制方法包含: 利用至少一延遲單元根據該原始資料選通訊號以 提供複數取樣點; 根據該資料訊號藉由利用該等取樣點進行取樣; 以及 分析複數取樣結果以動態決定—延遲量,用以延 遲該原始資料選通訊號,從而對應於一延遲後的資料 選通訊號之一取樣點居中於由該資料訊號所承載之資 料中。 12. 如申請專利範圍第u項所述之記憶體控制 方法,其中該資料訊號為一 Dq訊號,該原始資料選 通訊號為一 DQS訊號。 13. 如申叫專利範圍第π項所述之記憶體控制 料’其中利賴延遲單元以提供該等取樣點之步驟 2! 1343004 +寿i用该延遲單元根據該原始資料選通訊號以產生 亡士一 = 一資料選通訊號,一第二資料選通訊號以及 Ί資料選通訊號以分別提供至少三個取樣點,其 +㈣二資料選通訊號為該延遲後的資料選通訊號, 對應於4第二資料選通訊號之取樣點保持居中於由該 ;貝料況破所承載之資料中; • 其中,根據該資料訊號利用該等取樣點進行取樣 之步驟更包含: 根據該資料訊號利用該第一資料選通訊號,該第 二資料選通訊號以及該第三資料選通訊號進行取樣。 14.如申請專利範圍第13項所述之記憶體控制 方法’其中於根據該資料訊號利用該等取樣訊號進行 取樣之步驟中’藉由分別利用該第一資料選通訊號, m 該第二資料選通訊號以及該第三資料選通訊號進行取 樣時獲得用以承載該等取樣結果之一第一取樣訊號, 一第二取樣訊號以及一第三取樣訊號;以及 分析該等取樣結果以動態決定該延遲量以延遲該 原始資料選通訊號之步驟更包含: 比較該第一取樣訊號,該第二取樣訊號以及該第 三取樣訊號以調整分別對應於該第一資料選通訊號, 22 έ亥第二資料選通訊號以及該第三資料選通訊號之該等 取樣點之間之間隔,其中該間隔對應於該延遲量。 15. 如申請專利範圍第丨4項所述之記憶體控制 方法’其中分析該等取樣結果以動態決定該延遲量以 延遲該原始資料選通訊號之步驟更包含: 比較該第一取樣訊號’該第二取樣訊號以及該第 —取樣讯號以進一步調整該第一資料選通訊號’該第 一身料選通訊號及/或該第三資料選通訊號之偏移量。 16. 如申請專利範圍第14項所述之記憶體控制 方法’其中該記憶體控制方法可以動態調整該等取樣 點以根據該第二資料選通訊號獲得由該資料訊號所承 載之資料;以及該記憶體控制方法更包含: 動態保持對應於該第一資料選通訊號之取樣點居 中於該資料與前一相鄰資料之轉換時間點;以及 動態保持對應於該第三資料選通訊號之取樣點居 中於該資料與後一相鄰資料之轉換時間點。 17·如申請專利範圍第14項所述之記憶體控制 方法,更包含: 如果由該第一取樣訊號所承載之一取樣結果不等 23 1343004 於由該第二取樣讯號所承載之一取樣結果,並且如果 由該第二取樣訊號所承載之該取樣結果不等於由該第 三取樣訊號所承載之一取樣結果,調整分別對應於該 第一資料選通訊號’ 5亥第二資料選通訊號以及該第三 資料選通訊號之該等取樣點之間的間隔。 18. 如申請專利範圍第17項所述之記憶體控制 方法,更包含: 如果由該第二取樣訊號所承載之一取樣結果等於 由該第一取樣訊號和該第三取樣訊號其中之一所承載 之一取樣結果,並且不等於由該第一取樣訊號和該第 三取樣訊號之其中另一所承載之取樣結果,調整該第 一資料選通訊號’該第二資料選通訊號和/或該第三資 料選通訊號之偏移量。 19. 如申請專利範圍第n項所述之記憶體控制 方法’其中根據該資料訊號利用該等取樣點進行取樣 之步驟更包含: 利用該等取樣點對該資料訊號進行取樣; 其中分析該等取樣結果以動態決定該延遲量以延 遲該原始資料選通訊號之步驟更包含: 24 1343004 根據該等取樣結果執行一邊緣偵測;以及 根據該邊緣偵測決定該延遲量。 20.如申請專利範圍第11項所述之記憶體控制 方法,其中該記憶體是一雙倍資料傳輸率記憶體。
十一、圖式: 25
TW096141547A 2007-08-08 2007-11-02 Memory control methods and related circuits TWI343004B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/835,422 US7876629B2 (en) 2007-08-08 2007-08-08 Memory control methods capable of dynamically adjusting sampling points, and related circuits

Publications (2)

Publication Number Publication Date
TW200907673A TW200907673A (en) 2009-02-16
TWI343004B true TWI343004B (en) 2011-06-01

Family

ID=40347561

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096141547A TWI343004B (en) 2007-08-08 2007-11-02 Memory control methods and related circuits

Country Status (3)

Country Link
US (1) US7876629B2 (zh)
CN (1) CN101364425B (zh)
TW (1) TWI343004B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7778093B2 (en) * 2007-08-08 2010-08-17 Mediatek Inc. Memory control circuit capable of dynamically adjusting deglitch windows, and related method
JP2011003088A (ja) * 2009-06-19 2011-01-06 Panasonic Corp データラッチ調整装置およびそれを用いたメモリアクセスシステム
CN102347081B (zh) * 2010-07-30 2013-11-06 联芯科技有限公司 用于ddr控制器中dqs延迟的相位校准方法及装置
CN102637155B (zh) * 2012-01-10 2014-11-05 江苏中科梦兰电子科技有限公司 通过训练加修正配置ddr3中数据选通信号延时的方法
US9117509B2 (en) * 2012-02-03 2015-08-25 Mediatek Inc. Electronic apparatus, DRAM controller, and DRAM
CN103366793B (zh) * 2012-03-28 2017-08-11 飞思卡尔半导体公司 同步存储器数据传输中的时序控制
US9177623B2 (en) * 2013-03-15 2015-11-03 Qualcomm Incorporated Memory interface offset signaling
TWI508087B (zh) * 2013-07-01 2015-11-11 Mstar Semiconductor Inc 記憶體信號的動態相位追蹤方法及其相關控制電路
CN104298627B (zh) * 2013-07-16 2017-08-04 晨星半导体股份有限公司 存储器信号的动态相位追踪方法及其相关控制电路
CN103885866B (zh) * 2014-03-31 2017-08-25 西安紫光国芯半导体有限公司 时间延迟参数可调转接卡
CN105448323B (zh) * 2014-08-08 2019-04-09 瑞昱半导体股份有限公司 存储器控制电路及相关的存储器控制方法
CN107393578B (zh) * 2016-05-16 2020-07-28 中国长城科技集团股份有限公司 一种内存训练的方法和装置
KR102495361B1 (ko) * 2018-03-14 2023-02-06 에스케이하이닉스 주식회사 입출력 회로
KR102635773B1 (ko) * 2018-09-13 2024-02-08 삼성전자주식회사 저장 장치
CN111752507B (zh) * 2019-03-28 2024-02-20 京东方科技集团股份有限公司 信号调整方法、信号调整电路及图像处理电路
CN110764440B (zh) * 2019-07-31 2022-12-20 晶晨半导体(上海)股份有限公司 一种存储器的信号采样方法
US10916278B1 (en) * 2019-09-18 2021-02-09 Realtek Semiconductor Corp. Memory controller and memory data receiving method for generate better sampling clock signal
CN113571118A (zh) * 2020-04-29 2021-10-29 瑞昱半导体股份有限公司 存储器控制器装置与相位校正方法
KR102493268B1 (ko) * 2021-03-11 2023-01-27 연세대학교 산학협력단 고대역 메모리를 위한 스큐 보상 장치 및 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5948083A (en) * 1997-09-30 1999-09-07 S3 Incorporated System and method for self-adjusting data strobe
US6262611B1 (en) * 1999-06-24 2001-07-17 Nec Corporation High-speed data receiving circuit and method
US7668276B2 (en) * 2001-10-22 2010-02-23 Rambus Inc. Phase adjustment apparatus and method for a memory device signaling system
US7076678B2 (en) 2002-02-11 2006-07-11 Micron Technology, Inc. Method and apparatus for data transfer
KR100550796B1 (ko) * 2003-12-11 2006-02-08 주식회사 하이닉스반도체 반도체 메모리 소자의 데이터 전송 장치 및 그 제어 방법
US7171321B2 (en) * 2004-08-20 2007-01-30 Rambus Inc. Individual data line strobe-offset control in memory systems
TWI302320B (en) * 2006-09-07 2008-10-21 Nanya Technology Corp Phase detection method, memory control method, and related device

Also Published As

Publication number Publication date
CN101364425A (zh) 2009-02-11
US7876629B2 (en) 2011-01-25
US20090043953A1 (en) 2009-02-12
CN101364425B (zh) 2012-02-29
TW200907673A (en) 2009-02-16

Similar Documents

Publication Publication Date Title
TWI343004B (en) Memory control methods and related circuits
US6975149B2 (en) Method and circuit for adjusting the timing of output data based on an operational mode of output drivers
US6759911B2 (en) Delay-locked loop circuit and method using a ring oscillator and counter-based delay
US7239575B2 (en) Delay-locked loop having a pre-shift phase detector
KR100962026B1 (ko) 듀티 사이클 보정 장치 및 이를 포함하는 반도체 집적 회로
KR100902795B1 (ko) 인터페이스 회로
US7813215B2 (en) Circuit and method for generating data output control signal for semiconductor integrated circuit
US7227809B2 (en) Clock generator having a delay locked loop and duty cycle correction circuit in a parallel configuration
JP4450586B2 (ja) 半導体集積回路
US8779754B2 (en) Method and apparatus for minimizing skew between signals
JP3789222B2 (ja) Dll回路及びそれを内蔵するメモリデバイス
TW200539182A (en) Synchronization devices having input/output delay model tuning elements
US9154141B2 (en) Continuous high-frequency event filter
US20100135090A1 (en) Apparatus and method for trimming static delay of a synchronizing circuit
US20080061851A1 (en) Delay locked loop circuit capable of reducing bang-bang jitter
US20050285605A1 (en) Delay lock circuit having self-calibrating loop
TW201136171A (en) Apparatus and method for compensating for process, voltage, and temperature variation of the time delay of a digital delay line
CN110827875A (zh) 具有时序调整机构的电子装置
US7493461B1 (en) Dynamic phase alignment for resynchronization of captured data
US7561490B2 (en) Semiconductor memory device and method for driving the same
US6911851B2 (en) Data latch timing adjustment apparatus
US7242232B2 (en) Internal signal replication device and method
WO2023165014A1 (zh) 一种可编程电路、集成电路及电子设备