CN103885866B - 时间延迟参数可调转接卡 - Google Patents

时间延迟参数可调转接卡 Download PDF

Info

Publication number
CN103885866B
CN103885866B CN201410126265.6A CN201410126265A CN103885866B CN 103885866 B CN103885866 B CN 103885866B CN 201410126265 A CN201410126265 A CN 201410126265A CN 103885866 B CN103885866 B CN 103885866B
Authority
CN
China
Prior art keywords
contact
data
signal
control unit
signal delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410126265.6A
Other languages
English (en)
Other versions
CN103885866A (zh
Inventor
张志广
魏林军
向荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201410126265.6A priority Critical patent/CN103885866B/zh
Publication of CN103885866A publication Critical patent/CN103885866A/zh
Application granted granted Critical
Publication of CN103885866B publication Critical patent/CN103885866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种时间延迟参数可调转接卡，包括转接卡，转接卡上设有第一触点、第二触点、第三触点、第四触点、第五触点、第六触点、控制单元、数据信号延迟单元和数据对齐信号延迟单元；第一触点和第二触点相互连接，第二触点连接控制单元，控制单元连接数据信号延迟单元和数据对齐信号延迟单元；数据信号延迟单元连接第三触点和第四触点；数据对齐信号延迟单元连接第五触点和第六触点；第一触点、第三触点和第五触点对应连接内存模组的地址命令管脚、数据管脚和数据对齐管脚；第二触点、第四触点和第六触点对应连接主板的地址命令管脚、数据管脚和数据对齐管脚。本发明在缺少改变主板配置的手段时，可以通过调节延迟时间来定位问题。

Description

时间延迟参数可调转接卡
【技术领域】
本发明涉及一种转接卡，尤其涉及一种应用于计算机主板上测试内存模组的时间延迟参数可调转接卡。
【背景技术】
请参阅图1和图2所示，内存模组的应用测试一般都在计算机主板上进行，如果在应用某种内存模组时，出现计算机主板不能启动的情况，则被定性为内存模组或主板的“兼容性问题”。“兼容性问题”一般是由于计算机主板在对内存模组进行操作的过程中，时间参数不匹配而导致的。因计算机主板不能启动，所以不能通过测量信号的方法来找出问题的原因。现有做法是将在一块计算机主板上有问题的内存模组应用到其他不同型号、不同厂商的计算机主板上。如果在某些计算机主板上可以启动，则认为内存模组在不能启动的计算机主板上有兼容性问题；如果在所有计算机主板上都不能启动，则认为内存模组自身有问题。因为缺少可以改变计算机主板上内存控制器的时间参数的方法，所以不能通过调整内存控制器的时间参数的方法来确定系统不能启动的原因。
【发明内容】
本发明提供一种时间延迟参数可调转接卡，以解决上述技术问题。
为了实现上述目的，本发明采用如下技术方案：
时间延迟参数可调转接卡，包括转接卡，转接卡上设有第一触点、第二触点、第三触点、第四触点、第五触点、第六触点、控制单元、数据信号延迟单元和数据对齐信号延迟单元；第一触点和第二触点相互连接，第二触点连接控制单元，控制单元连接数据信号延迟单元和数据对齐信号延迟单元；数据信号延迟单元连接第三触点和第四触点；数据对齐信号延迟单元连接第五触点和第六触点。
本发明进一步的改进在于：第一触点、第三触点和第五触点对应连接内存模组的地址命令管脚、数据管脚和数据对齐管脚；第二触点、第四触点和第六触点对应连接主板的地址命令管脚、数据管脚和数据对齐管脚。
本发明进一步的改进在于：控制单元解析从主板传来的地址命令信号，如果是读操作，则控制数据信号延迟单元和数据对齐信号延迟单元有效，对数据信号DQ和/或数据对齐信号DQS进行延迟；如果是其它命令，则控制单元控制数据信号延迟单元和数据对齐信号延迟单元不对数据信号DQ和数据对齐信号DQS进行延迟。
本发明进一步的改进在于：所述数据信号延迟单元和数据对齐信号延迟单元有效时，按照控制单元中存储的延迟参数控制对数据信号DQ和/或数据对齐信号DQS进行延迟。
本发明进一步的改进在于：还包括用于对控制单元进行延迟参数配置的延迟参数配置单元。
本发明进一步的改进在于：通过延迟参数配置单元对控制单元进行延迟参数配置，直到经延迟的DQS信号与延迟的DQ信号在到达计算机主板，经过计算机主板上的内存控制器的调节后，使得DQS信号的上升沿和下降沿与DQ信号的数据的中间对齐。
本发明一种时间延迟参数可调转接卡，包含控制单元，可以分别对DQ和DQS信号的延迟时间进行控制；控制单元所存储的延迟参数可以通过参数配置单元进行配置。
相对于现有技术，本发明具有以下有益效果：
1.不需要对主板上的电路进行改变，减少了对主板的损害。
2.在缺少改变主板配置的手段时，可以通过调节延迟时间来定位问题。
【附图说明】
图1为计算机的内存控制器与内存模组的连接示意图。
图2为对内存模组进行读操作时，内存模组的DQ（数据信号）和DQS（数据对齐信号）管脚所输出的信号图。
图3为计算机主板上的内存控制器读到正确的数据，正常启动时，内存模组的DQ（数据信号）和DQS（数据对齐信号）管脚所输出的信号图。
图4为时间延迟参数可调转接卡的连接示意图。
图5为时间延迟参数可调转接卡的示意图。
【具体实施方式】
为了解决背景技术当中所存在的问题，本发明提出一种时间延迟参数可调转接卡，可以定位由于数据信号与数据对齐信号的时序不符内存模组的操作标准而导致的问题。
请参阅图4和5所示，本发明一种时间延迟参数可调转接卡，包括转接卡11和延迟参数配置单元13；转接卡11上设有触点（1、2、3、4、5、6）、控制单元7、数据信号延迟单元8和数据对齐信号延迟单元9；触点1和2相互连接，触点2连接控制单元7，控制单元7连接数据信号延迟单元8和数据对齐信号延迟单元9；触点3连接数据信号延迟单元8，数据信号延迟单元8连接触点4；数据对齐信号延迟单元9连接触点5和触点6；延迟参数配置单元13连接控制单元7。
应用发明种时间延迟参数可调转接卡进行内存模组的应用测试时，触点1、3、5连接内存模组的地址命令管脚、数据管脚和数据对齐管脚；触点2、4、6连接主板的地址命令管脚、数据管脚和数据对齐管脚；通过延迟参数配置单元13对控制单元7进行延迟参数配置，系统启动后，控制单元7解析从主板传来的地址命令信号（触点2所采集的信息），如果是读操作，则控制数据信号延迟单元8和数据对齐信号延迟单元9有效，对数据信号DQ和数据对齐信号DQS进行延迟，使得DQS信号的上升沿和下降沿与DQ信号的数据的中间对齐，通过这种方式，计算机主板可以读到正确的数据，从而正常启动（图3所示）；如果是其它命令，则数据信号延迟单元8和数据对齐信号延迟单元9不对数据信号和数据对齐信号进行延迟。

Claims (1)

1.时间延迟参数可调转接卡，其特征在于，包括转接卡(11)，转接卡(11)上设有第一触点(1)、第二触点(2)、第三触点(3)、第四触点(4)、第五触点(5)、第六触点(6)、控制单元(7)、数据信号延迟单元(8)和数据对齐信号延迟单元(9)；第一触点(1)和第二触点(2)相互连接，第二触点(2)连接控制单元(7)，控制单元(7)连接数据信号延迟单元(8)和数据对齐信号延迟单元(9)；数据信号延迟单元(8)连接第三触点(3)和第四触点(4)；数据对齐信号延迟单元(9)连接第五触点(5)和第六触点(6)；
第一触点(1)、第三触点(3)和第五触点(5)对应连接内存模组的地址命令管脚、数据管脚和数据对齐管脚；第二触点(2)、第四触点(4)和第六触点(6)对应连接主板的地址命令管脚、数据管脚和数据对齐管脚；
控制单元(7)解析从主板传来的地址命令信号，如果是读操作，则控制数据信号延迟单元(8)和数据对齐信号延迟单元(9)有效，对数据信号DQ和数据对齐信号DQS进行延迟；如果是其它命令，则控制单元(7)控制数据信号延迟单元(8)和数据对齐信号延迟单元(9)不对数据信号DQ和数据对齐信号DQS进行延迟；
还包括用于对控制单元(7)进行延迟参数配置的延迟参数配置单元(13)；通过延迟参数配置单元(13)对控制单元(7)进行延迟参数配置，直到经延迟的DQS信号与延迟的DQ信号在到达计算机主板，经过计算机主板上的内存控制器的调节后，使得DQS信号的上升沿和下降沿与DQ信号的数据的中间对齐；
所述数据信号延迟单元(8)和数据对齐信号延迟单元(9)有效时，按照控制单元(7)中存储的延迟参数控制对数据信号DQ和数据对齐信号DQS进行延迟。
CN201410126265.6A 2014-03-31 2014-03-31 时间延迟参数可调转接卡 Active CN103885866B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410126265.6A CN103885866B (zh) 2014-03-31 2014-03-31 时间延迟参数可调转接卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410126265.6A CN103885866B (zh) 2014-03-31 2014-03-31 时间延迟参数可调转接卡

Publications (2)

Publication Number Publication Date
CN103885866A CN103885866A (zh) 2014-06-25
CN103885866B true CN103885866B (zh) 2017-08-25

Family

ID=50954774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410126265.6A Active CN103885866B (zh) 2014-03-31 2014-03-31 时间延迟参数可调转接卡

Country Status (1)

Country Link
CN (1) CN103885866B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109683512B (zh) * 2018-12-07 2022-04-12 四川航天烽火伺服控制技术有限公司 一种应用于舵系统的转接卡

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364425A (zh) * 2007-08-08 2009-02-11 联发科技股份有限公司 存储器控制方法及其电路
CN101788898A (zh) * 2006-03-21 2010-07-28 联发科技股份有限公司 存储器装置
US8098082B1 (en) * 2001-08-29 2012-01-17 Altera Corporation Multiple data rate interface architecture
US8386722B1 (en) * 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
CN103049364A (zh) * 2012-12-21 2013-04-17 西安华芯半导体有限公司 可控转接卡
CN103065677A (zh) * 2012-12-14 2013-04-24 东南大学 基于延迟单元的自校准系统
CN203799370U (zh) * 2014-03-31 2014-08-27 西安华芯半导体有限公司 时间延迟参数可调转接卡

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098082B1 (en) * 2001-08-29 2012-01-17 Altera Corporation Multiple data rate interface architecture
CN101788898A (zh) * 2006-03-21 2010-07-28 联发科技股份有限公司 存储器装置
CN101364425A (zh) * 2007-08-08 2009-02-11 联发科技股份有限公司 存储器控制方法及其电路
US8386722B1 (en) * 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
CN103065677A (zh) * 2012-12-14 2013-04-24 东南大学 基于延迟单元的自校准系统
CN103049364A (zh) * 2012-12-21 2013-04-17 西安华芯半导体有限公司 可控转接卡
CN203799370U (zh) * 2014-03-31 2014-08-27 西安华芯半导体有限公司 时间延迟参数可调转接卡

Also Published As

Publication number Publication date
CN103885866A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
US8687451B2 (en) Power management in semiconductor memory system
US20210271624A1 (en) Apparatuses and methods for selective communication through a memory connector
CN106708168B (zh) 多处理器系统及时钟同步方法
US9824056B2 (en) Handshake signaling for interface clock management
CN101963949B (zh) 热插拔实现方法、热插拔系统及板卡
CN101859286A (zh) 存储器命令时序的主动训练
US20150347336A1 (en) Coupling controller, information processing apparatus and coupling control method
CN108009372B (zh) 一种ddr内存虚拟写电平校准响应的方法
US7643958B2 (en) Method and system for validating PCI/PCI-X adapters
CN104345826A (zh) 转接卡
CN110825204A (zh) 电子设备的主板及电源信息管理方法
US20170103797A1 (en) Calibration method and device for dynamic random access memory
US8583966B2 (en) Methods and structure for debugging DDR memory of a storage controller
CN102053936B (zh) Fpga通过ddr2接口与dsp通信的方法及装置
CN103885866B (zh) 时间延迟参数可调转接卡
US9158609B2 (en) Universal serial bus testing device
CN104281459A (zh) Bios升级装置
US9495315B2 (en) Information processing device and data communication method
US8943255B2 (en) Methods and structure for accounting for connection resets between peripheral component interconnect express bridges and host devices
CN109739328B (zh) 一种m.3ssd的复位电路及方法
CN111198837B (zh) 基于fpga的sdio接口系统、控制器桥接方法
CN203799370U (zh) 时间延迟参数可调转接卡
US10976960B2 (en) Methods of synchronizing memory operations and memory systems employing the same
CN101604277B (zh) I2c总线验证系统及方法
CN104866385A (zh) 移动终端及其存储卡热插拔方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant before: Xi'an Sinochip Semiconductors Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant