CN101364425B - 存储器控制方法及其电路 - Google Patents

存储器控制方法及其电路 Download PDF

Info

Publication number
CN101364425B
CN101364425B CN200710169641XA CN200710169641A CN101364425B CN 101364425 B CN101364425 B CN 101364425B CN 200710169641X A CN200710169641X A CN 200710169641XA CN 200710169641 A CN200710169641 A CN 200710169641A CN 101364425 B CN101364425 B CN 101364425B
Authority
CN
China
Prior art keywords
signal
data
data strobe
strobe signal
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710169641XA
Other languages
English (en)
Other versions
CN101364425A (zh
Inventor
曾瑞兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101364425A publication Critical patent/CN101364425A/zh
Application granted granted Critical
Publication of CN101364425B publication Critical patent/CN101364425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Dram (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Memory System (AREA)

Abstract

本发明涉及一种存储器控制方法及其电路，以调整用于接收存储器的数据信号以及原始数据选通信号的存储器控制电路的多个取样点，存储器控制方法包含利用至少一个延迟单元根据原始数据选通信号以提供多个取样点；通过利用该多个取样点根据数据信号进行取样；以及分析多个取样结果以动态决定延迟量，延迟量用以延迟该原始数据选通信号，由此对应于延迟的数据选通信号的取样点居中于由数据信号所承载的数据中。因此，本发明可以动态调整取样点，以达到最佳存储器控制效能。

Description

存储器控制方法及其电路
技术领域
本发明有关于存储器控制，特别有关于可动态调整取样点(samplingpoints)的存储器控制方法以及相关电路。 
背景技术
请参考图1，图1为现有技术的存储器模块10的示意图。存储器模块10包含动态随机存取存储器(dynamic random access memory)12以及控制器14，其中控制器14利用数据信号以及数据选通信号(data strobe signal)存取动态随机存取存储器12，数据信号如图1中DQ信号，数据选通信号如图1中DQS信号，DQ信号以及DQS信号的概念以及操作为所属领域技术人员所熟知，故在此不再赘述。 
一般来说，制造包含存储器模块10的电子组件，制造厂商需要将由其它供货商提供的独立的动态随机存取存储器12以及控制器14进行结合，然后需要调整到满足至少一个固定延迟量，用以延迟存储器模块10的DQ信号及/或DQS信号以达到存储器控制的最佳效能。当电子组件被卖至经销商或是终端用户时，固定延迟量不能再改变。 
然而，DQ信号以及DQS信号的相位会由于噪声或是内部/外部环境的原因，如温度变化，而产生波动。因此，利用固定延迟量对于存储器模块10，尤其是对于控制器14来说，不可能达到最佳效能。 
发明内容
有鉴于此，为了使存储器控制达到最佳效能，特提出一种存储器控制方法及其电路。 
本发明提供一种存储器控制方法，以调整用于接收存储器的数据信号以及原始数据选通信号的存储器控制电路的多个取样点，存储器控制方法包含利用至少一个延迟单元根据原始数据选通信号以提供多个取样点；根据数据信号通过利用这些取样点进行取样；以及调整所述多个取样点之间的间隔，以动态决定延迟量，用以延迟该原始数据选通信号，其中对应于延迟后的数据选通信号的取样点居中于由数据信号所承载的数据中。
本发明还提供一种存储器控制电路，用以接收存储器的数据信号以及原始数据选通信号，存储器控制电路包含延迟单元，用以根据原始数据选通信号产生至少第一数据选通信号，第二数据选通信号以及第三数据选通信号，以分别提供至少三个取样点；取样单元，耦接至延迟单元，用以根据数据信号，通过利用第一数据选通信号，第二数据选通信号以及第三数据选通信号以分别获得第一取样信号，第二取样信号以及第三取样信号；以及决定单元，耦接至取样单元，用以比较第一取样信号，第二取样信号以及第三取样信号，以调整分别对应于第一数据选通信号，第二数据选通信号以及第三数据选通信号的取样点之间的间隔。 
因此，本发明可以动态调整取样点，以达到最佳存储器控制效能。 
附图说明
图1为显示现有技术的存储器模块的示意图。 
图2为本发明第一实施例的存储器控制电路的方块图。 
图3为根据本发明第一实施例的延迟单元的示意图。 
图4为本发明实施例的利用存储器电路接收数据信号和数据选通信号，动态调整取样点的存储器控制方法的时序图。 
图5为本发明另一实施例的动态调整取样点的存储器控制方法的时序图。 
图6为本发明第二实施例的存储器控制电路的方块图。 
具体实施方式
请参考图2，图2为本发明第一实施例的存储器控制电路100的方块图。在此实施例中存储器控制电路100包含延迟单元111，112以及114，取样单元120以及决定单元130。存储器控制电路100分别通过延迟单元112和114接收数据信号(如DQ信号)以及原始数据选通信号(如DQS信号)。除此之外，延迟单元114更包含单一延迟胞(delay cell)，如图2所示，此单一延迟胞具有可调整的延迟量DLL_DELAY。其中可调整的延迟量DLL_DELAY设定为90度的恒定相位延迟。如图2所示，取样单元120包含锁存器(latch)122，124以及126。 
请参考图2以及图3。图3为根据本发明第一实施例的延迟单元111的示意图。延迟单元111包含两个延迟胞，每个延迟胞具有可调整的延迟量Δt1。相似的，本实施例的延迟单元112包含至少一个延迟胞，其中延迟胞具有可调整的延迟量Δt2。根据此实施例，决定单元130可以设定两个可调整的延迟量Δt1和Δt2的初始值，并且动态地分别为延迟单元111以及112决定和调整可调整的延迟量Δt1和Δt2。 
图4为本发明实施例的利用存储器电路接收数据信号和数据选通信号，动态调整取样点的存储器控制方法的时序图。其中本发明实施例的存储器为双倍数据传输率存储器(double data rate memory，以下简称DDR存储器)。存储器控制方法可以应用至第一实施例，具体详述于后。 
通过利用至少一个延迟单元，具体的说，通过利用延迟单元111，112及/或114，存储器控制电路100可以根据原始数据选通信号DQS产生至少三个数据选通信号DQSA，DQSB，和DQSC以提供多个取样点，更具体的说，提供至少三个取样点，例如取样点411，412和413。除此之外，取样单元120的锁存器122，124和126可以根据数据信号DQ利用取样点，如取样点411，412和413来进行取样。 
如图2所示，锁存器122，124和126接收数据信号DQ的延迟信号并对 其进行取样，其中延迟单元112通过将上述提及的至少可调整的延迟量Δt2应用至数据信号DQ以产生数据信号DQ的延迟信号，或者当可调整的延迟量Δt2变成0时输出数据信号DQ。这样一来，取样单元120的锁存器122，124和126通过利用数据选通信号DQSA，DQSB，和DQSC对数据信号或是延迟信号进行取样以分别获得第一取样信号，第二取样信号以及第三取样信号。 
图2中标注在决定单元130的输入端处的符号Q1，Q2，Q3用以分别接收第一取样信号，第二取样信号以及第三取样信号。这些符号Q1，Q2，Q3用以表示第一取样信号，第二取样信号以及第三取样信号分别承载的取样结果。决定单元130可以分析取样结果Q1，Q2，Q3以动态决定至少一个延迟量的最小值。延迟量可以是，例如用以延迟原始数据选通信号DQS的可调整延迟量Δt1和用以延迟数据信号DQ的可调整延迟量Δt2，从而对应于延迟后的数据选通信号的取样点可以保持居中于由数据信号DQ所承载的数据中。 
例如，在图4中的初始状态4a，对应于数据选通信号DQSB的取样点4 1 2没有居中于由数据信号DQ所承载的数据中，在此实施例中对应于数据选通信号DQSA的取样点411与对应于数据选通信号DQSB的取样点412之间的间隔等于可调整的延迟量Δt1，对应于数据选通信号DQSC的取样点413与对应于数据选通信号DQSB的取样点412之间的间隔也等于可调整的延迟量Δt1。请参考图4中4a至4e，对应于数据选通信号DQSA，DQSB，DQSC的取样点均被动态调整。在图4中的稳定状态4e，对应于数据选通信号DQSB的取样点(即中间的取样点)居中于由数据信号DQ所承载的数据中。 
根据本实施例，决定单元130比较分别由第一取样信号，第二取样信号以及第三取样信号所承载的取样结果Q1(i)，Q2(i)，以及Q3(i)(i＝1，2，3，…)以调整分别对应于数据选通信号DQSA，DQSB，DQSC的取样点之间的间隔，并且进一步调整数据选通信号DQSA，DQSB，DQSC的偏移量。 
具体说来，在此实施例中，i1表示i的一个具体值，如果第一取样信号所承载的取样结果Q1(i1)与第二取样信号所承载的取样结果Q2(i1)不相等，并且第二取样信号所承载的取样结果Q2(i1)与第三取样信号所承载的取样结果Q3(i1)不相等，即Q1(i1)≠Q2(i1)≠Q3(i1)，决定单元130调整分别对应于数据选通信号DQSA，DQSB，DQSC的取样点之间的间隔。如图4所示，在此实施例中为减小间隔的调整。 
除此之外，用i2表示i的另一个具体值，如果由第二取样信号所承载的取样结果Q2(i2)与由第一取样信号和第三取样信号其中之一所承载的取样结果相等，并且不等于由第一取样信号和第三取样信号的其中另一个所承载的取样结果，即Q1(i2)＝Q2(i2)≠Q3(i2)或Q1(i2)≠Q2(i2)＝Q3(i2)，决定单元1 30调整数据选通信号DQSA，DQSB，DQSC的偏移量。在此实施例中，Q1(i2)＝Q2(i2)≠Q3(i2)被认为是相位超前状态(phase shift lead status)，Q1(i2)≠Q2(i2)＝Q3(i2)被认为是相位滞后状态(phase shift lag status)。 
通过分别动态调整对应于数据选通信号DQSA，DQSB，DQSC的取样点，便可达到如图4中4e所示的稳定状态。这样一来，存储器控制电路100便可以动态地保持对应于数据选通信号DQSB的取样点(即上述三个取样点的中间取样点)居中于数据信号DQ所承载的数据中。除此之外，存储器控制电路100可以动态地保持对应于数据选通信号DQSA的取样点(即上述三个取样点的第一取样点)居中于数据信号DQ所承载的数据与前一相邻数据的转换时间点，并且可以动态地保持对应于数据选通信号DQSC的取样点(例如三个取样点的第三取样点)居中于数据信号DQ所承载的数据与后一相邻数据的转换时间点，以便利用上述三个取样点所形成的窗口以锁定由数据信号DQ所承载的数据。因此，存储器控制电路100可动态地调整取样点以根据数据选通信号DQSB正确地获得由数据信号DQ所承载的数据。 
需要注意的是，在此实施例中，由数据信号DQ所承载的数据可以是普通数据而不仅是特定的或者是客户设计的形式的数据。根据第一实施例的相 关变化，由数据信号DQ所承载的数据可对应于特定形式，例如间隔变化的形式{0，1，0，1……}。 
请参考图5以及图6，图5为本发明另一实施例的动态调整取样点的存储器控制方法的时序图。图5中所示的实施例为图4中所示的实施例的变化。图6为本发明第二实施例的存储器控制电路200的方块图。其中存储器控制电路200包含延迟单元210，相位检测器220，控制单元230，相位计数器240。图5中所示的存储器控制方法可以应用至第二实施例，并且详述于后。 
根据本发明第二实施例，由数据信号DQ所承载的数据可对应于特定形式，例如间隔变化的形式{0，1，0，1……}。图6中的参考时钟可以是内部参考时钟，或是数据选通信号(例如先前所述的原始数据选通信号DQS)。延迟单元210用由相位计数器240所决定的可调整的延迟量对参考时钟进行延迟以产生延迟后的时钟，用以提供多个取样点511-518，如图5所示。其中参考点501与取样点511-518之间的间隔对应于多个由相位计数器240所决定的延迟量。 
为了利用多个取样点对数据信号DQ进行取样，本实施例中相位检测器220根据来自延迟单元210的延迟后的时钟对数据信号DQ执行相位检测。除此之外，控制单元230决定来自相位检测器220的一系列的取样结果是否等于0或1，并且找到对应于两个转换形式如{0，1}以及{1，0}之一的取样点(即取样点512)，并且进一步找到对应于其它两种转换形式的下一取样点(即取样点518)，以执行边缘检测。最终，控制单元230会分析来自相位检测器220的取样结果，以根据边缘检测动态决定延迟量并利用相位计数器240控制延迟单元210。根据本实施例，完成边缘检测后，位于分别对应于两种转换形式之前述两取样点的中间的取样点(即取样点515)被决定为最佳取样点。 
与现有技术相比，存储器控制电路以及方法可以动态调整取样点，以达到最佳存储器控制效能。 
本发明的另一优点在于当DQ信号以及DQS信号的相位由于内部/外部环境的变化以及噪声的干扰而发生变动时，存储器控制电路以及方法同样可以使存储器控制达到最佳效能。 

Claims (20)

1.一种存储器控制电路，用以接收存储器的数据信号以及原始数据选通信号，其特征在于，所述的存储器控制电路包含： 
至少一个延迟单元，用以根据所述的原始数据选通信号产生至少第一数据选通信号，第二数据选通信号以及第三数据选通信号，以分别提供至少三个取样点； 
取样单元，耦接至所述的延迟单元，用以根据所述的数据信号，通过利用所述的第一数据选通信号，所述的第二数据选通信号以及所述的第三数据选通信号以分别获得第一取样信号，第二取样信号以及第三取样信号；以及 
决定单元，耦接至所述的取样单元，用以比较所述的第一取样信号，所述的第二取样信号以及所述的第三取样信号，以调整分别对应于所述的第一数据选通信号，所述的第二数据选通信号以及所述的第三数据选通信号的所述的多个取样点之间的间隔。 
2.根据权利要求1所述的存储器控制电路，其特征在于，所述的数据信号为DQ信号，并且所述的原始数据选通信号为DQS信号。 
3.根据权利要求1所述的存储器控制电路，其特征在于，所述的取样单元根据所述的第一数据选通信号，所述的第二数据选通信号以及所述的第三数据选通信号对所述的数据信号或所述的数据信号的延迟信号进行取样。 
4.根据权利要求1所述的存储器控制电路，其特征在于，所述的决定单元比较所述的第一取样信号，所述的第二取样信号以及所述的第三取样信号，以调整所述的第一数据选通信号，所述的第二数据选通信号或所述的第三数据选通信号的偏移量。 
5.根据权利要求1所述的存储器控制电路，其特征在于，所述的存储器控制电路可以根据所述的第二数据选通信号动态调整所述的多个取样点以获得所述的数据信号所承载的数据。 
6.根据权利要求5所述的存储器控制电路，其特征在于，所述的存储器控制电路可以动态保持对应于所述的第二数据选通信号的取样点居中于所述的数据信号所承载的所述的数据中。 
7.根据权利要求6所述的存储器控制电路，其特征在于，所述的存储器控制电路可以动态保持对应于所述的第一数据选通信号的取样点居中于所述的数据与前一相邻数据的转换时间点，并且所述的存储器控制电路可以动态保持对应于所述的第三数据选通信号的取样点居中于所述的数据与后一相邻数据的转换时间点。 
8.根据权利要求5所述的存储器控制电路，其特征在于，如果由所述的第一取样信号所承载的取样结果不等于由所述的第二取样信号所承载的取样结果，并且如果由所述的第二取样信号所承载的所述的取样结果不等于由所述的第三取样信号所承载的取样结果，所述的决定单元调整分别对应于所述的第一数据选通信号，所述的第二数据选通信号以及所述的第三数据选通信号的所述的多个取样点之间的间隔。 
9.根据权利要求8所述的存储器控制电路，其特征在于，如果由所述的第二取样信号所承载的取样结果等于由所述的第一取样信号与所述的第三取样信号的其中之一所承载的取样结果，并且不等于由所述的第一取样信号与所述的第三取样信号的其中另一所承载的取样结果，所述的决定单元调整所述的第一数据选通信号，所述的第二数据选通信号或所述的第三数据选通信号的偏移量。 
10.根据权利要求1所述的存储器控制电路，其特征在于，由所述的数据信号所承载的数据为普通数据或对应于特定形式。 
11.一种存储器控制方法，以调整用于接收存储器的数据信号以及原始数据选通信号的存储器控制电路的取样点，所述的存储器控制方法包含： 
利用至少一个延迟单元根据所述的原始数据选通信号以提供多个取样点； 
根据所述的数据信号通过利用所述的多个取样点进行取样；以及调整所述多个取样点之间的间隔，以动态决定延迟量，用以延迟所述的原始数据选通信号，从而对应于延迟后的数据选通信号的取样点居中于由所述的数据信号所承载的数据中。 
12. 根据权利要求11所述的存储器控制方法，其特征在于，所述的数据信号为DQ信号，所述的原始数据选通信号为DQS信号。 
13.根据权利要求11所述的存储器控制方法，其特征在于，利用所述的延迟单元以提供所述的多个取样点的步骤更包含：
利用所述的延迟单元根据所述的原始数据选通信号以产生至少第一数据选通信号，第二数据选通信号以及第三数据选通信号以分别提供至少三个取样点，其中所述的第二数据选通信号为所述的延迟后的数据选通信号，对应于所述的第二数据选通信号的取样点保持居中于由所述的数据信号所承载的数据中；
其中，根据所述的数据信号利用所述的多个取样点进行取样的步骤更包含：
根据所述的数据信号利用所述的第一数据选通信号，所述的第二数据选通信号以及所述的第三数据选通信号进行取样。 
14.根据权利要求13所述的存储器控制方法，其特征在于，于根据所述的数据信号利用所述的多个取样信号进行取样的步骤中，通过分别利用所述的第一数据选通信号，所述的第二数据选通信号以及所述的第三数据选通信号进行取样时获得用以承载所述的多个取样结果的第一取样信号，第二取样信号以及第三取样信号；以及
分析所述的多个取样结果以动态决定所述的延迟量以延迟所述的原始数据选通信号的步骤更包含：
比较所述的第一取样信号，所述的第二取样信号以及所述的第三取样信号以调整分别对应于所述的第一数据选通信号，所述的第二数据选通信号以及所述的第三数据选通信号的所述的多个取样点之间的间隔，其中所述的间隔对应于所述的延迟量。 
15.根据权利要求14所述的存储器控制方法，其特征在于，分析所述的多个取样结果以动态决定所述的延迟量以延迟所述的原始数据选通信号的步骤更包含： 
比较所述的第一取样信号，所述的第二取样信号以及所述的第三取样信号以进一步调整所述的第一数据选通信号，所述的第二数据选通信号或所述的第三数据选通信号的偏移量。 
16.根据权利要求14所述的存储器控制方法，其特征在于，所述的存储器控制方法可以动态调整所述的多个取样点以根据所述的第二数据选通信号获得由所述的数据信号所承载的数据；以及所述的存储器控制方法更包含： 
动态保持对应于所述的第一数据选通信号的取样点居中于所述的数据与前一相邻数据的转换时间点；以及 
动态保持对应于所述的第三数据选通信号的取样点居中于所述的数据与后一相邻数据的转换时间点。 
17.根据权利要求14所述的存储器控制方法，其特征在于，更包含： 
如果由所述的第一取样信号所承载的取样结果不等于由所述的第二取样信号所承载的取样结果，并且如果由所述的第二取样信号所承载的所述的取样结果不等于由所述的第三取样信号所承载的取样结果，调整分别对应于所述的第一数据选通信号，所述的第二数据选通信号以及所述的第三数据选通信号的所述的多个取样点之间的间隔。 
18.根据权利要求17所述的存储器控制方法，其特征在于，更包含： 
如果由所述的第二取样信号所承载的取样结果等于由所述的第一取样信号和所述的第三取样信号其中之一所承载的取样结果，并且不等于由所述的第一取样信号和所述的第三取样信号之其中另一所承载的取样结果，调整所述的第一数据选通信号，所述的第二数据选通信号或所述的第三数据选通信 号的偏移量。 
19.根据权利要求11所述的存储器控制方法，其特征在于，根据所述的数据信号利用所述的多个取样点进行取样的步骤更包含： 
利用所述的多个取样点对所述的数据信号进行取样； 
其中分析所述的多个取样结果以动态决定所述的延迟量以延迟所述的原始数据选通信号的步骤更包含： 
根据所述的多个取样结果执行边缘检测；以及 
根据所述的边缘检测决定所述的延迟量。 
20.根据权利要求11所述的存储器控制方法，其特征在于，所述的存储器是双倍数据传输率存储器。 
CN200710169641XA 2007-08-08 2007-11-13 存储器控制方法及其电路 Active CN101364425B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/835,422 2007-08-08
US11/835,422 US7876629B2 (en) 2007-08-08 2007-08-08 Memory control methods capable of dynamically adjusting sampling points, and related circuits

Publications (2)

Publication Number Publication Date
CN101364425A CN101364425A (zh) 2009-02-11
CN101364425B true CN101364425B (zh) 2012-02-29

Family

ID=40347561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710169641XA Active CN101364425B (zh) 2007-08-08 2007-11-13 存储器控制方法及其电路

Country Status (3)

Country Link
US (1) US7876629B2 (zh)
CN (1) CN101364425B (zh)
TW (1) TWI343004B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7778093B2 (en) * 2007-08-08 2010-08-17 Mediatek Inc. Memory control circuit capable of dynamically adjusting deglitch windows, and related method
JP2011003088A (ja) * 2009-06-19 2011-01-06 Panasonic Corp データラッチ調整装置およびそれを用いたメモリアクセスシステム
CN102347081B (zh) * 2010-07-30 2013-11-06 联芯科技有限公司 用于ddr控制器中dqs延迟的相位校准方法及装置
CN102637155B (zh) * 2012-01-10 2014-11-05 江苏中科梦兰电子科技有限公司 通过训练加修正配置ddr3中数据选通信号延时的方法
US9117509B2 (en) * 2012-02-03 2015-08-25 Mediatek Inc. Electronic apparatus, DRAM controller, and DRAM
CN103366793B (zh) * 2012-03-28 2017-08-11 飞思卡尔半导体公司 同步存储器数据传输中的时序控制
US9177623B2 (en) * 2013-03-15 2015-11-03 Qualcomm Incorporated Memory interface offset signaling
TWI508087B (zh) * 2013-07-01 2015-11-11 Mstar Semiconductor Inc 記憶體信號的動態相位追蹤方法及其相關控制電路
CN104298627B (zh) * 2013-07-16 2017-08-04 晨星半导体股份有限公司 存储器信号的动态相位追踪方法及其相关控制电路
CN103885866B (zh) * 2014-03-31 2017-08-25 西安紫光国芯半导体有限公司 时间延迟参数可调转接卡
CN105448323B (zh) * 2014-08-08 2019-04-09 瑞昱半导体股份有限公司 存储器控制电路及相关的存储器控制方法
CN107393578B (zh) * 2016-05-16 2020-07-28 中国长城科技集团股份有限公司 一种内存训练的方法和装置
KR102495361B1 (ko) * 2018-03-14 2023-02-06 에스케이하이닉스 주식회사 입출력 회로
KR102635773B1 (ko) * 2018-09-13 2024-02-08 삼성전자주식회사 저장 장치
CN111752507B (zh) * 2019-03-28 2024-02-20 京东方科技集团股份有限公司 信号调整方法、信号调整电路及图像处理电路
CN110764440B (zh) * 2019-07-31 2022-12-20 晶晨半导体(上海)股份有限公司 一种存储器的信号采样方法
US10916278B1 (en) * 2019-09-18 2021-02-09 Realtek Semiconductor Corp. Memory controller and memory data receiving method for generate better sampling clock signal
CN113571118A (zh) * 2020-04-29 2021-10-29 瑞昱半导体股份有限公司 存储器控制器装置与相位校正方法
KR102493268B1 (ko) * 2021-03-11 2023-01-27 연세대학교 산학협력단 고대역 메모리를 위한 스큐 보상 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117864A1 (en) * 2001-10-22 2003-06-26 Hampel Craig E. Phase adjustment apparatus and method for a memory device signaling system
CN1630856A (zh) * 2002-02-11 2005-06-22 米克罗恩技术公司 存储器和用于控制访问该存储器的自适应定时系统
US20060052961A1 (en) * 2004-08-20 2006-03-09 Best Scott C Individual data line strobe-offset control in memory systems

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5948083A (en) * 1997-09-30 1999-09-07 S3 Incorporated System and method for self-adjusting data strobe
US6262611B1 (en) * 1999-06-24 2001-07-17 Nec Corporation High-speed data receiving circuit and method
KR100550796B1 (ko) * 2003-12-11 2006-02-08 주식회사 하이닉스반도체 반도체 메모리 소자의 데이터 전송 장치 및 그 제어 방법
TWI302320B (en) * 2006-09-07 2008-10-21 Nanya Technology Corp Phase detection method, memory control method, and related device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117864A1 (en) * 2001-10-22 2003-06-26 Hampel Craig E. Phase adjustment apparatus and method for a memory device signaling system
CN1630856A (zh) * 2002-02-11 2005-06-22 米克罗恩技术公司 存储器和用于控制访问该存储器的自适应定时系统
US20060052961A1 (en) * 2004-08-20 2006-03-09 Best Scott C Individual data line strobe-offset control in memory systems

Also Published As

Publication number Publication date
CN101364425A (zh) 2009-02-11
TW200907673A (en) 2009-02-16
US7876629B2 (en) 2011-01-25
US20090043953A1 (en) 2009-02-12
TWI343004B (en) 2011-06-01

Similar Documents

Publication Publication Date Title
CN101364425B (zh) 存储器控制方法及其电路
US7759998B2 (en) Timing adjustment circuit
US6605969B2 (en) Method and circuit for adjusting the timing of ouput data based on an operational mode of output drivers
US6759911B2 (en) Delay-locked loop circuit and method using a ring oscillator and counter-based delay
US7145374B2 (en) Methods and apparatus for delay circuit
US9472255B2 (en) Semiconductor device including a clock generating circuit for generating an internal signal having a coarse delay line, a fine delay line and a selector circuit
US7969215B1 (en) High-performance memory interface circuit architecture
US8536914B2 (en) DLL including 2-phase delay line and duty correction circuit and duty correction method thereof
US20080276112A1 (en) Semiconductor integrated circuit
US6584021B2 (en) Semiconductor memory having a delay locked loop
US10466739B1 (en) Semiconductor device including data input circuit
US7187221B2 (en) Digital duty cycle corrector
US8049544B2 (en) Delay locked loop circuit
CN116192127A (zh) 一种单延迟线高频锁相环及其存储器
US10644707B2 (en) Delay circuit
US8023608B2 (en) Communication system using multi-phase clock signals
JP2008236273A (ja) 自動遅延制御回路およびその回路を用いたメモリインタフェース制御回路
US7876140B2 (en) Signal adjusting system and signal adjusting method
KR20080082450A (ko) 메모리 컨트롤러 및 이를 포함하는 컴퓨터장치
US7652936B2 (en) Signal sampling apparatus and method for DRAM memory
US7337345B2 (en) Input circuit for an electronic circuit and a method for controlling the reading-in of a data signal
US7280419B1 (en) Latency counter having frequency detector and latency counting method thereof
US6665218B2 (en) Self calibrating register for source synchronous clocking systems
US12020773B2 (en) Memory system and memory access interface device thereof including single data rate (SDR) and double data rate (DDR) modes
EP1968070A1 (en) Memory controller

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant