CN103366793B

CN103366793B - 同步存储器数据传输中的时序控制

Info

Publication number: CN103366793B
Application number: CN201210142693.9A
Authority: CN
Inventors: 王开来; 赵亮
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 2012-03-28
Filing date: 2012-03-28
Publication date: 2017-08-11
Anticipated expiration: 2032-03-28
Also published as: CN103366793A; US20130258777A1; US8743613B2

Abstract

本发明涉及同步存储器数据传输中的时序控制。一种固态存储器装置，其具有存储器接口，所述存储器接口包括：用于接收时序信号的时序信号端口；数据传输端口；数据传输模块，用于在数据传输端口和存储器模块之间传输数据信号块；以及，可选择延迟模块，用于在数据信号DQ中的转换和时序信号DQS中的转换之间提供选择的延迟。所述存储器接口还具有延迟控制器，其用于设置选择的延迟，检测可选择延迟模块所产生的延迟相对于参考延迟的变化，控制在数据信号DQ块的传输中的暂停，以及在暂停期间调整所述选择的延迟。

Description

同步存储器数据传输中的时序控制

技术领域

本发明涉及固态存储器，更特别的是，涉及同步存储器数据传输中的时序控制。

背景技术

固态存储器以多种形式存在，其中数据以数字信号的形式存储，典型地以半导体装置的形式存在。闪存是一种能够电子地删除和重新编程的非易失性固态存储器。闪存有NAND型和NOR型。动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)是其中可以写入和读取数据的易失性存储器。在这些和其他形式的存储器中，存储器和数据传输端口之间的数据传输，也就是说向存储器中编程或写入数据以及从存储器读取数据，可以同步地进行。在同步数据传输中，时序信号(通常称作时钟或频闪(strobe)信号)由存储器所耦接的系统提供。该系统包括处于存储器和数据传输端口之间的接口，其相对于时序信号控制数据传输的时序。

例如，块传输数据能提高传输速度并且使得在NAND闪存中能够进行块擦除操作。数据传输的时序非常重要，尤其是在高带宽(数据传输速度)下。在高带宽下，用于数据信号中的转换(transistion)的窗口小，并且落在窗口外的转换会导致传输数据丢失和传输的数据损坏。因此，如果存储器接口具有如下的可编程延迟模块将是有益的，该可编程延迟模块在读或写数据信号中的转换之间与时钟或频闪(strobe)信号中的转换之间提供规定的延迟。

发明内容

在一个实施例中，本发明提供一种具有存储器模块和存储器接口的固态存储器装置。存储器接口包括：用于接收时序信号的时序信号端口，数据传输端口，和用于在所述数据传输端口和所述存储器模块之间传输数据信号块的数据传输模块。可选择延迟模块在所述数据信号中的转换和时序信号中的转换之间提供选择的延迟。延迟控制器设置所选择的延迟，检测由可选择延迟模块产生的延迟相对于参考延迟的变化，控制数据信号块的传输中的暂停，并在暂停期间调整所选择的延迟。

附图说明

通过示例的方式示出了本发明，并且本发明并不仅限于附图中所示的实施例，在附图中相同的附图标记表示相同的部件。为了简明清晰的目的示出了附图中的部件，并且其不必按比例绘制。

图1是作为示例给出的根据本发明实施例的固态存储器装置在写配置中的示意框图；

图2是图1中的固态存储器装置在读配置中的示意框图；

图3是图1的在写配置下的固态存储器装置的操作中出现的信号的时序图；

图4是图2的在读配置下的固态存储器装置的操作中出现的信号的时序图；和

图5是图1的固态存储器装置中的延迟线的示例的示意框图。

具体实施方式

图1和图2示出了根据本发明实施例的一个例子的固态存储器装置100，其具有存储器模块102和存储器接口104。存储器接口104包括：时序信号端口106，其用于接收时序信号DQS；数据传输端口108；数据传输模块110，其用于在数据传输端口108和存储器模块102之间传输数据信号DQ块；以及，可选择延迟模块112，其用于在数据信号DQ中的转换和时序信号DQS中的转换之间提供选择的延迟。存储器接口104还包括延迟控制器114，用来设置所选择的延迟，检测由可选择延迟模块产生的延迟相对于参考延迟的变化，控制数据信号DQ块的传输中的暂停，并且在暂停期间调整所选择的延迟。

在本发明的一个实施例中，存储器模块102是闪存模块。在本发明的其它实施例中，存储器模块102是基于在数据传输端口108和存储器模块102之间使用数据信号的块传输的其它技术。

当对于写操作，数据传输模块110在向存储器模块102传输数据信号DQ块时，可选择延迟模块112可以在数据信号DQ中提供选择的延迟；数据信号DQ中的选择的延迟可以通过时序信号DQS中的选择的延迟提供，利用所述时序信号DQS同步数据信号DQ的写入操作。当对于读操作，数据传输模块110在将数据信号DQ块从存储器模块102传输到数据传输接口108时，可选择延迟模块112可以在时序信号DQS中提供选择的延迟。数据传输模块110可以是同步双倍数据速率(“DDR”)传输模块。

延迟控制器114可以包括参考延迟元件和相位检波器116，用于检测延迟中的变化。控制数据信号块的传输中的暂停可以包括延迟控制器114暂停向数据传输模块110施加时序信号DQS。

更详细地，图1示出了根据开放式NAND闪存接口(ONFi)规范的处于DDR写配置的固态存储器装置100，图2示出了根据开放式NAND闪存接口(ONFi)规范的处于DDR读配置的固态存储器装置100。在使用中，固态存储器装置100与主机(未示出)连接，所述主机驱动数据总线(未示出)来提供数据用于写操作，并且在读操作期间该主机从驱动数据总线的固态存储器装置100接收数据。按照ONFi规范，对于NV-DDR或NV-DDR2数据接口，用于DQ数据总线的频闪信号(被称为DQS(DQ频闪)被用来作为数据的时序信号。数据时序信号DQS是取向的并用于所有的数据传输。数据时序信号DQS并不用于命令或地址周期。对于从主机到该装置的数据传输(写入)，DQS的锁存(latching)边沿相对于有效数据窗口中心对准(centeraligned)。对于从该装置到主机的数据传输(读取)，DQS的锁存边沿与DQ总线的转换对准。数据信号DQ和时序信号DQS在写操作期间由主机提供，而在读操作期间由固态存储器装置100提供。

参考延迟元件和相位检测器116通过设置延迟选择信号DS而在由可选择延迟模块112提供的时序信号DQS中设置延迟。延迟控制器114包括突发(burst)有限状态机118，其控制时钟选通元件120，以使得时序信号端口106处的时序信号DQS中的转换能够传递到可选择延迟模块112，以及能够控制在数据传输突发期间读或写操作的时序。在数据块的传输的暂停期间，延迟控制器114通过时钟选通元件120阻断时序信号DQS的转换，如ONFi规范版本3.0第4.17.2.4节对于NV-DDR数据传输和第4.17.3.3节对于NV-DDR2数据传输所规定的那样。

突发有限状态机118还控制总线接口控制逻辑模块122，其控制固态存储器装置100的数据传输操作。根据ONFi规范，总线接口控制逻辑模块122提供芯片使能信号CE#、地址锁存使能信号ALE、命令锁存使能信号CLE、和写/读方向信号W/R#。在数据块传输期间，地址锁存使能信号ALE和命令锁存使能信号CLE被断言(assert)。在数据块的传输中的暂停期间，地址锁存使能信号ALE和命令锁存使能信号CLE被设置为零，以将数据总线状态设置为空闲。如果参考延迟元件和相位检测器116检测到可选择延迟模块112所提供的延迟中的变化，则它在数据块的传输中的暂停期间调整延迟选择信号DS，以校正时序信号DQS中的延迟。

图3示出了对于写数据传输操作的数据信号“WRITE DQ IN”(“写DQ输入”)和时序信号“WRITE DQS IN”(“写DQS输入”)的相对时序。如图所示，用于有效数据锁存的窗户D0至Dn被定义在时序信号DQS的上升和下降锁存边沿周围。在写数据传输操作期间，由主机提供时序信号“WRITE DQS IN”并且由固态存储器装置100在时序信号端口106接收。由主机提供数据信号“WRITE DQ IN”块，并且由固态存储器装置100在数据传输端口108接收。在数据传输突发期间，时钟选通元件120将时序信号“WRITE DQS IN”传递到可选择延迟模块112，可选择延迟模块112将时序信号延迟由参考延迟元件和相位检测器116设置的量，并提供延迟的时序信号“WRITE DQS DELAYED”(“延迟的写DQS”)以使数据传输模块110对主机已经施加到数据总线的数据信号电压的锁存同步。在DDR固态存储器装置100的该例子中，数据传输模块110具有两个输出，分别给闪存102提供偶数编号的数据和奇数编号的数据“INTERNALDATA EVEN”(“内部偶数数据”)和“INTERNAL DATA ODD”(“内部奇数数据”)。

图4示出了对于读数据传输操作的数据信号“READ DQ OUT”(“读DQ输出”)以及时序信号“READ DQS”(“读DQS”)和“READ DQS DELAYED”(“延迟的读DQS”)的相对时序。在读数据传输操作期间，由存储器接口104与参考时钟和命令时钟信号相关地生成时序信号“READDQS”，并将其施加在时序信号输入端106处。如图所示，在数据传输突发期间，时钟选通元件120将时序信号“READ DQS”传递到可选择延迟模块112，可选择延迟模块112将时序信号“READ DQS”延迟由参考延迟元件和相位检测器116设置的量，并将延迟的时序信号“READDQS DELAYED”提供给数据传输模块110并在时序信号输出端口202处提供该延迟的时序信号“READ DQS DELAYED”。用于有效数据锁存和采样的窗口D0至Dn由时序信号“READ DQSDELAYED”的上升和下降锁存边沿所定义。数据信号“READ DQ OUTPUT”(“读DQ输出”)块由固态存储器装置100与时序信号“READ DQS DELAYED”同步地在数据传输端口108处提供。在该示例中，主机将来自数据总线的入向(incoming)数据信号“READ DQ OUTPUT”寄存在先进先出(“FIFO”)寄存器中，并且异步地对这些数据信号进行处理。在另一个例子中，主机经由时序总线接收延迟的时序信号“READ DQS DELAYED”，并且与相对于该延迟的时序信号“READDQS DELAYED”进一步延迟了的时序信号同步地对固态存储器装置100已经施加到数据总线的电压进行采样，从而主机采样发生在用于有效数据锁存和采样的窗口D0至Dn内的中心处。

图5示出了具有延迟线502的可选择延迟模块112的例子500，该延迟线502的延迟是根据延迟控制器114提供的延迟选择信号DS的。延迟线502包括：多个(n个)串联连接的延迟元件502_1至502_n，其接收待延迟的信号DQS；以及多路复用器504，用于根据依据延迟选择信号DS选择的延迟元件的数目选择延迟的信号“DQS DELAYED”(“延迟的DQS”)。实际上，多路复用器504选择延迟线502的长度，因此选择由可选择延迟模块112引入的延迟。在暂停期间调整选择的延迟包括：延迟控制器114通过调整延迟选择信号DS调整由复用器选择的延迟元件502_1到502_n的数量。在固态存储器装置100的例子中，参考延迟元件和相位检测器116也包括以延迟锁定环路(DLL)形式的延迟线和多路复用器，其具有与延迟线502和复用器504类似的特性，但具有固定的参考长度。

在固态存储器装置100的这个例子中，对于读取操作和写入操作两者，延迟的时序信号“WRITE DQS DELAYED”或“READ DQS DELAYED”相对于时序信号“WRITE DQS IN”的标称延迟是四分之一个周期。在200兆传输每秒(MT/s)的传输速度，有效数据捕捉的窗口小于2ns。在数据的长突发期间，操作条件(诸如，电压和温度等)的变化会导致可选择延迟模块112引入的延迟变化大于2ns。

延迟控制器114检测可选择延迟模块112产生的延迟相对于参考延迟的变化。参考延迟由参考时钟信号REFERENCE CLOCK提供，该参考时钟信号由稳定的时钟发生器(未示出)产生，诸如锁相环(PLL)等。参考延迟元件和相位检测器116的DLL产生内部信号，该内部信号的频率由DLL中延迟线的长度设置，并且标称等于参考时钟频率(或是参考时钟频率的整数倍)。参考延迟元件和相位检测器116中的固定长度延迟线的延迟以与可选择延迟模块112类似的方式随电压和温度变化。因此，当参考延迟元件和相位检测器116中的内部信号的相位相对于参考时钟变化时，这对应于通过可选择延迟模块112中的延迟线502延迟的信号的相位中的变化。

如果检测到的相位差对应于由可选择延迟模块112中的延迟线502所延迟的信号的相位变化，该相位变化大于与用于锁存数据信号DQ的最大可接受时间窗口对应的阈值，则对延迟选择信号DS进行调整以补偿该变化。但是，如果在时序信号DQS正在运行的同时对延迟选择信号DS进行调整，则将存在时钟毛刺(clock glitch)的可能性。等待直到数据块传输结束才调整延迟选择信号DS将可能招致数据写入或读取错误的可能性。因此，如果检测到的相位变化大于与最大可接受时间窗口对应的阈值，则参考延迟元件和相位检测器116将信号“UPDATE REQUEST(更新请求)”断言，其被施加到突发有限状态机118。

有限状态机118然后根据ONFi规范在数据信号DQ的块的传输中引入暂停，并且参考延迟元件和相位检测器116在暂停期间调整选择的延迟。更详细地，当信号“更新请求”被断言时，有限状态机118采取暂停状态，在该暂停状态中其将地址锁存使能信号ALE和命令锁存使能信号CLE去断言(de-assert)，以将数据总线设置为空闲，其阻断时钟选通元件120以中断时序信号DQS，并使能复用器504对延迟线单元的数量的更新以及调整延迟选择信号DS。在ONFI规范所规定的时间时序tCAD之后，有限状态机118再次采取突发状态，在该突发状态下它再次断言地址锁存使能信号ALE和命令锁存使能信号CLE，来释放数据总线以恢复数据块传输，并解除对时钟选通元件120的阻断以恢复时序信号DQS。

本发明可至少部分地以用于在计算机系统上运行的计算机程序实现，包括如下的代码部分，该代码部分用于当在可编程设备上运行时执行根据本发明的方法的步骤，所述可编程装置诸如处理器，芯片上系统(SOC)或计算机系统，或者该代码部分使得可编程设备能够执行根据本发明的装置或系统的功能。本发明还可以实现为微代码或固件。计算机程序是指令的列表，诸如特定的应用程序和/或操作系统。计算机程序例如可以包括下列中的一个或更多个：子例程、函数、过程、对象方法、对象实现、可执行应用、小程序(applet)、服务小程序(servlet)、源代码、目标代码、共享库/动态加载库、和/或其他设计用于在计算机系统上执行的指令序列。所述计算机程序可以存储在计算初可读存储介质内或通过计算机可读传输介质传输到计算机系统。全部或部分的计算机程序可永久地设置在可移除地或远程地耦接到计算机系统的计算机可读介质上。

在上述的说明中，参考本发明实施例的具体例子描述了本发明。然而显然，可以在其中作出各种修改和改变而不背离如所附权利要求所提出的本发明的宽泛的精神和范围。

在此所讨论的连接可以是任何类型的适于从或向相应节点、单元或装置(例如通过中间装置)传输信号的连接。因此，除非暗示或以其他方式说明，否则连接可以是直接连接或间接连接。连接可以被示出或描述为单个连接、多个连接、单向连接、或双向连接。然而，不同的实施例可以改变连接的实现方式。例如，可以使用单独的单向连接，而不是双向连接，反之亦然。此外，可以用以串行或以时间复用方式传输多个信号的单个连接替换多个连接。同样地，可以将携载多个信号的多个单个连接分离成携带这些信号的子集的各种不同的连接。因此，对于信号传输存在许多选项。

在此所述的每个信号可被设计为正或负逻辑。在负逻辑信号的情况下，信号是低有效(activelow)，其中逻辑真状态对应于逻辑电平零。在正逻辑信号的情况下，信号是高有效(active high)，其中逻辑真状态对应于逻辑电平一。注意，这里所述的任何信号都可以被设计为负或正逻辑信号。因此，在替代实施例中，被那些描述为正逻辑信号的信号可以被实现为负逻辑信号，而那些被描述为负逻辑信号的信号可以备实现为正逻辑信号。

在此，在表示将信号、状态位或类似物呈现为逻辑真或逻辑假状态时，分别使用术语“断言”或“设置”以及“取反(negate)”(或“去断言”或“清除”)。如果逻辑真状态为逻辑电平一，则逻辑假状态为逻辑电平零。而如果逻辑真状态为逻辑电平零，则逻辑假状态为逻辑电平一。

本领域技术人员将认识到，逻辑模块之间的界限仅是说明性的，替代的实施例可以将逻辑模块或电路单元合并，或对于不同的逻辑块或电路单元施加功能性的替换的分解。因此，应理解，此处所描述的架构仅仅是示例性的，实际上可以实现许多实现相同功能的其他架构。类同地，任何组件的用以实现相同功能的布置都被有效“关联”，以使得可以实现所需的功能。因此，任何两个组合来实现特定功能的组件可被视为彼此“关联”，从而实现所需的功能，而不管架构或中间组件。同样地，任意两个如此关联的组件也可以被看作是彼此“可操作地连接”或“可操作耦接”以实现所需的功能。此外，本领域技术人员将认识到，上面介绍的操作之间的界限仅仅是说明性的。多个操作可以合并成单一操作，单个操作可以分布在额外的多个操作中，并且可以在时间上至少部分重叠地执行操作。此外，替代的实施例可以包括特定操作的多个实例，并且在不同的其他实施例中，操作顺序的可以改变。

此外，例如，在一个实施例中，所示的示例可以被实现为位于单个集成电路上或位于同一装置内的电路。替代地，这些例子可以被实现为任意数量的以适当的方式彼此互联的单独的集成电路或者单独的装置。

在权利要求中，词语“包含”、“包括”或“具有”并不排除除权利要求所列出的之外的其他要素或步骤的存在。这里所用的术语“一”(“a”或“an”)被定义为一个或多于一个。此外，权利要求中诸如“至少一个”和“一个或多个”的引入语的使用不应该被解释为暗示了通过不定冠词“a”的另一权利要求要素的引入将任何含有如此引入的权利要求要素的特定权利要求限制于仅包含一个所述要素的发明，即使在同一权利要求包括引入语“一个或多个”或“至少有一个”和不定冠词诸如“一”(“a”或“an”)时也是如此。对于定冠词的使用也是如此。除非另有说明，否则诸如“第一”和“第二”的术语被用来任意地区分这些术语描述的要素。因此，这些术语并不必然意图表示这些要素在时间上的或其他的优先次序。在相互不同的权利要求中引用特定手段的这一事实并不表示不能使用这些手段的组合来使优点突出。

Claims

1.一种具有存储器模块和存储器接口的固态存储器装置，该存储器接口包括：

时序信号端口，用于接收时序信号；

数据传输端口；

数据传输模块，用于在所述数据传输端口和所述存储器模块之间传输数据信号的块；

可选择延迟模块，用于在所述数据信号中的转换和所述时序信号中的转换之间提供选择的延迟；

延迟控制器，用于：设置所述选择的延迟，检测所述可选择延迟模块所产生的延迟相对于参考延迟的变化，控制所述数据信号块的传输中的暂停，以及在所述暂停期间调整所述选择的延迟；

其中对于写操作，当所述数据传输模块在将数据信号决传输到所述存储器模块时，所述可选择延迟模块在所述数据信号中提供选择的延迟。

2.根据权利要求1所述的固态存储器装置，其中对于读操作，当所述数据传输模块在从所述存储器模块将数据信号块传输到所述数据传输端口时，所述可选择延迟模块在所述时序信号中提供选择的延迟。

3.根据权利要求1所述的固态存储器装置，其中所述数据传输模块是双倍数据率传输模块。

4.根据权利要求1所述的固态存储器装置，其中所述延迟控制器包括用于检测延迟的所述变化的参考延迟元件和相位检测器。

5.根据权利要求1所述的固态存储器装置，其中所述控制所述数据信号块的传输中的暂停包括：所述延迟控制器暂停向所述数据传输模块施加所述时序信号。

6.根据权利要求1所述的固态存储器装置，其中所述可选择延迟模块具有延迟线，该延迟线的延迟是根据延迟选择信号的。

7.根据权利要求6所述的固态存储器装置，其中所述延迟线包括：

串联连接的延迟元件，其接收待延迟的信号，以及

多路复用器，其用于从根据依据所述延迟选择信号选择的所述延迟元件的数目选择延迟的信号。

8.根据权利要求7所述的固态存储器装置，其中在所述暂停期间调整所述选择的延迟包括：所述延迟控制器通过调整所述延迟选择信号调整由所述多路复用器选择的所述延迟元件的数目。

9.一种具有闪存模块和存储器接口的固态闪存存储器装置，该存储器接口包括：

时序信号端口，用于接收时序信号；

数据传输端口；

数据传输模块，用于在所述数据传输端口和所述闪存模块之间传输数据信号的块；

可选择延迟模块，用于在所述数据信号中的转换和所述时序信号中的转换之间提供选择的延迟；以及

其中对于写操作，当所述数据传输模块在将数据信号决传输到所述闪存模块时，所述可选择延迟模块在所述数据信号中提供选择的延迟。