TWI337404B - Nonvolatile memory device and method of fabricating the same - Google Patents

Nonvolatile memory device and method of fabricating the same Download PDF

Info

Publication number
TWI337404B
TWI337404B TW096102035A TW96102035A TWI337404B TW I337404 B TWI337404 B TW I337404B TW 096102035 A TW096102035 A TW 096102035A TW 96102035 A TW96102035 A TW 96102035A TW I337404 B TWI337404 B TW I337404B
Authority
TW
Taiwan
Prior art keywords
gate
source region
volatile memory
memory device
floating
Prior art date
Application number
TW096102035A
Other languages
English (en)
Other versions
TW200802818A (en
Inventor
Jung-Ho Moon
Chul-Soon Kwon
Jae-Min Yu
Jae-Hyun Park
Young-Cheon Jeong
In-Gu Yoon
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200802818A publication Critical patent/TW200802818A/zh
Application granted granted Critical
Publication of TWI337404B publication Critical patent/TWI337404B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

1337404 23326pif.doc 九、發明說明： 【發明所屬之技術領域】 本發明是有關於-種非揮發性記憶裝置以及製造這種 非揮發性記憶裝置的方法，以及特狀有關於—種能夠穩 定操作的非揮發性記憶裝置以及製造這種非揮發性記憶裝 置的方法。 【先前技術】 半導體記憶裝置是在需要時能夠讀取所儲存之資料的 儲存裝置，iff分為隨機存取記憶體（Rand_ Ac· Memory，RAM )與唯讀記憶體（Read 〇吻 ROM)。RAM疋一種揮發性（ν〇ι_ε)記憶震置，也就 是說，當斷電時儲存的資訊會遺失；而ROM是一種非揮 發性（nonvolatile)記憶裝置，也就是說，當斷電時仍保 留儲存的資訊。舉例來說’非揮發性記憶裝置包括可編程 唯讀記憶體（Programmable Read Only Memory, PROM)、 可擦除可編程唯讀記憶體（Erasable Programmable Read Only Memory, EPROM)、電可擦除可編程唯讀記憶體 (Electrically Erasable Programmable Read Only Memory, EEPROM )、或者快閃記憶裝置（flash memory device )。 根據胞陣列（cell array)的結構，非揮發性記憶裝置 更分為NAND式與NOR式。NAND式記憶裝置適用於高 階積體化（integration)，而NOR式記憶裝置則具有能夠 快速處理資訊的優點。但是，當晶片尺寸變小時，則必須 形成具有高積體化的NOR式記憶裝置。 5 1337404 .23326pif.doc 因此提出種分裂閘（sPli1: gate)式非揮發性記憶 裝置。&種分I{閘式非揮發性記憶裝置經配置以使得字元 線（wordlhe)從浮置閘極（驗_脚〇的上部沿著側 壁而形成。但是’即使在分裂閘式非揮發性記憶裝置中， 由於設計規騎低’不斷要求積體化程度降低。 此外’浮置閘極與控制閘極形成之後，習知的分 式非揮發性記憶裝置是藉由注人離子而形成源極區 (S〇UrCeregi〇n)與汲極區（drain region)。因此，在離子 注入（i〇ninjeCti〇n)製程中，控制閘極與浮置閘極或閘極 間絕緣膜之間的介㈣露。也就是說，使用高㈣離子注 入製程損壞了此記憶裝置，且此記憶裝置的可靠性可能 低0 如果記憶裳置的可靠性被破壞，那麼此非揮發性記憶 裝置的編程及擦除操作就不能正常執行。 【發明内容】
立本發明之實施例提供一種能夠穩定操作的非揮發性記 憶裝·置。 本發明之其他貫施例提供能夠穩定操作的非揮發性 憶裝置的製造方法。 .根據本發明的一實施例，一種非揮發性記憶裝置包 括半導體基板（semiconductor substrate); —源極區， ，成於此半導體基板中；一閘極絕緣膜，經形成以部分重 疊半導體基板上的源極區；—浮置間極，形成於閘極絕緣 膜上，以使其結構可在重疊源極區的部分中形成均勻電 6 1^3/404 23326pif.doc ^ —控_極，經形成以從浮置閘 ，極的i壁電性隔離；—閘二沿著此浮 與控制閘極之間；以及—汲極區，經浮置閉極 的另一側。 "升成以鄰接控制閘極 根據本發明的_實施例，_ ^ 括：一半導體基板；一共用源極區二憶裝置包 中，第-及第二閉極絕緣膜，形成於此 半導體基板
以部分重疊此共用源極區；第—及第二以^區的兩側 成於第-及第二問極絕緣膜上，使得盆另^極，分別形 鄰近共用源極區的—側的曲率；第—及^的曲率大於 =以分別從第一及第二浮置·的上部門： ，二浮置二=
置 第一及第極 U及弟一控制閘極之間；以及 極的另=經形成以分別鄰接第一及第二控制開 根據本發明的-實施例，—種製造非 的方法包括：在半導體基板上形成多㈣ pattern)，在此多晶石夕圖案中第一孔口（叩如吨）經形成 ^在Ϊ 一方向上延伸；使用此多晶石夕圖案作為遮罩（mask) 猎由第-離子注人®程而在半導體基板中形成共用源極 區，在夕日日石夕圖案上形成阻播膜（bl〇cking £j】m )以掩埋第 一孔口；藉由蝕刻（etch) —部分阻擋膜而形成第二孔口， 此第二孔口曝露多晶矽圖案之一部分上表面以及埋入第一 1337404 23326pif.doc 口的阻擋膜；在多晶矽圖案上形成第—及 膜以被第二孔口曝露’其中此多晶矽圖案被埋入第一孔 =緣膜:細遮罩來—：藉= 及i 極；在此第—及第二浮置閘極上形成第一 ::控以及在此第一及第二控制間極的另一側 开>成弟一及弟二没極區。
為讓本㈣之上述和其他目的、特徵和伽能更明顯 易憧’下域舉難實_，她麵㈣式，作詳細說 明如下。 【實施方式】
爹知、貫施例的以下詳細描述及所附圖示可更容易瞭解 本發明的優點及特徵以及實現本翻的方法。但是，本發 明也可表現為許多其他形式’而不應局限於本文所列舉之 實施例。確切地說，提供這些實施例將使得揭露之内容更 全面更完整’且更充分地將本發明之概念傳遞給熟悉此技 藝者，財發韻峨卩狀帽專縣圍所界定。在本發 明之實施例中，如果已知裝置結構及並人本文的技術可能 導致本發明的主題不清晰，則將會省略其詳細描述。 以下’在整個說明書中’相同的參考數字代表相同的 元件。 下面將參照圖1(A)到4來描述根據—實施例所提出的 一種非揮發性記憶裝置的結構及操作。 首先將參A?、圖1(A)及1(B)來描述根據本發明一實施例 8 1337404 23326pif.doc 所提出的非揮發性記憶裝置的結構。 圖1(A)是根據本發明一實施例所提出的一種非揮發 - 性記憶裝置的佈置圖。圖](B)是沿著圖1(A)中的線A-A’ 而展開的截面圖。 根據本發明一實施例所提出的非揮發性記憶裝置包括 一浮置閘極220、一控制閘極250、一共用源極區260以及 • 一汲極區270。 φ 舉例來說，半導體基板〗〇〇可能是矽基板、絕緣體上 矽結構（Silicon On Insulator, SOI)基板、鎵-坤（GaAs) 基板、石夕-錯（SiGe)基板、陶竟（ceramic )基板、石英 (quartz)基板、或顯示玻璃基板。此外，p型基板主要用 作半導體基板100，而且雖然沒在圖中顯示，但是此半導 體基板100可具有雙層結構，其上有一 p型外延層 (epitaxial layer)。 半導體基板100上形成的裝置絕緣區11〇界定主動區 (active region )。 共用源極區260形成於半導體基板100的主動區中， 且浮置閘極220形成於此共用源、極區260的一侧以部分重 疊此共用源極區260。浮置閘極22〇是用多晶矽製造而成， 更月確地说’疋使用經離子注入雜質（)的多晶石夕， 或導電材料例如金屬導電膜。 浮置閘極220經形成以部分重疊共用源極區260，且 其結構可在浮置閘極220與共用源極區26〇之間的重疊部 分中形成均勻電場。也就是說，為了在浮置閘極220與共 9 1337404 23326pif.doc 用源極區260之間的重疊部分中形成均勻電場，浮置閘極 220與共用源極區260之間的重疊部分可經最初形成以具 有均勻寬度。第二，浮置閘極220與共用源極區260之間 的重疊部分可經形成以使得其另一側的曲率大於浮置間極 220鄰近共用源極區260的一側的曲率。在此實施例中， 鄰近共用源極區260的一側的曲率可能是零，也就是說， 可具有直角形。 閘極絕緣膜210形成於基板100與浮置閘極220之 間’且使得浮置閘極220與基板100相互間電性隔離。 在程式操作中，閘極絕緣膜210負起耦接共用源極區 260與浮置閘極220的作用。因此，具有高介電常數k的 材料可用作閘極絕緣膜210以提高程式操作的效率。舉例 來說’氮化物（nitride)、氧氮化物（oxynitride)、高k 材料及其組合可用作閘極絕緣膜2〗0,用作閘極絕緣膜210 的高k材料可能是氧化物（例如鋁（A1)、錯（Zr)、給 (Hf)以及鑭（La))、氧氮化物或其組合。在單層薄膜 (例如MTO)或多層薄膜（例如熱氧化膜（thermal oxidation film) /MTO或熱氧化膜/Si〇N/MTO)沉積之後，經n7〇 退火（annealing)處理後的絕緣膜被用作閘極絕緣膜21〇。 此外’氧化物-氬化物·氧化物（〇xide_nitride-oxide, ΟΝΟ)層疊膜是由氧化物膜、氮化物膜以及氧化物膜疊置 在一起，可用於閘極絕緣膜210中。在此情形下，由於電 子可被注入用作閘極絕緣膜21 〇的氮化物膜，所以可以將 此胞作為多層式裝置來操作，從而增大記憶體積體化。 1337404 23326pif.doc 閘極間絕_ 230形成於浮置_ 220上，在浮置閘 極220的側壁可形成一尖端攻，此尖端攻與閑極間絕 緣膜230相接觸。此尖端232包圍了浮置閉極22〇的—部 ^，具有銳角或尖角形。由於此尖端232的結構特性，電 場集中在此尖端部分，且在非揮發性記憶裝置·的捧除 操作中在低電㈣此尖端部分中產± F_N穿隨效應 (Fowler-Nordheim tunneling)。
“閘極間絕緣膜23 0可由熱氧化膜形《，且此閘極間絕
緣膜230之厚度從中央向兩端逐漸變薄，中央的厚度大約 為 200 到 1500A。 X 控制閘極250經形成以從浮置閘極22〇的上部沿著此 浮置閘極220的側壁向基板1 〇〇延伸，且與浮置閘極220 及基板100之間電性隔離。由於穿隧絕緣膜24〇形成於控 制閘極250與浮置閘極220之間，所以控制閘極250與浮 置閘極220可藉由穿隧絕緣膜24〇而相互間電性隔離。也 就是說，由於穿隧絕緣膜240介於控制閘極250與浮置閘 極220之間’所以在非揮發性記憶裝置20〇的擦除操作中， 儲存於浮置閘極220中的電子藉由F-N穿隧效應經過穿隧 絕緣膜240而被發射到控制閘極250中。 控制閘極250的作用是在非揮發性記憶裝置2〇〇的編 程及讀取操作中’傳送位元線（bit line) BLn的資料至記 憶胞（memory cell)，以及傳送記憶胞的資料至位元線。 此外，在非揮發性記憶裝置200的擦除操作中，此控制閘 極250用作擦除閘（erase gate )。 1337404 23326pif.doc 一汲極區270形成於控制閘極250的另一側，在基板 ]00 上。 根據本發明之實施例所提出的非揮發性記憶裝置經形 成以使得兩記憶裝置200在共用源極區260兩側相互對 稱’也就疋έ兒’兩記憶裝置200共早一個共用源極區260。 因此’可以減小非揮發性記憶裝置的總尺寸。
下面將參照圖面來描述比較先前技術與本發明之實施 例所提出的非揮發性記憶裝置的效應。 圖2(A)及2(B)是根據本發明一實施例所提出的非揮發 性5己憶裝置的效應圖。在圖2(A)是根據本發明—實施例所 提出之非揮發性記憶裝置的浮置閘極的圖，圖2(B)是一種 習知非揮發性記憶裝置的浮置閘極的圖。 浮置閘極220與420鄰近共用源極區260的一側被分 別當作第一侧222與422，而其另一側被分別當作第二側 224與424。浮置閘極220及420與共用源極區26〇之^重 疊部分的寬度表示與共用源極區260延伸方向相垂直的方 向上的寬度。 請參照圖2(A)，浮置閘極220經形成以使得第二側224 的曲率大於第一側222 _率’在此實施例中，第一側瓜 Π可為零。因此，浮置閘極220與共用源極區之 間重豐。卩分Β的寬度可以是均勻的。或者， 220與共用源極區260之間重疊部分Β的寬度不均 可近似形成而不超出預定的誤差範圍。=二， ^ ^ 问此，由 、、家署間 極220與共用源極區26〇之間的電場是由相同的面積及條 12 23326pif.doc
件產生’所以在重疊部分B 場。 的任何部分中可形成均勾的電 请苓照圖2(B)，浮置閘極42 ^通常當藉由製程來形成浮置閉極4== ，形=此情形下’第-側422與苐二側424白都 大。因此，由於浮置_伽與共用源極區⑽ 寬度不均勻，所以浮置鬧極42〇與共用源極區‘ 之間重g部分的電場不保持均勻。 此外，如果浮置閘極22〇與共用源極區26〇之間重聶 部分，曲率變小，那麼浮置閘極22〇與共用源極區26〇之 門重^：。卩为的面積則可比曲率大時的面積變寬。兩元件即 浮置閘極220與420之間的距離保持上述的預定距離。因 此，如圖2 (A)及2(B)所示，當各別的兩浮置閘極220與 420之間的隶短距離l相同時’應當理解的是，部分b的 面積大於部分C的面積。 如果浮置閘極220與共用源極區2 60之間重疊部分的 面積變寬’那麼浮置閘極220與共用源極區260之間產生 的電谷值則增大，從而搞合率（C0Upling ratj〇 )增大。結 果，可以使編程及擦除操作穩定化，這將在下文中進行詳 細描述。 下面將參照圖3及4來描述根據本發明之實施例所提 出的非揮發性記憶裝置的操作。 圖3是根據本發明一實施例所提出的—種非揮發性記 憶裝置的等效電路圖。圖4是根據本發明一實施例所提出 1337404 23326pif.doc 的一種非揮發性記憶裝置的操作圖。 請參照圖3及4 ’根據本發明之實施例所提出的兩個 非揮發性記憶裝置200是成對地配置。—對非揮發性記恒 裝置200共享一條源極線SLn，此外，字元線連接】 控制閘極250，且位元線BLn分別連接至非揮發性記憶裝 置200的沒極區。 ' 在程式操作中，源極線SLn被施加以大約1〇v的高 壓，位兀線BLn被施加以IV或更小的電壓或者接地，字 元線被施加以稍微高於門限電壓（thresh〇ldv〇Uage)的電 壓:在此情形下，施加於字讀WLn的電墨大約為18v , 作為閘極的導通電㈣減核式操射的流動糕。施加 於源極線S L η的高麗藉由閘極絕緣膜2】〇而叙接到且被傳 G 1浮置閘極220，傳送到浮置閘極220的電壓在浮置閘 極220之側部及下部的基板表面上形成反向層 。此外，施 σ於字7L線WLn的電壓在控制閘極25〇下方的基板1〇〇 =表面上形成反向層。目此’當電子從汲極區，移位到 =用源極區細時，這些好藉由熱電子注人製程，穿過 閘極絕緣膜210，積累在浮置閘極22〇上。 在擦^操作中’源極線SLn與位元線BLn被施加以零 乒=而子元線WLn被施加以11V或更高的高壓。因此， 浮置閘極⑽上的電子被字猶肌。的高壓吸 藉由F~N牙隧效應而穿過穿隧絕緣膜24〇，且移位到 控制閘極250中。 為了減小產生穿隧效應的控制閘極2 5 〇的電壓 ，位於 丄 Μ/4ϋ4 23326pif.doc 芋置閘極220 —側壁的尖端232經形成以鄰近此控制閘極 250。由於電場集中在浮置閘極220的銳角形尖端232上， ‘ 所以在擦除操作中，積累在浮置閘極220上的電子藉由較 , 低的電壓穿過尖端232旁邊的穿隧絕緣膜240而移位到控 . 制閘極250中。 :在碩取操作中，字元線WLn被施加以大約】到的 電壓，源極線SLn被施加以接地電壓，且位元線BLn被施 • 加=大約〇.4到IV的電壓。或者，相反地，字元線WLn 被施加以大約1到2V的電壓，源極線SLn被施加以大約 〇‘4到IV的電壓，且位元線BLn被施加以接地電壓。因此， 如果電子積累在浮置閘極220上，那麼汲極區與共用 源，區260之間則不形成通道，且電流不流動。同時了如 果黾子沒有積累在浮置閘極220上，那麼汲極區27〇與共 ^源極區260之間則形成通道，且電流流動。如上所述， 藉由偵測汲極區270與共用源極區26〇之間流動的電流， 可以感測電子是否積累在浮置閘極22〇上，換言之，儲存 P的資料可被讀出。 下面將更加詳細地描述根據本發明之實施例所提出的 非揮發性έ己憶裝置的程式及擦除操作。 為了理解根據本發明之實施例所提出的非揮發性記憶 裝置200之程式及擦除操作的特性差異，用示意圖將此非 揮發性記憶裝置的電容緣示於圖4中。此胞的總電容Ct〇tai 了表不成“Ctotal = Ct+Cc+Cs+Cip” 。在此實施例中，Ct 是介於浮置閘極220與控制閘極25〇之間的穿隧絕緣膜 1337404 23326pif.doc 240的電容，且Cc是介於浮置閘極220與基板100之間的 閘極絕緣膜210的電容。此外，Cs是介於浮置閘極220與 源極區260之間的閘極絕緣膜2]0的電容，且Cip是介於 浮置閘極220與控制閘極250之間的閘極間絕緣膜230的 電容。 根據本發明之實施例所提出的非揮發性記憶裝置200 的耦合率r (以下等式中的rho)如下：
C total
total c vc 在這裏，Vs是施加於源極區260的電壓，且Vc是施 加於控制閘極250的電壓。 在程式操作中，由於施加於源極區260的電壓Vs遠 遠高於施加於控制閘極250的電壓Vc，即Vs> >Vc，所 以在程式操作中耦合率r是（Cs+Cc) /Ctotal。 根據本發明之實施例所提出的非揮發性記憶裝置200 藉由浮置閘極220與源極區260之間的耦合來執行程式操 作。因此，當耦合率r增大時，程式操作正常執行，也就 是說，當Cs與/或Cc的值較大時，程式操作正常執行。應 當注意的是，電容正比於上端電極與下端電極的面積。 因為Cs是介於浮置閘極220與源極區260之間的閘 極絕緣膜210的電容，所以浮置閘極220與源極區260之 間重疊部分的浮置閘極變為上端電極。因此，當浮置閘極 16 1337404 23j26pif.doc 之間重疊部分的面積增大時，Cs的值增 分的^率，置閉極22G與共㈣極區26Q之間重疊部 置可平成發明之實施例所提出的非揮發性記憶裝 重疊部八= 220與共用源極區之間 之二：㈣:'。因此’浮置閘極220與共用源極區260 特徵，1即CS)增大’從而增讀合率。藉由此 知徵紅式刼作的特性可大大改善。
土土在擦除操作中，由於施加於控制閘極250 #電杯Vc 遂遂南於施加於源極區26〇的電壓Vs，即％〉 以在擦除操作中耗合率r變為（αρ+α) €刪。
發明之實關所提㈣非揮發性記憶裝由㈣穿随效 應來執行擦除操作，在F_N穿财儲存在浮置閘極22〇中 的電子被發射到控制閘極25〇 +。此時，為了有效地執 擦除操作，浮置閘極220與控制閘極25〇之間的電壓差應 較大，也就是說’當_合率1，較小時，擦除操作執行ς、/ 在根據本發明之實施例所提出的非揮發性記憶裝置綱 中，當CS的值增大時’Ctotai的值增大。因此，當耦合率 r較小時’擦除操作執行順利。 σ 下面將參照圖1(A)、1(B)以及5(八)到12⑻來描述根 據本發明之實施例所提出的製造半導體積體電路裝置的方 法。圖5(A)到】2(B)是根據本發明一實施例所提出的—種 製造半導體積體電路裝置的方法圖。 請參照圖5(A)及5(B)，藉由在基板1〇〇上形成裝置絕 緣區110來界定主動區。此裝置絕緣區110可能是場氧化 1337404 23326pif.doc 層（Field Oxide, FOX )或使用矽局部氧化（L〇ca〗 οχ-of Silicon, LOCOS )法的淺槽隔離（ Sha】i〇w Trench Is〇lati〇n, . STI)。 ’ 接著，請參照圊6(A)及6(B)，絕緣膜210a與多晶矽 ' 圖案220a形成於主動區上。 舉例來說，絕緣膜2〗0a可由熱氧化膜來形成，且經形 成以具有大約3到150 A的厚度。 • 在絕緣膜210a上沉積厚度約為500到2000A的多晶 矽層之後，使用絕緣膜2〗0a作為蝕刻停止遮罩來蝕刻多晶 矽層的一部分，藉此形成多晶矽圖案22加。此時，在此多 晶石夕圖案220a中形成在某-方向上延伸的第一孔口奶。 接著’請參照圖6⑷及7，藉由第一離子注入製程將 料注人第-孔口 22 5，使用多晶石夕圖案2 2 〇 a作為遮罩在 半導體基板100令形成共用源極區。在此實施例中， 如果將要形成的非揮發性記憶裝置是N型電晶體，那麼共 藝⑽祕較藉由注人N魏質㈣成，舉例來說， 此N型雜質包括鱗（P)或石申（As)。另一方面，如果將 .ί 揮發性記憶裝置是？型電晶體，那麼共用源極 雜-主入p型雜質而形成，舉例來說，此p型 濰貝已括硼(B)、氟化硼⑽2、BF3)或銦㈤。 如上所述，如果形成共用源極 一 =製造鲁喻置之方法二= 丁 ’7、以避免因藉由南塵來執行離子注入製程而 軍發性記憶裝置受損，從而導致胞的特性及可靠性被破壞。 1337404 23326pif.doc 請蒼照圖6(A)及8,在多晶矽圖案22〇a上形成阻擋膜 310a，此阻擋膜310a包括氮化物膜等等。此時，阻^膜 310a形成於多晶石夕圖案220a上以掩埋第一孔口 225。、 如圖9(A)及9(B)所示，藉由蝕刻一部分阻擋臈3ι〇而 形成第二孔口 312，此第二孔口 312曝露多晶矽圖案72〇a 上部的-部分以及埋入第-孔口 225的阻擋膜抓此時， 第二孔口 312可經形成以使得埋入第—孔口 225的阻擋膜 310位於此第二孔口 312的中央。此外，第二孔口 可 藉由過蝕刻（over-etching)埋入第一孔口 225的阻擋膜3] 〇 以及-部分多晶石夕圖案220a而形成。舉例來說，如果多曰曰 矽圖案220a的高度約為700到12〇〇A，則可以過姓刻= 大約50到200 A的程度。 接著’可執行第二離子注人製程。多晶㈣案2加 皮第二孔口 312曝露的—部分可執行第二離子注入製 :呈，第二離子注人製程使離子被摻人半導體基板⑽以控 ，裝置的門曜。或者，在後續製程中，第二離子 ^製程使離子被摻入到多晶石夕圖案織上以便容易在 此夕晶矽圖案22 0a上形成閘極間絕緣膜。 如圖9(A)及10所示，在多s 間絕_⑽夕圖案2施上形成閉極 99〇 ^被第—孔口 312曝露，其申多晶矽圖案 間絕 1版里?第二孔D出的阻播膜310分隔成兩側。間極 卜腔、/、疋藉由熱氧化製程在多晶矽圖案22〇a上產生 里Φ止成且’纟场成以使得此卩雜間絕、緣膜的厚度從 其中央向其兩端變薄。 19 1337404 23326pif.doc 在後續餘刻製程中，閘極間絕緣膜23〇用作姓刻 膜。為了形成問極間絕緣膜23〇，藉由熱氧化來處理τ曰 石夕圖案220a的上部。在此情形下，閘極間絕緣膜η ; 邊緣可形成圓形’而多晶石夕關2 2 〇 a的上表面可开 所示之尖端232。如上所述，因為在擦除操作中此^端= 負起減小⑽電屋之大小的作用，根據製程條件可 尖端232的形成製程。
接著，請參照圖1〇及u，清除阻擋膜3]〇。 也就是說，清除多晶石夕圖t 220a上形成的阻插膜3】〇 以及埋人第-孔口 225的阻擋膜3】〇。阻擋膜3]G可藉由 濕姓刻（wet etching)㈣呈例如碟酸帶（ph〇sph〇ric·^ strip)製程來清除。 如果埋入第-孔口 225的阻擋膜31〇被清除，那麼 晶石夕圖案22Ga則被分隔成兩部分。此時，由於彼此面對面
的多晶石夕圖案220a之側輪廓與第一孔口奶之側輪廓相 同，所以其曲率小。 如圖12(A)及12⑻，使用兩閘極間絕緣膜23〇作為触 刻遮罩來似彳圖IG及11所示之多日日日㈣案2施，從而形 成兩浮置閘極220。此時，舉例來說，可使用乾触刻（⑽ etching)法。 當藉由餘刻多晶石夕圖案220a而形成浮置閘極22〇時， 此多晶石夕圖案220a中鄰近共用源極區26〇的面的對面多晶 石夕被清除。此時，多晶頻清除之後’鄰近共用源極區遍 的面的對面邊緣變成圓形，因此，共用源極區26〇對面的 20 1337404 23326pif.doc 浮置閘極220的側輪廓具有預定的曲率。 明之實，提出的_種製造非揮發 衣置的方法中’兩洋置閘極22〇是藉由 化二原因是這兩浮置閘極22〇被第—孔口 225分^ ς 記：裝置變得更加積體化時’精確地圖案化小圖二微； 尤為重要。g此，藉由同時職化這兩浮 ^又于 使積體化記憶裝置的製造更加容易。 《，可
接著，請返回參照圖丨⑷及〗⑻，藉 罐胸咖㈣啊 270，即可得到非揮發性記憶裝置。 更明確地說，在基板]〇〇上依次形成穿 =r在這r穿隧絕緣膜可===
7〇的氧化膜形成。此穿隨絕緣膜包括 早層或層豐結構的（例如）氮化物膜、氧氮化物膜以及高 k材料。此外’單層薄膜例如ΜΤ0、多層薄膜例如献氧化 膜/MTO或熱氧化膜/SK)N/MT〇、或絕緣膜被用作穿隧絕 緣膜，其中絕緣膜上有多層薄膜沉積，然後進行N 處理。 此外，藉由低壓化學氣相沉積（L〇w Pressure
Vapor DeP〇sition，LPCVD)製程，控制閘極導電膜可形成 大約1000至3000A的厚度。在這裏，多晶石夕或被離子注 入多晶矽或雜質的金屬導電膜被用作控制閘極導電膜。這 些材料包括 Ta^NiTa'Ti'Timw^Hf'Nb、
Mo、Ru02、m〇2N、Ir、Pt、Co、Cr、Ru0、m〇2N、 1337404 23326pif.doc 以及其組合，被用作金屬導電膜。此外，多晶石夕層疊膜以 及矽化物可用作控制閘極導電膜，抗反射膜（antireflecti〇n) ARL可額外疊置在矽化物上。 藉由使用蝕刻遮罩（未顯示）來蝕刻控制閘極導電膜 及牙随絕緣膜可形成控制閘極250與穿隧絕緣膜240，以 從序置閘極220的上部沿著浮置閘極22〇的側壁向基板 100延伸。
接著，可執行熱處理製程。當執行熱處理製程時，共 用源極區260被擴S，並且重疊浮置_22〇白勺一部分。 f此實施例中，熱處理製程可施加於上述製程的任何階 •k同呀，根據本發明之實施例所提出的製造非揮發性記 憶，置的方法’由於共用源極區是在形成非揮發性記 L衣置之步驟之別形成’所以藉由形成非揮發性記憶裝置 的各別製程中所施加賴，可擴展共 理製程不能獨立執行。 …涎
错由離子注人高劑量雜f，在基板⑽中形成沒極區 嫁2對準控制閘極25G的—側。此時，當將要形成的非 I心隐裝置是N型電晶體時，共用源極區26〇是藉由 或^ f型雜質而形成，舉例來說’此N型雜質包括磷⑺ 二。同時，當將要形成的非揮發型記憶裝置是P 成共用源極11 26G是藉由注人p型雜質而形 BF )+式歹 '兒’此p型雜質包括删（B)、氟化爛（BF2、 ，270 22 1337404 23326pif.doc 搔者 之德，位元^ 膜被叠置到整個表面上並且變光滑 成;此外，藉由疊置以及圖案化導 -m ^在位兀線接觸孔上形成位元線接觸及位 =★上所述，更要執行典型製程。 置的方^中，2之實施例所提出的製造非揮發性記憶裝 ' >成共用源極區260的第一離子注人f| 性記憶裝置之步驟之前執行二^ 憶裝置200 Ϊ广來，離子注入製程而導致非揮發性記 心 H二胃而使彳伐憶胞的特性及可靠性被破壞。 憶裝置本發明之實施例所提出的非揮發性記 置綱，因;性得到進—步改善的非揮發性記憶裝 在非揮發260的第一離子注入製程是 也就是在控制^ 25ϋ00ί^^呈的初始步驟中執行， 230形成之前執行〉于置閘極細以及閘極間絕緣膜 情/置1方t據本發明之實施例所提㈣製造非揮發性記 厂;^ f、兩洋置閘極22。是藉由—個圖案來圖案 ::因疋廷兩淨置閘極22〇被第一孔口 225分隔開。因 ，1由-個圖案來形成浮置閑極圖案比藉由分開= ^兩斤置閘極220的每個浮置問極來形成浮置閉極圖案 合^些。也就是說，由於較小的記憶裝置形成時要 更间’所以可以製造較小的記憶裝置及高積體化記憶裳= 雖然本發明已以較佳實施例揭露如上，然其 限疋本發明’任何熟習此技藝者，在不脫離本發明之精^ 23 1337404 23326pif.doc 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 根據上述之非揮發性記憶裝置及其製造方法，可獲得 至少一個以下效應。 第一，用來形成源極區的離子注入所導致的非揮發性 記憶裝置之受損減小，所以此非揮發性記憶裝置的可靠性 可得以改善。 第二，由於小浮置閘極被精確圖案化，所以積體化程 度較高的非揮發性記憶裝置可更加容易製造。 第三，由於重疊源極區的浮置閘極側面輪廓的曲率逐 漸變小，所以形成均勻電場。因此，此非揮發性記憶裝置 可更加穩定地操作。 第四，由於浮置閘極與源極區之間重疊部分的面積變 寬，所以浮置閘極與源極區之間產生的電容的值增大。因 此，耦合率可增大。 【圖式簡單說明】 圖1(A)是根據本發明一實施例所提出的一種非揮發 性記憶裝置的佈置圖。 圖1(B)是沿著圖1(A)中的線A-A’而展開的截面圖。 圖2是根據本發明一實施例所提出的一種非揮發性記 憶裝置的效應圖。 圖3是根據本發明一實施例所提出的一種非揮發性記 憶裝置的等效電路圖。 圖4是根據本發明一實施例所提出的一種非揮發性記 24 1337404 23326pif.doc 憶裝置的操作圖。 圖5(A)到12(B)是根據本發明一實施例所提出的一種 製造非揮發性記憶裝置的方法圖。 【主要元件符號說明】 100 :半導體基板 110 :裝置絕緣區 200 :非揮發性記憶裝置 210 :閘極絕緣膜 210a :絕緣膜 220、420 :浮置閘極 220a :多晶矽圖案 222、224、422、424 :側 225、312 :孔口 230 :閘極間絕緣膜 232 :尖端 240 :穿隧絕緣膜 250 :控制閘極 260 :共用源極區 270 · >及極區 310、310a :阻擋膜 B、C :重疊部分 L:浮置閘極之間的距離 SLn :源極線 WLn :字元線 25 1337404
23326pif.doc BLn :位元線
Ct、Cc、Cs、Cip :電容 26

Claims (1)

  1. i3374〇4 23326pifl 修正曰
    爲第％l〇2〇35號中文專利範圍無劃線修正本 十、申請專利範圍： 1.一種非揮發性記憶裝置，包括： 半導體基板； 源極區，形成於所述半導體基板中； 導體基板上的 閘極絕緣膜，經形成以部分重疊所述半 戶斤述源極區； 浮置閘極’形成於所述閘極絕緣膜上，以具有在重疊 所述源極區之所述部分中形成均勻電場的結構； 立
    控制閘極’經形成以從所述浮置閘極的上部沿著所述 浮置閘極的一侧電性隔離； 閘極間絕緣膜，介於所述浮置閘極與所述控制閉極之 間；以及 汲極區，經形成以鄰接所述控制閘極的另一側， 其中所述浮置閘極的頂面之其他側的曲率大於所述浮置閘 極的頂面4近所述源極區之一側的由率。
    2. 如申請專利範圍第1項所述之非揮發性記憶裝置， 其中所述浮置閘極的頂面鄰近所述源極區之一側的曲率是 零。 3. 如申請專利範圍第1項所述之非揮發性記憶裝置， 其中所述浮置閘極與所述源極區之間的所述重疊部分的寬 度是均勻的。 4. 如申請專利範圍第1項所述之非揮發性記憶裝置， 其中所述問極間絕緣膜的厚度是從中央向兩端逐漸變薄。 5. /種非揮發性記憶裝置，包括： 27 1337404 23326pifl 爲第96102035號中文專利範®無劃線修正本 修IE日期 半導體基板； 99年8月ΓΗ 年月 I：' 共用源極區，形成於所述半導體基板中. 、第-及，二閘極絕緣膜’形成於所述共用源極區的兩 側以部分重受所述共用源極區， 第一及第二浮置開極，分別形成於所述第一及第二問 極絕緣膜上； 第-及第二控制閘極’經形成以分別從所述第一及第 -汗置閘極的上部沿著所述洋置問極的另—側向所述乒用 源極區的反面方向電性隔離； ' 第一及第二問極間絕緣膜，形成於所 介r述第一及第二浮置間極與所述二及 第一控制閘極之間，以及 —第-及第二汲極區’經形成以分別鄰接所述第一 一控制閘極的另一側， 之述r浮置閘極及所述第二浮㈣極_面 ，其他侧的曲率大於所述第—浮置閘極及所述第 極的頂面鄰近所述共用源極區之一側的曲率。/ =如冑請專職圍第5顿述之非揮舰記憶裝置， 八述第-及第二浮置問極的頂面鄰近 之一側的⑽是零。 U原極£ 豆中請專概圍第5賴述之詩賴記憶裝置， 與所述源極區之間的所述重 8.如申請專利範圍第5項所述之非揮發性記憶裝置， 28 1337404 23326pifl ti 爲第簡脳號中文專利範圍無劃線修正本 修正曰9腎8,p曰； 其中所述第一及第二閘極間絕緣膜的厚度都是從中央向兩 端逐漸變薄。 9.一種製造非揮發性記憶裝置的方法，包括： 在半導體基板上$成乡晶⑦_案，在所述多晶石夕圖案 中第一孔口經形成以在某一方向上延伸； 使用所述多晶矽圖案作為遮罩藉由第一離子注入製 程而在所述半導體基板中形成共用源極區； 在所述多晶矽圖案上形成阻擋犋來掩埋所述第一孔 σ ; 藉由姓刻所述阻擒膜的一部分而形成第二孔口，所述 第二孔口曝露所述多晶石夕圖案之上表面的一部分以及埋入 所述第一孔口的所述阻擋膜； 以被妙圖案上形成第—及第二閘極間絕緣膜 第曝露，其中所述多晶矽圖案被埋入所述 第一孔口的所述阻擋膜分隔成兩側； 清除所述阻擋獏； 钱二】„ f—及第二閘極間絕緣膜作為_遮罩來 圖案’藉此形成第一及第二浮娜 閘極;以& 以-洋置問極上形成第-及第二控制 二汲ΐί述第一及第二控制問極的另-侧形成第-及第 裝置的方9項所狀製_揮發性記憶 ，、中在形成所述第二孔口時，所述第二孔口 29 23326pifl 修正曰令: __號中文專_8__^ =Γ，述第一孔口的所述阻^.所_ 日曰矽圖案的一部分而形成。 a夕 裝置所狀料麵發性記憶 是從中央向兩端逐及紅閘極__的厚度都 裝置4#利範_ 9項所叙製造非揮發性記憶 成之mi ^ :在所述第—及第二閘極間絕緣膜形 、9由執仃氧化製程而在所述第一及第二浮置閘極 體基板上形成第—及第二穿隨膜。 裝置的方、、*利範圍第9項所述之製造非揮發性記憶 户i述半導包括··先執行第二離子注人製程，然後在 所斜導體基板上形朗述第—及第二_間絕緣膜。 普置二方如顧第13項所述之製造非揮發性記憶 所述記憶裝㈣門限錢是藉由所述第 一離子注入製程來控制。 κ如申請專利範圍第η項所述之製造非揮發性 裝置的方法，其中離子是藉由所述第二離子注人製程而^ ^所述多晶㈣案，使得所述第—及第二閘極間絕緣膜 形成。 、 16.如申請專利範圍第9項所述之製造非揮發性 裝置的方法’更包括：在所述第—及第二浮置閘極上形^ 所述第一及第二控制閘極之後，執行熱製程。 17·如申請專利範圍第9項所述之製造非揮發性記憶 裝置的方法，其中所述阻擋膜是氮化物膜。 w
TW096102035A 2006-01-20 2007-01-19 Nonvolatile memory device and method of fabricating the same TWI337404B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060006449A KR100791331B1 (ko) 2006-01-20 2006-01-20 비휘발성 메모리 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW200802818A TW200802818A (en) 2008-01-01
TWI337404B true TWI337404B (en) 2011-02-11

Family

ID=38284688

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096102035A TWI337404B (en) 2006-01-20 2007-01-19 Nonvolatile memory device and method of fabricating the same

Country Status (4)

Country Link
US (1) US7560765B2 (zh)
JP (1) JP2007194638A (zh)
KR (1) KR100791331B1 (zh)
TW (1) TWI337404B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524780B2 (en) * 2011-03-15 2016-12-20 Hewlett-Packard Development Company, L.P. Memory cell having closed curve structure
US8592921B2 (en) * 2011-12-07 2013-11-26 International Business Machines Corporation Deep trench embedded gate transistor
US10312248B2 (en) * 2014-11-12 2019-06-04 Silicon Storage Technology, Inc. Virtual ground non-volatile memory array
TW202329418A (zh) * 2022-01-11 2023-07-16 聯華電子股份有限公司 半導體記憶體元件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004268A (ko) 1999-06-28 2001-01-15 김영환 스플리트 게이트 플래쉬 이이피롬 셀의 제조방법
US6204126B1 (en) 2000-02-18 2001-03-20 Taiwan Semiconductor Manufacturing Company Method to fabricate a new structure with multi-self-aligned for split-gate flash
US6403494B1 (en) 2000-08-14 2002-06-11 Taiwan Semiconductor Manufacturing Company Method of forming a floating gate self-aligned to STI on EEPROM
KR100634162B1 (ko) * 2002-05-15 2006-10-17 삼성전자주식회사 스플리트 게이트 메모리 장치 및 그 제조방법
US7064978B2 (en) * 2002-07-05 2006-06-20 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout
KR20040022356A (ko) * 2002-09-05 2004-03-12 삼성전자주식회사 불휘발성 메모리 장치의 게이트 전극 제조 방법
KR20050005057A (ko) 2003-07-01 2005-01-13 삼성전자주식회사 비휘발성 반도체 소자 및 그 제조방법
KR100986632B1 (ko) * 2003-09-29 2010-10-08 매그나칩 반도체 유한회사 플래시 메모리의 컨트롤 게이트 제조방법
KR100501648B1 (ko) * 2003-11-13 2005-07-18 매그나칩 반도체 유한회사 비휘발성 메모리 소자의 제조 방법

Also Published As

Publication number Publication date
US20070170490A1 (en) 2007-07-26
TW200802818A (en) 2008-01-01
US7560765B2 (en) 2009-07-14
JP2007194638A (ja) 2007-08-02
KR100791331B1 (ko) 2008-01-03
KR20070076934A (ko) 2007-07-25

Similar Documents

Publication Publication Date Title
US6087222A (en) Method of manufacture of vertical split gate flash memory device
CN108243625B (zh) 具有金属栅极的分裂栅极非易失性闪存存储器单元及其制造方法
TW563192B (en) A scalable flash EEPROM memory cell with floating gate spacer wrapped by control gate, and method of manufacturing the same
US6093606A (en) Method of manufacture of vertical stacked gate flash memory device
US7667261B2 (en) Split-gate memory cells and fabrication methods thereof
JP4545256B2 (ja) サイドウオールスプリットゲートフラッシュトランジスタの集積方法
KR101440321B1 (ko) 비휘발성 메모리 디바이스 제조 방법
CN107251199B (zh) 形成分裂栅存储器单元阵列及低和高电压逻辑器件的方法
US20230238453A1 (en) Method of forming pairs of three-gate non-volatile flash memory cells using two polysilicon deposition steps
JP2005183970A (ja) 自己整列された電荷トラップ層を含む半導体メモリ素子及びその製造方法
JP2003100918A (ja) フラッシュメモリ素子およびその製造方法
US5915178A (en) Method for improving the endurance of split gate flash EEPROM devices via the addition of a shallow source side implanted region
US11804529B2 (en) Memory device and manufacturing method thereof
US6448137B1 (en) Method of forming an NROM embedded with mixed-signal circuits
TWI337404B (en) Nonvolatile memory device and method of fabricating the same
KR100593749B1 (ko) 플래쉬 메모리 소자의 제조방법 및 그에 의하여 제조된플래쉬 메모리 소자
JP2005538549A (ja) 自己整合不揮発性メモリセルの製造方法
CN112185815A (zh) 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法
JP2008066725A (ja) Ｅｅｐｒｏｍ装置及びその製造方法
US6878986B2 (en) Embedded flash memory cell having improved programming and erasing efficiency
JP5982701B2 (ja) 半導体装置および半導体装置の製造方法
JP2009252837A (ja) 半導体記憶装置及びその製造方法
JP4309624B2 (ja) 不揮発性半導体メモリ素子及びその製造方法
KR20080026859A (ko) 비휘발성 메모리 장치의 제조 방법
JP2007214503A (ja) 半導体装置の製造方法