TWI336170B - Frequency synthesizer, phase frequency detector and method thereof - Google Patents

Frequency synthesizer, phase frequency detector and method thereof Download PDF

Info

Publication number
TWI336170B
TWI336170B TW095145160A TW95145160A TWI336170B TW I336170 B TWI336170 B TW I336170B TW 095145160 A TW095145160 A TW 095145160A TW 95145160 A TW95145160 A TW 95145160A TW I336170 B TWI336170 B TW I336170B
Authority
TW
Taiwan
Prior art keywords
signal
logic
clock
output
logic signal
Prior art date
Application number
TW095145160A
Other languages
English (en)
Other versions
TW200731677A (en
Inventor
Chia-Liang Lin
Gerchih Chou
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of TW200731677A publication Critical patent/TW200731677A/zh
Application granted granted Critical
Publication of TWI336170B publication Critical patent/TWI336170B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

1336170 九、發明說明： 【發明所屬技術領域】 * 本發明係為一種電路，特別是有關於頻率合成器。 v 【先前技術】 . 第1圖繪示了一鎖相迴路（Phase-Locked Loop，PLL)之習 知技術之等效電路圖1〇〇。如第i圖所示，該習知技術之等效電 •路圖⑽係包含-相位頻率價測器（PFD) 11〇、—電荷栗（cp) 120、一迴路濾波器（lf) 130及一壓控振盪器（vc〇) 14〇。該 .相位頻率偵測器彳貞測一參考時脈（ref)及一回饋時脈（fb) .之相位差，該回饋時脈係由該壓控振盪器ho所產生。標示於第 1圖之UP訊號及DN訊號通常是被該相位頻率偵測器11〇用來 表示”亥兩時脈間之相位差。在每次之相位比較時，Up脈衝、 脈衝或是兩者會被產生。如果該參考時脈領先該回饋時脈（換言 _ 之’該參考時脈之升緣發生在該回饋時脈之升緣前），則一 w 脈衝會被產生’以及如不是DN脈衝沒被產纽是產生一脈衝短 於UP脈衝之DN脈衝。如果該回饋時脈領先該參考時脈（換言 之，該回饋時脈之升緣發生在該參考時脈之升緣前），則一 脈衝會被產生，以及如;ί；是UP脈衝沒被產生就是產生一脈衝短 於DN脈衝之up脈衝。該up脈衝與該DN脈衝間之脈衝寬度 的差，係為該兩時脈間之該相位差之指示。 該電荷泵120接收該兩邏輯訊號仰與⑽,並予以轉換成電流 5 1336170 =號。舉例來說，該電荷㈣〇產生-對應於一.UP脈衝之正電 /仙朦衝（換言之，印流出），且產生一對應於一咖膽衝之負賴 脈衝（換言之，即流入）。該電荷果12〇之輸出_於_路遽 波器130，其中該迴路濾波器13〇包含一電阻，並將源自該電荷 ^ 120之輸出電流轉換成一輸出，且該電阻串聯減於一電 合源自該迴路渡波器1;3〇之輸出電壓被傳送至該壓控振盈器 ⑽’且被用來控制該壓控振魅14〇之一輸出時脈之頻率。該 壓控振堡益140之該輸出時脈被用來當作該回饋時脈及用以提供 ::位頻率偵测器110 ’然後，該相位頻率侧器ιι〇侧該： 之她差。因此，,__建 以二140之該頻率、該相位’或兩者兼有之’ =參她之該頻率、該相位，或兩 Γ斜脈是被定位及對齊於該參考時脈，、且該電荷幻20碌 出電流峨係騎錢近為零，以麵振肋⑽之2 脈頻率和魏參考時脈讀料脈鮮姉。 _j 頻率合成在軸迴路裡，係為— 方式係和第】财所繪示之習知的鎖相迴路_ lit器 述於上，除了一除#電路（ 則且亦為 用以處理簡控振Μ器14G之輸^產^幻。該除#電路係 接使用_控紐器⑽之輸該回饋時脈，而不是直 虚器I4G輸出之每續週期，該除"電路該愿控振 時脈。然後’該相位頻率_uo將該回饋時 1336170 考時脈之相位作比較，，以產生用现與伽表示之一相位差訊號。 因此，一閉遨路控制系統被建立來調簦·效控振鹽務丨的吏額半 •與該_時脈之頻率，翻以追職參考時脈之頻率、相位。在 、穩®，該_時較被粒及__參㈣脈；錢栗12〇 .之該輸出電流訊號係為零或幾近為零；且該壓控㈣器14〇之該 * 輸出時脈之頻率將會是該參考時脈之頻率的#倍。
如果讀為-整數’ 除"電路係可十分便利地採用一除 〜計數器來實現。如果#係為一分數 將無法採用一具固定除數
值之計數H來實現。這是因騎數器之除數值必料整數。要實 現-分數# ’或說㈣int+a ’其中^係為—整數且_為界於〇 及！間之數值’而詩該計數器之除數係㈣地被混洗 (ShUffie)。舉雕說，細可在^及（Ά) _態地混洗該 除數值。如果除數值Un川之_ (穩態頻率）為〇及除數值 4之機率（穩態解）為，則該有效的除數值將會是 。在習知技術中，一三 地混洗該除數值。 角積分調變器通常是被用來動態 動態地混洗除數值將會有效地達到一分數W請法。缺，這些 混洗之程序將會引發出延長之W與DN脈衝，巧該此延長: ^與画稱致-源自該電如2G之延長的電流脈衝 導致該壓控減H 140之該輸出時脈的相位變化。因此，習知之 分數yv之合成器將有相位雜訊。 !33617〇 而關於其詳細之操作與功能已為此領域之人士所習知，故不 再另贅述於此。 . 【發明内容】 ' 本發明之目的，在於提供一種分數型〜頻率合成器之電路及 - 其方法，以解決前述的問題。 • 為達上述目的，本發明之一實施例之一種頻率合成器，包 含：一壓控震盪器，用以提供一輸出時脈訊號，且亦提供一源自 於該輪出時脈訊號之第一回饋訊號；一除法器，用以接收該輪出 時脈訊號’並在一機率條件下將該輸出時脈訊號被除以（+1)及 在一機率條件下將該輸出時脈訊號被除以，以提供一第二回饋 訊號’其中為一整數；以及一相位頻率偵測器，用以接收—參 考訊號、該第一回饋訊號、以及該第二回饋訊號，以提供一第一 φ 邏輯訊號、一第二邏輯訊號、以及一第三邏輯訊號。 為達上述目的，本發明之一實施例之一種頻率合成器，包 含·一相位頻率偵測器’ ·用以依據一參考訊號、一源自一輸出時 脈矾號之第一回饋訊號、一源自該輸出時脈訊號之第二回饋訊 號’以輸出一第一邏輯訊號.、^第二邏輯訊號、及一第三邏輯訊 號’一電荷泵，麵接該相位頻率偵測器，用以依據該第一、該第 .一、及該第三邏輯訊號以輸出一電流訊號，該電荷泵包括複數個 - 電流源，該複數個電流源分別相應於該第一、該第二、及該第三 丄⑽170 邏輯訊號； 電流訊號， 路濾波器， 一迴路濾波器，耦接該電荷泵，用以接收該電荷泵的 以輸出一控柯訊號；以及一歷控震盟器，耦合至软避 用以依據該控制訊號以提供該輸出時脈訊號。
來作為輸入時脈以產生一第二邏輯訊號及一第三邏輯訊號該 第二邏輯訊號及第三邏輯訊號是由該些中間訊號所選出。 A .為達上述目的，本發明之—實施例之—種_相位方法，包 含：接收-參考時脈、-回饋時脈及—第一時脈，該第一時脈跟 該回饋時脈具有―固定時序關係；於該參树脈之升緣啟動一第 邏輯號，使用-正反||列來產生N個中間訊號，其中〉2， 該正反器列至少包含三個正Μ，該正反糾中之每—正反器被 以該第-時脈及該回饋1}梅兩者之—或該些帽訊號之一來作 為輸入時脈；選取該些中間訊號之—來作為—第土邏輯訊號；選 取該些帽訊號之-來作為—第三賴訊號；以及依據該第一邏 輯訊號及該第三邏輯訊號，來重置該Ν個中間訊號。 為達上述目的，本發明之一實施例之一種產生一輸出時脈訊 號之產生才法，該才法包含：接收一參考時脈、一田婧砰脈及一 • * . 第一時脈以產生一第一墀輯訊號、一第二邏輯訊號、以及一第三 邏輯訊號；依據該第一、該第二以及該第三邏輯訊號以輸出一輸 出電流訊號；依據該輸出電流訊號以產生該輸出時脈訊號，其中 該輸出時脈訊號之頻率與該電流訊號相對應；以及分別依據該輸 出時脈訊號以產生該回饋時脈及該第一時脈。 【實施方式】 ' · * · . ' 在說明書及後續之申請專利範圍當中使用了某些詞彙來指 稱特疋的元件。所屬領域中具有通常知識者應可理解，硬體製造 商可能會用不_名詞來稱呼同—個元件4說明書及後續之申 请專利範圍並不以名制差辣作祕分元件的方式，而是以元 件在功I上的差異來作為區分的準則。在通篇說明書及後續的請 求項田中所提及的「包含」係為一開放式的用語’故應轉成「包 d不限疋於」卩外，「輕接」一詞在此係包含任何直接及間接 的電氣耦接手段。 在說明書中’已充分揭示許多特定細節，如震置、電路及方 提供對於本發明之諸實施_通盤了解。然，熟知此項 上㈣料吨赠財施本侧減方法之 、 ’f ° ^ ’關於廣㈣知此項技藝者所知*之细節，為 旨 故於此不再贅述 避免混淆本發明實施例之宗 Μ ‘。之細郎為 1336170 不同於習知技術中.之相位頻率偵測器’是用以偵測該參考時 脈與該實體回饋時脈間之該相位差，以及偵測在分數型"合成器 應用上之多餘相位誤差。本實施例揭示一能有效地以一虛擬回饋 時脈與該參考時脈做比較之電路，其中該虛擬回饋時脈源自於一 虛構的分數除法器。在穩態下，該電路僅在該虛擬回饋時脈被以 該參考時脈鎖住時才動作，且源自於該電荷泵並作為最後結果之 該電流訊制此是幾近於零，其找€縣係倾該相位頻率谓 測器後面。 第2圖係為根據本發明之一實施例之分數型#頻率合成器 200之電路示意圖。該分數#之數值係為，其中該4係 為-整數且該α係為-界於〇與〗間之分數。該分數型續率合 成器200包含-相位頻率侧器21G，其係用以接收—參考時脈 REF、-回饋時脈FB、一射頻時嫉RP，且產生三個邏輯訊號仰' DN1及DN2。-電荷接收來自於一參數^及該相位頻率偵 測器210之該三個邏輯訊號，且產生一電流輸出。一迴路濾波器 230接收來自於該電荷泵22〇之該電流輸出，且相應地產生一電 壓輸出。-壓控振盈器240接收源自該迴路驗器23()之該電壓 輸出，且產生一輸出時脈。一雙重係數除法器（DMD) 250接收 來自於該麼控振in 24G之該輸出時脈，且產生該回饋時脈，其 中’其中該雙重係數除法器（DMD) 250辱有兩除數I及夂; 及由-CARRY訊號所控制。一三角積分調變器26〇接收一分數“ 及產生該參數f及該CARRY訊號，其中該三角積分調變器㈣ 1336170 §亥FB’訊號係在該回饋時脈之升緣被啟動9該資料正反器3μ係 在該RF時脈之升緣取祿fS’訊號，及相應地產生软訊號· • 在該FB’訊號被啟動及維持在高準位直至該RESET訊號重置該 • 資料正反器314後，該DN1訊號在該rf時脈之該第一升緣被啟 . 動。 ' · . * 該DN1訊號被傳送至該及閘315，其中該及閘315具有兩輸 • 入：一邏輯1之常數輸入及該DN1訊號。輸入該及閘315之目的 在於係用以提供負載給該資料正反器314以使得該資料正反器 314在該資料正反器312及該資料正反器316具有相同的輸出負 載。由邏輯運作的觀點，該及閘315對於該DN1訊號而言是一目 了然的。因此，該及閘315係為一選擇性的、可省略的。該資料 正反器316係在該RF時脈之升緣取樣源自該及閘315之輸出及 相應地產生該DN2訊號。該及閘313接收該UP訊號與該DN2 Φ 訊號’及相應地產生該Reset訊號去重置該些資料正反器312、 314、316、318。在此一情況，在W及DN2訊號兩者為高準位 時，則所有四個邏輯訊號UP、FB’、DN1及DN2係立刻被取消 (de-asserted)〇 第4圖係繪示運用第3圖中之相位頻率偵測器3〇〇之鎖相迴 路於穩態時之一實施例'典型時脈圖。該KP時脈之週期係為 .&。該FB’訊號係在該FB時脈之該升緣460被啟動。該up訊 - 號係在該參考時脈時脈之該升緣420被啟動。根據本發明之—實 14 施例’在穩態下’伴隨於該FB時脈之該升緣後之該時脈处 之該第一升緣410係領先該REF時脈之瓌开緣420。用來確保上 '述時間關係之方法稍後將會說明。該FB，訊號係被該RF時脈所 ··取樣，而導致該DN1訊號。因此’該麵訊號係在該虾時脈 ，之该升緣410被啟動。該DN1訊號係更進一步被該Rp時脈所取 樣，而導致該DN2訊號。該DN2訊號在該時間點43〇被啟動， •其中該時間點430係為伴隨於該FB時脈之該升緣46〇後之該处 時脈之該第二升緣。該RESET訊號係由在該w訊號及該腿 成號經該第一及閘313運作中獲得。由於該第一及閘M3之電路 延遲，該RESET訊號係在稍晚於該時間瞬時43〇之該時間點44〇 上被啟動，其中δ亥DN2机號在該時間點430上被鼓動。在該時間 點430與該時間點440間之時間差係為;^，其中該5係為該第一及 閘313之電路延遲。该reset訊號取消(de-asserted)在該時間點 440上之訊號FB’、UP、DN1及DN2。在該些訊號FB，、UP、 鲁及DN2被取消後’則該RESET訊號亦在該時間點450上被 取消。在該時間點440與該時間點450間之時間差說明了該第一 及閘313之延遲。 ♦ . • » 該RF時脈之該升緣410與該ref時脈之該升緣42〇間之時 間差係為，其卡。因此，該ref時脈之該升緣42〇與 該DN2訊號之該升緣430間之時間差係為(丨_^。該up之脈衝 長度係為((i-也+幻°該DN1之脈衝長度係為(。以)及該DN2 之脈衝長度係為ί。在穩態，一假的虛擬回饋時脈被模擬，其中 1336170 該假的虛擬回饋時脈係藉由一假的分數"除法器而產生。該模擬 之虛擬回饋時脈應異有一與參考時脈卿對齊之开緣以便觸 - 自該後續電荷泵之該電流輸出為〇。 第5圖係繪示第2圖中之電荷泵220之一實施例之電路示意 * 圖。該電何录500接收源自該先前的ρρχ)(即：第3圖之PFD 300) 之三個邏輯訊號UP、DN1及DN2，且相應地產生一電流訊號並 • 傳送至一迴路濾波器。該電荷泵500包含一大小/之一電流源 521、一大小之第一電流槽523及一大小〇 f)/之第二電流槽 525。該電流源521係通過一第一開關522耦接至該迴路濾波器， 其中該第一開關522係由該UP訊號所控制。該第一電流槽523 係通過一第二開關524耦接至該迴路濾波器，其中該第二開關 524係由該DN2訊號所控制。該第二電流槽525係通過一第三開 關526耦接至該迴路濾波器’其中該第三開關526係由該DN1 _ 訊號所控制。 在穩態下’由該電流源521遞送至該迴路濾波器之全部電荷 係為：UP之脈衝長度乘上/，即等於((^心,+冲。藉該電流槽521 而由該迴路濾波器吸引出之該全部電荷係為：DN2之脈衝長度乘 上心/’即等於Π/。藉該電流槽525而由該迴路濾波器吸引出之 該全部電荷係為：DN1之脈衝長度乘上，即等於 。因此，藉該電流槽.523.及該電流槽525而由該迴路 濾波器吸引出之該全部電荷係為：斗/，等於
lJJOr/O 至於該相位頻率侧器·⑽在實現上係非常困難，其中該相位頻 率偵測器2IG做__時脈來觸發其部細Μ器。一實施 -例可被用來減緩此-問題，請參閱第7圖。在第7圖中^分數#合 .成器係與在第2圖中之該分數#合成器相同，除了下面的變化:⑴ ‘-除赠法H 77G被置人以便使用—㈣子來將源自該麼控振堡 -器730之該輸出時脈進作除法之運作，其中則系為一整數，且該 整數在上是十分便_，也好核之聞。⑵該延遲電 着路760及該雙重係數除法器係接收由該除_法器77〇之輸 出’而非直接來自於該壓控振盈器73〇.之該輸出。⑶現在，該 雙重係數除法器740有兩數值《及此+1)，其巾I加初从）f 以及’（4)該三角積分調變器75〇之該輸入係為，其中 a’ = Ν丨Μ - fl〇〇r{N/。 對於熟知此項技藝者’-三角積分觀器可能觀來混洗該 •除數數值。在本案例，該雙重係數除法器（第2圖中之250及第7 圊中之740)可被改變至-多重係數除法器，其中該多重係數除法 器有超過兩個以上可能的除數數值。另一實施例，該殘餘相位誤 差，將不被侷限於-射頻時脈週期内。因此，我們可置人受該射頻 時脈所控制的更多資料正反器於第3圖中所示之該資料正反器 314及該資料正反器316之間。然，使用一更高階之三角積分調變 器雖會花費較硬體’但會提供些許益處，如：實施例可更準確 地估測該相位誤差，而不是混洗該相位誤差。 20 1336170 在第5圖所例不之s亥電何果500 ’這裡有一大小/之電流源 52ί、一大小f./之嘗流搰.523及一大小卜吵之曹沭褙525 *賊參 - 數£係為一有限長度之數位數字，（例如是Λ：位元的數位數字，其 - 中尤>1)。來自於該電流檜523及該電流槽525之總電流係為/， • 其中係與該電流源521相同。因此，該電流槽523及電流槽525 • 可使用電流引導（current steering)方法的方法來實現，其中電流 引導（current steering )方法係藉由從兩分枝吸收一大小為之電流’ ®該兩分枝係為：一用以實現該電流槽523 , —用以實現該電流槽 525。第8圖例示一電荷泵800，其中該電荷泵_係在此方法下 被實現。在本實施例，一溫度計碼編碼器81〇係被用來將一 &位元 數位子編碼成一 2*位元溫度計竭，標示為£[〇:2，_1卜大小，之電流 源係藉由一2*電流源來實現，標示為821、822，及以此類推，其 中每一項皆具有//y之大小。所有電流源之電流輸出係通過該開關 841連接到該迴路濾波器，其中該開關841係由該up訊號所控 鲁制。同樣地，這裡有以固電流槽，標未為83卜gw，及以此類推， 其中每一項皆吸收一大小作之電流。每一電流伴隨著一引導電路 (steering circuit) ’其中該引導電路包含由該2M立元溫度計碼或其 邏輯反轉碼所控制兩開關的兩分枝。舉例來說，伴隨著該引導電 路之電流槽831包含兩分枝：一分枝j及一分枝2，及兩開關851 及861。當_為1，該電流槽831通過該開關861導入至該分枝2。 •當綱為〇,該電流槽83!通過該.開關851導入至該分枝r。源自 所有的引導電路之該分枝丨之該輪出電流係透過該開關祕而被 耦接至該迴路遽波器’其中該開關如係由該職訊號所控制。 21 1336170 同樣地’源自所有電流引導電路之該分枝2之該輸出電流係透過 該間瞄科2而被耦接至該迴輅濾波器，其中該时腑842係由镣ON2 - 訊號所控制。在這方法下，當該UP訊號被啟動，則總電流/係被 流入至該迴路濾波器；當該DN1訊號被啟動，則總電流(1-A係由 • 該迴路滤波器汲取而來；以及，總電流f_/係由該迴路汲取而來。 在另一實施例，一開關電容迴路濾波器係用以取代該迴路濾 •波器（第2圖之該迴路濾波器23Q及第.7圖之該迴路濾波器720) 以便更進一步去改良該分數w合成器之效能。該開關電容迴路濾 波器係根據”用於相位鎖定迴路（phase i〇ck ι00ρ)之開關電容迴路，， (美國專利申請號60/741,119)中所揭示之方法之一實施例，且該 篇申請案的發明内容合併於此作為本發明的實施例的說明之一。 對於熟知此項技藝者..，本發明所揭示之原則可在許多替代的 φ型式中被實作。第9圖繪示一根據本發明之相位頻率偵測器之一 實施例900。該相位頻率偵測器9〇〇跟第3圖中之相位頻率谓測器 3〇〇十分相似，除了下面的變化外：（1)該資料正反器312被耦接 至一節點用以輸出該訊號UP!(代替該訊號UP)。（2)該資料正 反器314被耦接至一節點用以輸出該訊號DN (代替該訊號 画）。⑶該資料正反器316不再藉由該重置訊號啦et而進 行重置動作（即··-非致能或，’〇，，訊號係用以提供給該重置輸入 R W4)該資料正反器316 _接至—節點用以輸出該訊號肥 (代替該訊號DN2)。在本實施例之穩態下，該聰之脈衝長度 22 1336170 係為((1-^7^+句；該UP2之脈衝長度係為心；以及該DN之脈衝 長度係為1+ά)。 第10圖係繪示一電荷泵1000在與該相位頻率偵測器900之 接合處工作。該電荷泵1000包含一大小為/之第一電流源1021， - 係由一第一開關1022所致能，其中該第一開關1022係由一 UP1 訊號所控制。一大小為之第二電流源1023，係由一第二開關 ⑩1024所致能，其中該第二開關1〇24係由一 UP2訊號所控制。以 及’一大小為/之電流槽1025，係由一第三開關1〇26所致能，其 中該第三開關1026係由一 DN訊號所控制。在本實施例之穩態 下，藉由該電流源1〇21所注入之總電荷係為((1_f)7V+办；藉由該 電流源1023所注入之總電荷係為^小。;藉由該電流槽1〇25所汲 出之總電荷係為(心+冲。相應地，藉由該電流源丨〇21及該電流源 1023所注入之總電荷將會被藉由該電流槽1〇25所汲出之總電荷 φ 所抵消。 這裡還有根據本發明之相位頻率偵測器之其他實施例。舉例 來說，第11圖繪示一相位頻率偵測器11〇〇電路，其功能和第3 圖中之έ亥相位頻率偵測器3〇〇等同。忽略該選擇性及閘315，則該 相位頻率_器1100電路係具有與第3圖中之該相位頻率偵測器 3〇〇中完全相同之電路元件。該相位頻率侧器.3〇〇與該相位頻率 •偵測器1100之差異處僅在於訊號間之内接而已。該差異處如下： -在帛11圖，該資料正反器318係在該射頻訊號之一升緣來取樣該 23 1336170 口饋磁FB (非取樣該常數丨）。該胸減係從該資料正反器 抓之輸出取传（非從該資料正反器3Μ之輸iff取得該貧锻 反器316 #在4 DN2訊號（非該射頻訊號）<一升緣來取樣該常 數輸入1 (非職訊號，除了源自該選擇性及閘315之輸出外）； 該DN2訊號係從該資料正反器314之輸出取得（非從該資料正反 器316之輸出取彳^該腕及該DN2之結果波形係如第3圖 所描述的一樣。 第12圖係緣示一相位頻率伯測器麗電路，其功能和第9 圖中之》亥相位頻率偵測器_等同。忽略該選擇性及閉阳，則該 相位頻率偵測器_電路係具有與第9圖中之該相位頻率镇測器/ 900中完全相同之電路元件。該相位頻率制器_與該相位 偵測器·之差異處僅在於訊號間之内接而已。該差異處如下·· 在第12 ® ’該資料正反器318係在騎頻職之—升緣來取樣該 回饋訊號FB (非取樣常數輸入1);該DN訊號係從該資料正反器 川之輸出取得（非從該資料正反ϋ·314之輸出取得）。該資料正 反1§ 316係在該肥訊號（非該射頻訊號）之一升緣來取樣該常 數輸入1 (非DN訊號，除了源自該選擇性及閘315之輸出外）。 =UP2訊號係從該資料正反器314之輸出取得（非從該資料正反 器316之輸出取得）。該肥及該υρ2之結果波形係如第 所描述的一樣。 一相位頻率偵測器 在第3圖、第9圖、第11圖及第12 _， 24 ^36170 包含一第一正反器（㈣312)及一正反器列，其中該正反 含-:二正反II⑽蹲—莱三正反器…第： 正反器（DFF 316)。對於熟知此項技藝者，無須違反本發明所 示之原則而將衫的正反H置人於該正反器列中。 -般而έ ’-她辭伽情制以接收—參考時脈、一回 饋時脈及-射頻時脈，且_以產生三個邏輯訊絲控制一電荷 泵在實施例中，s亥電荷栗包含兩電流槽及一電流源。在一實 施例中，該m包含兩電麵及—錢槽。在任何賴中，每 了個電流源或每-個電流槽元件係由—個相對應的邏輯訊號來加 以控制β亥些電流源》該些電流槽元件中至少有一個具有可 調整的大小，其巾該可雕的大小係透過參數南。以控制、β 許多修正可以在不違反本發狀專财請細下^實施於該 _些已揭示之實施例上。舉例來說，在第3圖中之實施例之描述， 聲稱在許多情町’酬輯崎⑽、酬及腿可被啟動 ^asserted)或取消（de•咖如）。第3圖中薇含著一種情況，即 當它是被啟動時’則一訊號將被拉至高準位（high)。當它是被取 消時貝U sfl號將被拉至低準位（1〇w)。然，在其他實施例令， 啟動與取騎代表之意義可能纽變，以至財它是被啟動時， 則-訊號將被拉至鮮位（bw)，當它是被取消時，則—訊號將 被拉至间準位（hlgh)。對一熟知此領域技藝者而言實施例令之 相位頻率债測器可以如下之電路設計方式來實現:·當它是被啟動 25 1336170 時，則一訊號將被拉至.高準位（high)，當它是被取消時，則一訊 號將被拉至低準位相應地，當考慮了矜之萼柯t咪範蹲 . 時，不論是啟動或取消被使用，除非有其他的聲明，不然啟動一 .訊號即意指該訊號被拉至一邏輯準位，且取消一訊號即意指該訊 • 號被拉至一與上述之邏輯準位互補之邏輯準位。 • 1 . 雖然在本揭示中，我們已針對’’電流源”及”電流槽，，作一區分， 修不過也必須了解到一點，即，’電流槽”亦可被命名為，，電流源，，，例 加：該輸出電流係為負號。 惟以上所述者，僅為本發明之較佳實施例而已，並非用來限定 本發明實施之範圍，舉凡依本發明申請專利範圍所述之形狀、構 造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申 凊專利範圍内。 【圖式簡單說明】 第1圖係為習知技術之鎖相迴路之電路示意圖。 第2圖係為根據本發明之一實施例之分數型"頻率合成器之電 路示意圖。 第3圖係為根據本發明之一實施例之相位頻率偵測器之電路示意圖。 第4圖係為第3圖根據本發明之一實施例^目位頻率侧器之時脈圖。 圖係為根據本發明之一實施例之一電荷泵之電路示意圖。 第6圖係為根據本發明之一實施例之一三角積分調變器之電路示意圖。 26 1336170 第_7圏係為根揉本發批另一貧销之分教型 沒餚率舍成躲之電 路示意圖。 •第9圓,係為第5圖根據本發明之一實施例之電荷泵之實現。 圖係為根躲發明之一實施例之相位頻率偵測器之電路示意圖。 _為雜本㈣之-實施例之-電荷泵之電路示意圖。 U圖係為相位頻率偵測器之-實施例之電路示意圖。 • 12圖係為相位頻率偵測器之-實施例之電路示意圖。.
1〇〇llo 13〇 2〇〇 21〇 23〇 25〇 27〇 3〇〇 312 314 316 4〇〇 41〇 【主要元件符號說明】 習知之鎖相迴路 相位頻率偵測器 迴路濾波器 分數型iv頻率合成器 相位頻率偵測器 迴路濾波器
延遲電路 相位頻率偵測器 第一資料正反器 第二資料正反器 第四資料正反器 相位頻率偵測器 射頻時脈之第一升緣 120 140 電荷泵 壓控振盪器 220 240 電荷泵 壓控振盪器 一階三角積分調變器 313 315 318 420 第一及閘 選擇性第一及閘 第二資料正反器 參考時脈之升缘 27 1336170
430 時間點 · 440 時間點 450 時間點 460 回饋時脈之升緣' 500 電荷泵之電路 521 電流源 522 第一開關 523 第一電流槽 524 第二開關 525 第二電流槽 526 第三開關 600 三角積分調變器 610 第一總和單元 620 積分器 630 戴斷功能單元 640 第二總和單元 650 單位延遲電路 700 分數型#頻率合成器 705 相位頻率偵測器 710 電荷泵 720 迴路濾波器 730 壓控振盪器 740 雙重係數除法器 750 三角積分調變器 760 延遲電路 770 除法器 800 電荷泵 810 溫度計碼編碼器 821 電流源 822 電流源 831 電流槽 832 電流槽 841 開關 842 開關 843 開關 851 開關 852 開關 861 開關 862 開關 28 1336170 900 相位頻率偵测器 • 1000 電荷泵 1021 第一電流源 1022 第一開關 1023 第二電流源 1024 第二開關 1025 大小為/之電流槽 1026 第三開關 1100 相位頻率偵測器 1200 相位頻率偵測器 UP 邏輯訊號 DN 邏輯訊號 DN1 邏輯訊號 DN2 邏輯訊號 FB 回饋時脈訊號 FB， 訊號 RF 射頻時脈訊號 REF 參考時脈訊號 CARRY 布林變數 RESET重置訊號 K 位元數 2K 溫度計碼位元 29

Claims (1)

1336170 9a~s： 十、申請專利範圍： —頻率合成器，包含： —壓控震I器，包含-輪出端，用以提供—輸出時脈訊號，且 亦&供一源自於該輸出時脈訊號之第一回饋訊號； —除法器，用以接收該輸出時脈訊號，並在一機率“條件下將 該輸出時脈訊號被除以(Af+1)及在一機率(1 — α)條件下將該
輸出時脈訊號被除以ΑΓ，以提供一第二回饋訊號，其中#為 一整數； 相位頻率偵測器，用以接收一參考訊號、該第一回饋訊號、 以及該第二回饋訊號，以提供一第一邏輯訊號、一第二邏 輯訊號、以及一第三邏輯訊號；以及 一電荷泵，耦接該相位頻率偵測器，該電荷泵包含有： 一第一電流源，係依據該第一邏輯訊號以提供一第一電 流， 一第二電流源，係依據該第二邏輯訊號以提供一第二電 流；以及 一第三電流源，係依據該第三邏輯訊號以提供一第三電流。 2.如申請專利範圍第1項所述之頻率合成器，更包含： 一三角積分調變器，用以提供一輸出邏輯訊號，其中該輸出邏 輯訊號在一機率α條件下具一第一布林值及在—機率(i—y 條件下具一第二布林值，該三角積分調變器包含： 一總和元件，用以依據一第一訊號以及該輸出邏輯訊號以輸 30 1336170 出-輪出總和職，其t，_—訊號係用 率a條件之訊號；以及 積分器元件，用以積分 出一輪出積分訊號; 其中該三角積分調變器之該輪出顯訊號係該 之該輸出積分訊號相對應。 A代表該機 該總和元件之該輸㈣和訊號以輸 積分器元件 3· 2請專利範圍第2項所述之頻率合成器，更包含·· 積由該積分器元件之該輸出積分訊號 和訊聰之該輪出邏輯訊號之-第二輸出總 一延遲元件，藉由輯鄕二如總和職以提供-參數訊號。 4.如申請專利範圍第1項所述之_合《，更包含： 延遲7L件，耦接至該壓控震 提供該第-_訊號為，用以延遲輸出時脈訊號以 5·如t請專概圍第1項所述之頻率合成器，更包含： 第[除法器，用以對該輪出時脈訊號進行 中，該Μ為一整數；以及 ]連其 —延遲元件，耦接至該第- 。 私 于、去态，用以延遲該第二除法哭之 輪出以提供該第—回饋訊號。 . 。。之 丄⑽170 6.如申請專概圍第丨項所述之頻率合成器，#其被啟動時，該 第，邏輯訊號、該第二邏輯訊號、該第三邏輯訊號及該相位 頻率偵·中之-4置訊號中之任_項被拉至高準位，當其 被取消時，_第-邏輯職、該第二邏輯訊號、該第三邏 輯訊號及該重置訊號中之任一項將會被設為低準位㈤w)。 7·如申請專利範圍第1項所述之頻率合成器，更包含： —迴路遽波ϋ ’其_至該壓控妓器；以及 —辦泵^在該第—邏輯訊號被啟動時對該迴路舰器供給 電流I ’在該第二邏輯訊號被啟動時對該迴_波器供 ΓΓΓ1，在第三邏輯訊號被啟動時對該迴賴波器供 給一電流(ι-,)Ι，其中，ouq。 頻率合成器，包含： •相位頻率偵測器，用 ’以輸出一第-邏輯訊號、 ‘邏輯訊號； 訊號之第一回饋訊號、—㈣一源自一輸出時脈 訊號，以輸出-笛_心；^該輸出時脈訊號之第二回饋 第二邏輯訊號、及一第 據該第-，二、 個電流源，該魏個電’該電荷泵包括複數 、及該第三邏輯訊號； 別相應於該第―、該第二、 ㈣波H’輪恤，_㈣贿的 32 #b/㈣出—控制訊號；以及 壓^^震邊$ ^ ' 。’轉5至該迴路渡波器，用膽據該控制訊號以 钕供該輸出時脈訊號。 申吻專利feu第8項所述之頻率合成器，更包含·· -除法器，藉由將該輸㈣脈纖進行除法運算以提供該第二 回饋訊號，其中且該除法運算係在-機率《條件下將該輸 出時脈訊號被除以(州)及在一機率(1_α)條件下將該輸出 時脈訊號被除以#。 〇.如申请專利範圍第8項所述之頻率合成器，其中該相位頻率情 ’則益在該參考訊號之升緣啟動該第一邏輯訊號及在該第二回 饋訊號之升緣啟動該第二邏輯訊號，該相位頻率偵測器在該 第回饋§織之升緣取樣該第二邏輯訊號以產生該第三邏輯 。孔號，該第二邏輯讯號在該第一回饋訊號之升緣被取樣以產 生一重置訊號，铉第一邏輯訊號、該第二邏輯訊號及該第三 邏輯訊號在該第一邏輯訊號及該重置訊號皆被啟動後而被取 消。 如申請專利範圍第1〇項所述之頻率合成器，當其被啟動時， 則§亥第一邏輯訊號、s亥第二邏輯訊號、該第三邏輯訊號及該 重置訊號中之任一項將會被設為高準位（High)，當其被取消 吩，則該第一邏輯訊號、該第二邏輯訊號、該第三邏輯訊號 33 12. 及5亥重置麟巾之任—彻會被設為鮮位（Low)。 月曰專贱圍第9項所述之頻率合成器，更包含一調變器， 卢枯2輸出邏輯訊號至該除法器，其中該輸出邏輯訊號 喊率《條件下具一第一布林值及在該機料一箱件下呈 一第二布林值； 八 其中該調變器包含： 第加法器，用以依據一第一訊號以及該輸出邏輯訊 號，以輸出一輸出總和訊號，其中該第一訊號係用以 代表該機率《條件之訊號； 一積分器，用以積分該第一加法器之該輸出總和訊號以輸 出一輪出積分訊號； -戴斷功旎單元，用以截斷該輸出積分訊號以輸出該輸出 邏輯訊號； 一第二加法器，耦接至該積分器以及該截斷功能單元，用以輸 出一第二輸出總和訊號；以及 一延遲元件，耦接該第二加法器，用以延遲該第二輸出總和訊 號以提供一參數訊號。 13·如申請專利範圍第12項所述之頻率合成器，其中該相位頻率 偵測為在该參考訊號之升緣啟動該第一邏輯訊號及在該第二 回饋訊號之升緣啟動該第二邏輯訊號，該相位頻率偵測器在 第一回饋訊號之升緣取樣該第二邏輯訊號以產生該第三邏輯 34 1336170 訊號，該.第三邏輯訊號在該第一回饋餌號乏升緣被取樣以產 生一重置訊號，該第一邏輯訊號、該第二邏輯訊號、該第三 邏輯訊说及該重置訊號在該苐一邏輯訊號及該重置訊號皆被. 啟動後而被取消。 邏輯訊號及該重置訊號在該第一邏輯訊號 14·如申請專利範圍第8項所述之頻率合成器，其中該相位頻率偵 測器在該參考訊號之升緣啟動該第一邏輯訊號及在該第二回 饋訊號之升緣啟動該第二邏輯訊號，該相位頻率偵測器在該 第-回饋訊狀升緣取樣該帛二邏輯職以產生該第三 訊號，該第三邏輯訊號在該第—_訊號之升緣被取樣以產 生-重置織’該第-邏輯峨、該第二邏輯訊號、該第三 啟動後而被取消。 及該重置訊號皆被 項所述之_合絲，更包含：
15.如申請專利範圍第8
”中°亥電谷及該電阻以串财式搞接。
一第一正反器， 係藉由—參考時脈來作騎人時脈以產生一第 35 1336170 一邏輯訊號；以及 一正反器列’包含至少-第二正反器、—第三正反器及一第四 正反器以分別產生-第-中間訊號、-第二中間訊號及一 第三中間訊號，該正反器列中之每一正反器是籍由一第一 回饋訊號及一第二回饋訊號的兩者之一或該些中間訊號 之一來作為輸入時脈以產生一第二邏輯訊號及一第主邏 輯訊號，該第二邏輯訊號及第三邏輯訊號是由該些中間訊 號所選出； 其中該第-、第一、第三邏輯訊號係用來分別輸入至一第一、 第二、第三電流源以產生相對應的電流。 18. 如申請專利範圍帛17項所述之相位頻率偵測器，f其被啟動 時’則該第一邏輯訊號、該第二邏輯訊號及該第三邏輯訊號中 之任一項將會被設為高準位（High)，當其被取消時，則該第 I輯訊號、該第一邏輯訊號及該第三邏輯訊號中之任一項將 會被設為低準位（Low)。 19. 一偵測相位方法，包含： 接收-參考時脈、一回债時脈及一第一時脈，該第一時脈跟該 回饋時脈具有一固定時序關係； 於該參考時脈之升緣啟動一第一邏輯訊號； 使用一正反器列來產生N個中間訊號，其中w>2，該正反器列 至少包含三個正反器，該正反器列中之每—正反器被以該 36 1336170 荜，脈及該回饋時脈兩者之—或該些·中間訊號之一來 作為輸入時脈； 選取該些中間訊號之一來作為一第二邏輯訊號； 選取該些中間訊號之一來作為-第三邏輯訊號；以及 依據該第-邏輯訊號及該第三邏輯訊號，來重置該n個 號。 。 20. -種產生-輸出時脈訊號之產生方法，該方法包含： 接收-參考時脈、一回饋時脈及一第一時脈以產生一第—邏輯 訊號、一第二邏輯訊號、以及一第三邏輯訊號； 依據該第―、該第二以及該第三邏輯峨时誠生-第一内 部電流訊號、一第二内部電流訊號以及一第三内部電流訊 號，並依據該第一内部電流訊號、該第二内部電流訊號及 該第二内部電流訊號以輸出一輸出電流訊號； 依據該輸出電流辦虎以產生該輸出時脈訊號，其中該輪出時脈 乳號之頻率與該電流訊號相對應；以及 刀別依據戎輸出時脈訊號以產生該回饋時脈及該第一時脈。 士申明專利範圍第2〇項所述之方法，其中該第一内部電流訊 號之大小為該第二内部電流訊號之大小為(i-s)I以及該第 三内部電流訊號係為負大小Η,該參數界於〇與丨之間，該 輸出1亥電流訊號之步驟更包含： 藉由加總該第-内部電流訊號、該第二内部電流訊號及該第三 37 内部電流訊號以產生該輸出電流訊號。 .如申請專利範圍第20項所述之方法，其中產生該回饋時脈之 步驟更包含： 使用一多重係數除法器(MMD)對該輸出時脈訊號進行除法以 產生該回饋時脈’其中，該多重係數除法ϋ之除數值是藉 由一除數控制訊號來控制；以及 依據讀or進行二角積分調變以產生該除數控制訊號及一殘 餘相位誤差，，其中該分數α界於〇與！之間。 範圍第22項所述之方法，其中產生該第—時脈之 步驟更包含： 延遲該輸㈣脈訊H生鮮一時脈。 料2G_述之枝，料產找第—時脈 延遲該輸its時脈訊號以產生料一時脈。 其中該第一時脈跟該回 如申請專概圍第2Q賴述之方法， 饋時脈具有-gj定時序關係。 時脈之頻率 如申請專概_ 2G賴述之方法，盆中 鬲於該回饋時脈之頻率。 人 -1336170 9孽·貪售修正替換頁 參考時脈
輸出時脈
第1圖（習知技術） 、100
輸出時脈 200 第2圖 260 1336170 考脈號 參時訊
9ΐ· 曰修i£替換頁 邏輯訊號 UP 邏輯訊號 313 Β饋脈號 頻脈號 F回時訊 射時訊
重置訊號_
邏輯訊號 第3圖 1336170
射頻 時咚RF 訊妩 REF 參考 蒔脈 訊號 Θ饋FB 時脈 訊號FB* 邏輯ϋΡ 訊號# ISDN1 ISDN2 重置 訊號 RESET 450 460-^ 、410 ^-420 430 第4圖 丨I » 1-440 1336170 年·‘月·曰修.正替換頁 500 至埤路濾波器 … > i 526 ' κ '525 〇~ε)1 ! 521 ! .V"^ 1VDD 1電源電壓; 522 J 一 —N 、 523 UP 邏輯訊號 DN2 邏輯訊號 DN1 邏輯訊號
1336170 -9βτ-3τ-1-2-- 年月日修正替換頁
009 麵9嫉 d 1336170 re#r3T~r2 年月日修正替換頁 sfF 0ΖΖ # 个 除以Μ 之除法器 00Z ί 瞵刻輥 小 SZ I+cl_5e£ ,0寸2 < V S嫉 / 小 小 SQISO" to A§V3 s i $ 1\ I £
第8圖 REF FB •Φ φ RF
1336170 第9圖
第10圖 1336170 REF
312 邏輯 313 •重置訊號·
輯號輯號 邏訊邏訊 00 圖 1 -11 £v
第12圖
TW095145160A 2005-12-05 2006-12-05 Frequency synthesizer, phase frequency detector and method thereof TWI336170B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US74258305P 2005-12-05 2005-12-05

Publications (2)

Publication Number Publication Date
TW200731677A TW200731677A (en) 2007-08-16
TWI336170B true TWI336170B (en) 2011-01-11

Family

ID=37714796

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095145160A TWI336170B (en) 2005-12-05 2006-12-05 Frequency synthesizer, phase frequency detector and method thereof

Country Status (4)

Country Link
US (2) US7498856B2 (zh)
EP (1) EP1793499B1 (zh)
CN (1) CN101013893B (zh)
TW (1) TWI336170B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498856B2 (en) * 2005-12-05 2009-03-03 Realtek Semiconductor Corporation Fractional-N frequency synthesizer
GB0804337D0 (en) 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Dual phase detector phase-locked loop
KR101204142B1 (ko) * 2008-04-11 2012-11-22 가부시키가이샤 어드밴티스트 루프형 클럭 조정 회로 및 시험 장치
TWI397264B (zh) * 2008-05-15 2013-05-21 Realtek Semiconductor Corp 分數－ｎ相鎖裝置與方法
US9549585B2 (en) 2008-06-13 2017-01-24 Nike, Inc. Footwear having sensor system
WO2009152456A2 (en) * 2008-06-13 2009-12-17 Nike, Inc. Footwear having sensor system
US9002680B2 (en) 2008-06-13 2015-04-07 Nike, Inc. Foot gestures for computer input and interface control
US9297709B2 (en) 2013-03-15 2016-03-29 Nike, Inc. System and method for analyzing athletic activity
US10070680B2 (en) 2008-06-13 2018-09-11 Nike, Inc. Footwear having sensor system
KR101215760B1 (ko) * 2008-08-01 2012-12-26 가부시키가이샤 어드밴티스트 시간 측정 회로, 시간 측정 방법, 이들을 이용한 시간 디지털 변환기 및 시험 장치
US8217691B2 (en) * 2009-10-30 2012-07-10 Texas Instruments Incorporated Low power clocking scheme for a pipelined ADC
US8207766B2 (en) * 2010-03-25 2012-06-26 Silicon Laboratories Inc. Method and apparatus for quantization noise reduction in fractional-N PLLs
EP2369745B1 (en) * 2010-03-25 2015-04-15 Silicon Laboratories Inc. Method and apparatus for quantization noise reduction in fractional-N PLLS
US8179163B2 (en) * 2010-03-25 2012-05-15 Silicon Laboratories Inc. Method and apparatus for charge pump linearization in fractional-N PLLs
WO2012064956A1 (en) 2010-11-10 2012-05-18 Nike International Ltd. Systems and methods for time-based athletic activity measurement and display
US8432191B2 (en) * 2011-01-24 2013-04-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Phase-locked loop having high-gain mode phase-frequency detector
US9157940B2 (en) * 2011-02-09 2015-10-13 Smart Energy Instruments, Inc. Power measurement device
EP3153046B1 (en) 2011-02-17 2019-01-23 NIKE Innovate C.V. Footwear insert having sensor system
US9381420B2 (en) 2011-02-17 2016-07-05 Nike, Inc. Workout user experience
WO2012112903A2 (en) 2011-02-17 2012-08-23 Nike International Ltd. Location mapping
CN103476335B (zh) 2011-02-17 2017-06-09 耐克创新有限合伙公司 具有传感器系统的鞋
US9124413B2 (en) * 2011-10-26 2015-09-01 Qualcomm Incorporated Clock and data recovery for NFC transceivers
US20130213146A1 (en) 2012-02-22 2013-08-22 Nike, Inc. Footwear Having Sensor System
US20130213147A1 (en) 2012-02-22 2013-08-22 Nike, Inc. Footwear Having Sensor System
US11071344B2 (en) 2012-02-22 2021-07-27 Nike, Inc. Motorized shoe with gesture control
US11684111B2 (en) 2012-02-22 2023-06-27 Nike, Inc. Motorized shoe with gesture control
TWI456906B (zh) * 2012-03-27 2014-10-11 Novatek Microelectronics Corp 頻率合成器
US11006690B2 (en) 2013-02-01 2021-05-18 Nike, Inc. System and method for analyzing athletic activity
US10926133B2 (en) 2013-02-01 2021-02-23 Nike, Inc. System and method for analyzing athletic activity
US9743861B2 (en) 2013-02-01 2017-08-29 Nike, Inc. System and method for analyzing athletic activity
US8823429B1 (en) * 2013-11-19 2014-09-02 Stmicroelectronics International N.V. Data transition density normalization for half rate CDRs with bang-bang phase detectors
US10481187B2 (en) * 2014-12-31 2019-11-19 Texas Instruments Incorporated Frequency synthesizer output cycle counter including ring encoder
US10177772B2 (en) * 2016-07-15 2019-01-08 Qualcomm Incorporated Fractional-N phase locked loop delta sigma modulator noise reduction using charge pump interpolation
US9806724B1 (en) * 2016-09-22 2017-10-31 Qualcomm Incorporated Switched-capacitor circuits in a PLL
FR3068193A1 (fr) * 2017-06-23 2018-12-28 Stmicroelectronics (Grenoble 2) Sas Dispositif de synchronisation d'horloge
CN108964657B (zh) * 2018-08-31 2022-03-11 重庆西南集成电路设计有限责任公司 用于锁相环的双模式线性化电荷泵电路及充放电核心电路
CN113054997B (zh) * 2019-12-26 2022-08-19 吉林大学 一种快速锁定延时锁相环
US11729880B1 (en) 2020-08-31 2023-08-15 Apple Inc. Arbitrary waveform generator for current-controlled elements in portable electronic devices
US11843387B1 (en) 2020-08-31 2023-12-12 Apple Inc. Tx-Rx synchronization for reflective optoelectronic systems in portable electronic devices
CN112953515B (zh) * 2021-01-26 2024-05-10 北京金迈捷科技有限公司 一种分数锁相环
US11356109B1 (en) 2021-02-26 2022-06-07 Realtek Semiconductor Corp. Wide-band frequency synthesizer for zero-IF WLAN radio transceiver and method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233314A (en) * 1992-03-27 1993-08-03 Cyrix Corporation Integrated charge-pump phase-locked loop circuit
JP3653892B2 (ja) 1996-11-21 2005-06-02 富士通株式会社 フラクショナルｎ周波数シンセサイザ
CA2281522C (en) * 1999-09-10 2004-12-07 Philsar Electronics Inc. Delta-sigma based two-point angle modulation scheme
US6236278B1 (en) * 2000-02-16 2001-05-22 National Semiconductor Corporation Apparatus and method for a fast locking phase locked loop
US6873213B2 (en) * 2001-10-02 2005-03-29 Nec Compound Semiconductor Devices, Ltd. Fractional N frequency synthesizer
JP2004015088A (ja) 2002-06-03 2004-01-15 Mitsubishi Electric Corp 小数点分周方式ｐｌｌ周波数シンセサイザ
JP2004104228A (ja) * 2002-09-05 2004-04-02 Matsushita Electric Ind Co Ltd 信号処理装置および信号処理方法、デルタ・シグマ変調型分数分周ｐｌｌ周波数シンセサイザ、無線通信機器、デルタ・シグマ変調型ｄ／ａ変換器
US6836526B2 (en) * 2003-02-25 2004-12-28 Agency For Science, Technology And Research Fractional-N synthesizer with two control words
EP1458100B1 (en) * 2003-03-14 2006-01-11 STMicroelectronics S.r.l. Phase-error compensation in a fractional-N PLL frequency synthesizer
DE60302867D1 (de) * 2003-03-14 2006-01-26 St Microelectronics Srl Phasenregelschleife mit Aufbereitung des Steuerstroms durch einen schaltbaren Kondensator
US7327820B2 (en) * 2003-11-05 2008-02-05 Massachusetts Institute Of Technology Method and apparatus for reducing quantization noise in fractional-N frequency synthesizers
FR2869173B1 (fr) 2004-04-20 2006-10-20 St Microelectronics Sa Boucle a verrouillage de phase et procede de commande d'un oscillateur d'une telle boucle a verrouillage de phase
US7154304B2 (en) * 2004-07-13 2006-12-26 Semtech Corporation Enhanced phase and frequency detector that improves performance in the presence of a failing clock
US7498856B2 (en) 2005-12-05 2009-03-03 Realtek Semiconductor Corporation Fractional-N frequency synthesizer
US7365607B2 (en) * 2006-08-10 2008-04-29 Newport Media, Inc. Low-power, low-jitter, fractional-N all-digital phase-locked loop (PLL)
JP4866763B2 (ja) * 2007-03-08 2012-02-01 エルピーダメモリ株式会社 位相比較回路
US7755397B2 (en) * 2008-07-23 2010-07-13 Agere Systems Inc. Methods and apparatus for digital phase detection with improved frequency locking

Also Published As

Publication number Publication date
CN101013893B (zh) 2011-06-01
EP1793499A1 (en) 2007-06-06
US20090121746A1 (en) 2009-05-14
US7969202B2 (en) 2011-06-28
US20070126484A1 (en) 2007-06-07
TW200731677A (en) 2007-08-16
EP1793499B1 (en) 2020-06-03
CN101013893A (zh) 2007-08-08
US7498856B2 (en) 2009-03-03

Similar Documents

Publication Publication Date Title
TWI336170B (en) Frequency synthesizer, phase frequency detector and method thereof
US7330078B1 (en) Apparatus and method for limiting the overshoot and undershoot when turning on the spread spectrum of a reference signal
TW494637B (en) Linear low noise phase locked loop frequency synthesizer using controlled divider pulse widths
Xiu et al. A" flying-adder" architecture of frequency and phase synthesis with scalability
US7728631B2 (en) Phase frequency detector with pulse width control circuitry
US20100117742A1 (en) Circuit with multiphase oscillator
US7218157B2 (en) Phase locked loop
Ryu et al. A DLL with dual edge triggered phase detector for fast lock and low jitter clock generator
DE60217123D1 (de) Pll-zyklusschlupfkompensation
US8258834B2 (en) Lock detector, method applicable thereto, and phase lock loop applying the same
US20090128206A1 (en) Apparatus and Method for Obtaining Desired Phase Locked Loop Duty Cycle without Pre-Scaler
JP2013128292A (ja) 低電力非同期カウンタ及び方法
US7236040B2 (en) Method and apparatus for generating multiphase clocks
Kasilingam et al. Design of a high‐performance advanced phase locked loop with high stability external loop filter
US6803753B2 (en) Frequency phase detector for differentiating frequencies having small phase differences
Höppner et al. An open-loop clock generator for fast frequency scaling in 65nm CMOS technology
Dhoble et al. A review paper on design of positive edge triggered D flip-flop using VLSI technology
KR100769690B1 (ko) 주파수 전압 변환기 기반의 클럭 생성 장치 및 주파수 전압변환기 기반의 클럭 생성 장치를 이용한 인터페이스 장치
KR100721727B1 (ko) Ｐｌｌ 회로와 분주 방법
JPH01157123A (ja) 周波数ロックループの周波数検出器
US6563386B1 (en) Self-starter for PLL synthesizers
EP2019484B1 (en) Quadrature VCO system and method
Assaad et al. Design of an All‐Digital Synchronized Frequency Multiplier Based on a Dual‐Loop (D/FLL) Architecture
Jain et al. Low Power High Speed All Digital Phase Locked Loops
Chen et al. FPGA Design of Blind Zone-Suppressed Phase Frequency Detector via Reset Mask and Edge Recovery Operations