TWI329625B - Bonded body, wafer support member using the same, and wafer treatment method - Google Patents

Bonded body, wafer support member using the same, and wafer treatment method Download PDF

Info

Publication number
TWI329625B
TWI329625B TW095123663A TW95123663A TWI329625B TW I329625 B TWI329625 B TW I329625B TW 095123663 A TW095123663 A TW 095123663A TW 95123663 A TW95123663 A TW 95123663A TW I329625 B TWI329625 B TW I329625B
Authority
TW
Taiwan
Prior art keywords
wafer
solder layer
solder
layer
thickness
Prior art date
Application number
TW095123663A
Other languages
English (en)
Other versions
TW200704622A (en
Inventor
Kiyoshi Yokoyama
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of TW200704622A publication Critical patent/TW200704622A/zh
Application granted granted Critical
Publication of TWI329625B publication Critical patent/TWI329625B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Ceramic Products (AREA)

Description

九、發明說明： 【明/^屬】 發明領域 本發明涉及一種陶瓷構件和金屬複合構件的接合體， 和使用其的晶片支撐構件。另外，本發明涉及使用本發明 的晶片支撐構件的晶片處理方法。 【先前技術3 發明背景 例如，在半導體晶片的製造中，使用成膜裝置和蝕刻 裝置。在這些裝置中’作爲保持半導體晶片的支撐構件， 採用有例如利用靜電吸附而保持晶片的靜電卡盤(chuck)， 和-邊保持晶 >;-邊加熱的附帶加熱^靜電卡盤。 此靜電卡盤，是一種晶片支撐構件，其爲了在處理時 強口地保持晶# ’而在晶#支擇構件的㈣或與晶片載置 面相反側的面配置靜電吸附用電極，對此靜電吸附電極外 加電壓’由此使約翰遜_拉別克QGhn_ Rahbek)力和庫余力 顯現，從而將晶片吸附保持於載置面。 另外，附帶加熱器靜電卡盤，是-種還具有加熱晶片 的功月b的晶片支擇構件，其爲了把晶片加熱到均一的溫 度而在曰曰片支撐構件的内部或與晶片載置面相反側的面 配置發熱用的電極。 特別疋’在作爲製造半導體裝置的半導體晶片（以下稱 爲的片）的處理程序的pVD、CVD、減射㈣加㈣)、s〇D、 SOG等的成膜料和㈣程序巾，在作㈣處理物的晶片 上以均一的厚度形成均質的膜，和以均一的深度對形成的 膜實施钱刻（etching)的加工處理很重要。 晶片的支撐構件，構成爲具有：板狀陶瓷構件，其以 主面作爲支樓晶片的吸附面（載置面）；金屬-陶曼複合構 件(板狀體），其接合於與此板狀陶瓷構件的吸附面相反側的 面，在電漿下處理時，爲了迅速向外排出發生於晶片的熱， 而由製冷劑等冷卻金屬陶瓷複合構件。 如此結構的晶片支撐構件(靜電卡盤台），例如在特開平 10-32239號公報中公開。專利文獻丨的靜電卡盤台％，如第 5圖剖面圖所示，其通過接合層54,將埋設了靜電吸附用電 極52的板狀陶瓷燒結體構件51，和陶瓷與鋁的複合材板 55(金屬-陶瓷複合構件）接合而構成。還有，在專利文獻^ 中公開了作爲接合層54使用的焊錫或焊料。 【專利文獻1】特開平10-32239號公報 然而，在現有的晶片支撐構件中的陶瓷構件和金屬-陶 瓷複合構件的接合體中，在利用電漿對晶片實施成膜或蝕 刻時，接合層54的周圍的露出部曝露在電漿下存在陶瓷 構件和金屬·陶瓷複合構件的接合層54被浸蝕的問題。 由於該接合層54的浸蝕，嚴重時，陶瓷構件會從金屬_ 陶瓷複合構件上剝落。 即，如第6圖剖面圖所示，在陶曼構件61和金屬-陶究 複合構件65的接合體60中，焊料層63的中心部存在最大剪 應力發生部位G，若該最大剪應力發生部位被電聚浸钱，則 如第6圖麻’在G的部分有紐傷發卜因爲此浸姓傷成 爲非常銳_傷，所以其與最大剪應力結合，而對作爲接 合層的焊料層63作用如撕扯這樣的力，使㈣構件61從金 屬-陶倾合構件65|彳落。如此，由於發生於焊料層幻的中 、的最大剪應力發生部位G曝露於電漿而被浸钱，從而因爲 ，麵傷和最大絲力帶來的協同效果，接合層（焊料層叫 跫到顯著的損傷，從而接合體6〇破損。 t發明内容】 發明概要 . ；扠供—種陶瓷構件跟金屬 ^構件的接合體，和使用其的晶片支撐構件，該接合體 ί於浸録或腐純的歧耐久性優異。 另外，本發明的目的還在於，提供— a性的氣氛中，可《長時間使用的晶片處理方-腐 到了銳意研_果是得 發月’即，通過在成爲 金屬複合構件的接合體中的接合層的 凹陷’能夠提高對於的耐腐触。爲•成 本發明提供-種接合層難 金屬複合構件的接合體。 電漿純的料構件和 即，本發明的接合體，其特徵在於，具有. 面上其具有相互相對的兩個主面，在其中-主 兩個:面，在3 复合構件，其具有相互相對的 合所述第-金屬層和所述第二2屬層；焊料層，其接 所述焊料層的外周面，在該外周面的厚度方向的中爽 郄具有凹沅部’該凹坑部的寬度是所述焊料層的厚度的彡 分之〆以上。 男外在本發明的接合體中，所述凹坑部的内面，優 邊爲臂曲的面。 另外’在本發明的接合體中，優選所述凹坑部的深度 是所述焊料層的厚度的01倍以上 ，10倍以下。 另外，在本發明的接合體中，優選爲所述凹坑部，通 過所述焊料層的所述外周面整體凹向内側而形成。 另外’在本發明的接合體中，優選爲所述外周面，從 所述第一金屬層的外周邊緣及所述第二金屬層的外周邊緣 向内側離開而定位，此時，進一步優選所述外周面從所述 外阀邊緣向内側離開的距離，爲所述焊料層的厚度的0.1倍 以上，是所述第—金屬層及第二金屬層的最大徑的0.18倍 以下。 另外’在本發明的接合體中，所述焊料層，優選由鋁 焊料或銦焊料構成❶ 另外，在本發明的接合體中，優選所述焊料層的厚度 爲接δ面的最大徑的lOOppm〜3000ppm。 另外’在本發明的接合體中，優選所述焊料層的氣孔 率爲1%〜10%。 另外，本發明的晶片支撐構件，其特徵在於，具有本 發明的接合體，將所述陶瓷構件的另一主面作爲載置晶片 的面。 另外，本發明的晶片支撐構件，也可以在所述陶瓷構 件中内置加熱器。 另外，本發明的晶片支撐構件，也可以在所述陶瓷構 件中内置靜電吸附用電極。 另外，本發明的晶片的處理方法，其特徵在於，在本 發明的晶片支撐構件的另一主面搭載晶片，通過所述加熱 器加熱上述晶片，及/或向所述靜電吸附電極外加電壓， 吸附所述晶片，對於所述晶片，進行採用電漿的成膜處理 或採用電漿的蝕刻處理。 如以上而構成的本發明的接合體，因爲所述焊料層的 外周面’在該外周外的厚度方向的中央部，具有所述焊料 層的厚度的二分之1上的寬度的凹坑部所以即使在半 導體製造裝置中的電漿下使料，也㈣保護露出於所述 凹坑部的内面的所述焊料層的表面免受電衆的侵蝕，能夠 防止陶瓷構件和金屬複合構件的剝離。 另外本發明的晶片支撑構件，喊焊料層採用了難 以又電漿的k料本發明的接合體而構成，_能夠提高 耐久性。 此外 个㈣的晶片的處理方法，因爲採用了焊料層 難以曝露在電漿下，煜祖思π B1 ^ α 鮮枓層不易破浸蝕的本發明的晶片支 撐構件，所以即使對你a μ ^ t於曰Β片，進行採用電漿的成膜處理或 私用電E雜叫理，也⑽防止焊㈣的練導致的微 粒(partide)的發生，能夠防止因微粒的附著導致的成品率 的降低。 1329625 圖式簡單說明 第1圖是表示本發明的實施方式的靜電卡盤的結構的 剖面圖。 第2A圖〜第2F圖，是表示用於本實施方式的靜電卡盤 5 的接合體中的焊料層的外周的凹陷的部分剖面圖。 第3圖是放大顯示用於本實施方式的靜電卡盤的接合 體中的焊料層的外周的凹陷的剖面圖。 第4圖是表示本發明的晶片支撐構件的He泄漏(leak)試 驗的測定方法的概要的剖面圖。 10 第5圖是現有的陶瓷構件和金屬-陶瓷複合構件的接合 體的剖面圖。 第6圖是放大顯示現有的陶瓷構件和金屬-陶瓷複合構 件的接合體中的焊料層的外周部的剖面圖。 【實施方式3 15 較佳實施例之詳細說明 以下，參照圖紙，說明本發明的實施方式。 第1圖是表示本發明的實施方式的靜電卡盤的結構的 剖面圖。 本實施方式的靜電卡盤，是採用了本發明的接合體1 20 而構成的一例的支撐構件100，接合體1通過焊料層接合陶 瓷構件12和金屬複合構件16而成。 在接合體1中，在内置了靜電吸附用電極11的板狀的陶 瓷構件12的一主面上形成有金屬層13，此外在金屬複合構 件16的一主面上形成有金屬層15，金屬到13和15由焊料層 10 14接合。然後形成通過貫通金屬複合構件16而内置於陶瓷 構件12的靜電吸附用電極η的孔，通過該孔端子17被接合 於靜電吸附用電極11，向靜電吸附用電極11外加電壓。如 以上，構成晶片支撐構件1〇〇。 在如此構成的晶片支樓構件1〇〇中，若向靜電吸附電極 Π外加直流電壓，則搭載於陶瓷構件12的上面的半導體晶 片（未圖示)被堅固地吸附。 在本發明的接合體1中，其特徵在於，通過由焊料層14 接合金屬層13和金屬層15之間，從而接合陶瓷構件12和金 屬複合構件16，不過在本發明中，特別是焊料層14的端面 (外周面）的中央部凹向内側，此凹陷區域的寬度爲焊料層14 的厚度（a)的三分之一以上。 從第2A圖到第2F圖，分別是本發明的接合體丨的部分 剖面圖，放大顯示焊料層14的外周部分的凹陷。在本發明 的接合體1中，如第2八圖、第2B圖及第2(：圖所示因爲焊 料層14的端面，在厚度方向的中央部，有至少焊料層μ的 厚度的三分之一的區域凹向内側，所以即使在電漿氣氛下 使用時，在凹陷的内部也不會有電漿充分地旋入，在凹陷 中的電漿密度降低。 因此’即使在若電漿直接暴露於作爲接合層的焊料層 14 ’而焊料14被浸餘的電漿狀態下使用時，因爲凹陷内部 的電襞密度降低，所以接合層（焊料層14)也難以被浸钱。由 此’可以從電漿下保護最A剪應力生的焊料㈣的中 心部位，能夠提高接合體！的耐久性，提高可靠性曰。 1329625 另外，在此焊料層14中，凹陷的内面如第2八圖所示， 優選具有彎曲的剖面形狀。如此若凹坑的内面彎曲，則例 如月t·夠更有效地防止等離子導致的焊料層14的浸钱。其理 由是因爲通過彎曲的内面，不僅凹陷的電漿密度降低，在 5施加要剝落接合層（焊料層14)的剪應力時，因爲凹陷内沒有 角，所以在凹陷内，沒有成爲破壞基點的地方。例如，若 凹坑内有切入形態的部分，則在剪應力作用時，有從該部 分産生破壞的可能。 另外，此凹陷的深度d，優選爲焊料層14的厚度3的〇 j 10倍〜10倍。若凹陷的深度d，爲焊料層14的厚度3的〇1倍以 上，則凹陷内部的電漿密度變小，能夠進一步降低電漿導 致的焊料層14的浸蝕。另外，若電漿的密度高，則浸蝕速 度變大，但是’由於接合層（焊料層14)凹陷，在此凹陷内部 的電漿密度降低，從而浸蝕速度降低。 15 然而’當凹陷的深度低於焊料層14的厚度a的01倍，因 爲凹陷的深度d過淺，電漿能夠比較容易地進入凹陷的内 部’所以不能有效地使等離子密度降低，難以抑制浸餘速 度。更優選爲，凹陷至焊料層14的厚度a的一倍以上，由此， 能夠進一步降低在凹陷内的電漿導致的浸蝕。 20 另外，在使焊料層的外周面凹陷而製作的凹坑中，若 凹陷的深度d超過焊料層14的厚度a的10倍，則凹陷的形狀 如第2圖所示的形狀，凹陷的前端的曲率半彳查變得過小，有 凹陷的前端有可能作爲破壞的起點而起作用。因此，焊料 層的外周面塌陷的凹陷的深度d，優選爲焊料層14的厚度a 12 1329625 的10倍以下。如此從破壞的起點的觀點出發，如第2A圖所 示的凹陷的形狀，因爲難以成爲破壞的起點，所以優選。 即’優選;tf*料層14的端面’如第2A圖所不，通過向内側彎 • 曲而凹陷，而形成凹坑。 5 另外，焊料層14的端面，如第2D圖、第2E圖、第2F圖 . 所示，優選遍及整體而凹向内側。如第2D圖、第2E圖、第 2F圖所示，通過遍及焊料層14的整體而凹陷，在焊料層14 的端面的大致整面處於高密度的電漿中的情況消失，可以 • 進一步抑制焊料層14的電漿浸蝕。作爲如此的凹陷的形 10 狀’有各種的形狀’不過’例如，如第2D圖所示，剖面爲 橢圓形狀的一部分構成的形狀的凹坑，不僅凹陷部分的電 漿密度降低’而且凹陷的内面沒有角，難以成爲由應力集 中導致的破壞起點。 另外，凹陷中的a(焊料層14的厚度)與b(凹陷部的深度） 15的比也很重要。具體來說，凹陷的ab比（ = b/a)優選爲〇.1 倍以上。如果凹陷的ab比是〇.1倍以上，則形成焊料層14的 ® 厚度的十分之一以上的凹陷的深度b。在電漿浸蝕接合層 (焊料層14)時，電漿的密度高，浸蝕速度變大，但是通過接 合層（焊料層14)凹陷，在此凹陷的内部的電漿密度降低，浸 20蝕速度降低。然而，當凹陷的深度b低於焊料層14的厚度的 0.1倍，因爲凹陷過淺，電槳能夠比較容易地侵入凹陷的内 部，所以不能有效地降低電漿密度，不能有效地使浸蝕速 度降低。 另外，除了第2F圖所示的凹坑，焊料層14的端面的凹 13 1329625 陷的深度b’優選爲焊料層14的厚度3的ι〇倍以下。若凹陷 的深度b超過焊料層14的厚度的1〇倍’則前端的曲率半徑變 得過小（角度變得過於銳利），有凹陷的前端作爲破壞的起點 而起作用的可能。 5 另外，焊料層14的端面的凹坑，如第2F圖所示，優選
焊料層14的端面（外周面）整體位於金屬層13、15的外周邊緣 的内側。如此，若焊料層14的外周面的上端及下端位於金 屬層13、15的外周邊緣的内側，焊料層14的端面整體進入 到金屬層13、15的外周邊緣的内側，則能夠保護焊料層14 1〇的端面整體不受來自電漿浸蝕。 如此通過使焊料層14的端面整體位於金屬層13 、15的 15
2〇 至^周邊緣的内側’能夠將來自電i：對焊料層14的浸姓減少 ^ 即，使知料層14的端面的中央部塌陷爲凹陷時， =最大剪應力的發生的k部附近，能夠確實地防止來自 % ^ §ί} Μχ 接人A又不過，位於陶瓷構件12和金屬複合構件16的 能。P的附近的接合層，卻有受到來自電漿的浸姓的可 剪應^陶曼構件12和金屬複合構件16的附近的接合層中的 如果但有來自魏的浸料生，不爲優選。然而， 緣的内Γ層14的端面整體’以位於金屬層13或15的外周邊 電裝浸二的方式挪，靠_止焊料層14的端面整體的 金屬展n的發生。如此，爲了使焊料層14的端面整體位於 焊料二/15的外周邊緣的内側，預先，要把握焊焊前的 可以調和焊焊後的焊料流動的位置的關係，在焊焊後 嚐料的大小和量，以使焊料層_端面達到預期 14 的位置。 另外，如第2F圖所示，焊料層14的端面整體，同樣通 過位於金屬層13、15的外周邊緣的内侧而構成時，焊料層 M的端面和金屬層13、15的外周邊緣間的距離，也可以是 5焊料層14的厚度的10倍以上。 即，將焊料層14的端面的凹陷的深度b，限制在焊料層 14的厚度3的1()倍以下的理由，是因爲若凹陷的深度匕超過 焊料層14的厚度的1〇倍，則前端的曲率半徑變得過小有 凹陷的前端作爲破壞的起點而起作用的可能。 1〇 然而，使焊料層14的端面整體，同樣位於金屬層13、 15的外周邊緣的_時，由於不是寬度慢慢變窄這樣的凹 坑，凹陷的前端不會作爲破壞的起點起作用。 因此，在焊料層14的端面整體同樣位於金屬層的外周 邊緣的内側的凹坑中，凹陷的深度可以是焊料層14的厚度 15的1〇倍以上，越深越能夠有效地防止焊料層14的電漿侵蝕。 但是，在焊料層14的端面整體同樣位於金屬層的外周 邊緣的内側的凹坑中，若凹坑的深度(焊料㈣的端面與金 屬層13、15的外周邊緣間的距離)變得太大，則因爲與金屬 層的徑相比’焊料層14的徑變得過小’所以搭載晶片的面 20 的面内的溫度差變大。 因此’焊料層14的端面從金屬層13、15的外周邊緣離 開的距離’優選爲金屬層13、15的最大直徑的〇18倍以下。 即’若焊料層14的端面從金屬層13、15的外周邊緣離 開的距離，超過金屬層13、15的最大直徑的〇18倍，則即 15 1329625 使由金屬層13、15覆蓋了陶瓷構件12的另一主面整體，焊 料層14和金屬層13、15的接合面積還是變小。 如此，若焊料層14和金屬層13、15的接合面積變小， 則陶瓷構件12和金屬複合構件16間的熱傳遞變差，在作爲 5 晶片支撐而使用的情況下，把由晶片産生的熱傳遞至金屬 複合構件16而排熱的散熱功能不充分。如此若熱的排出變 得不充分，則晶片的面内的溫度差變大，在晶片上以均一 的厚度成膜困難。因此，在此晶片上所製作的例如半導體 晶片的成品率降低等的問題產生。 10 因此，焊料層14的端面和金屬層13、15的外周邊緣之 間的間隔，優選爲金屬層13、15的最大直徑的0.18倍以下， 更優選爲0.12倍以下。 從以上，焊料層14的端面和金屬層13、15的外周邊緣 的間隔，與金屬層13、15的外周邊緣相比，爲焊料層14的 15 厚度的0.1倍以上，爲了進一步加大向焊料層14側的電漿的 侵入防止效果，更優選爲1倍以上。另外，焊料層14的端面 和金屬層13、15的外周邊緣的間隔，爲金屬層13、15的最 大直徑的0.18倍以下，更優選爲0.12倍以下。 還有，如果金屬層13、15爲薄的圓板狀，則金屬層13、 20 15的最大徑，能夠由此直徑表示。另外，如果金屬層13、 15爲四角形，則最大徑能夠由對角線的尺寸表示。如果金 屬層13、15爲橢圓形等，則橢圓形的長軸成爲最大徑。總 之能夠在板狀的金屬層13、15之中描繪的最大的直線的長 度爲最大徑。 16 1329625 另外，焊料層14，優選由鋁焊料或銦焊料構成。兑理 由是因爲在銘焊料還有銦焊料之中，是軟而容易 料放錢林發日㈣喊構件12全屬 =構件16的接合則中的焊料層14的外周的凹陷的剖面 在焊料層14中，即使最大剪應力在焊料層14的中 央部34發生’因爲焊料層14自身變形，所以喊構件12的 =也難以發生。特別是，由半導體製造裝置加工處理晶 10 :的了。。〜15°。。左右的溫度迴圈下，不過即使在 度迴圈下，因爲焊料自身變形，所以在陶竟構件 12也沒有裂縫發生。作爲焊料，也能夠使用Μ·%焊料， 但因爲AU_Sn焊料非常硬，所以焊料自身對於應力失去變 形，所以在-耽〜靴迴圏下，在陶究構件12有裂 的可能。 另外，焊料層14的厚度優選爲，接合面(金屬層和焊料 b層的接合面）的最大徑的则ppm〜3〇〇〇ppm。這是因爲在作 Φ 爲半導體製造裝置用的晶片支撐構件100而使用時，曝露於 10 C l5〇C左右的溫度迴圈下，因此若焊料層14的厚度比 接合面的最大徑的1(K)ppm薄’則焊料無法呼應在溫度迴圈 . 下發生的應力而變形，所以陶£構件12有裂縫進人。此外， 20爲了使焊料層14能夠呼應溫度迴圈下發生的應力而變形， 八優選爲5〇〇ppm以上，若爲5〇〇ppm以上則能夠有效地防 止在陶輯件12中的裂縫的發生》另外，若焊料層14的厚 度比接。面的最大徑的3〇〇〇PPm厚，則即便使焊料層14的端 面的厚度方向的中心部凹陷至焊料層14的厚度的三分之一 17 以上，也會容㈣祕焊料層14，㈣焊料層14由電 聚/又姓i重時’會發生;1^料的破壞和從陶曼構件12有焊 料層Μ的剝落。因此，焊料層14的厚度，優選爲接合面的 最大徑的3GGGppm以下，更優選爲_啊以下這是爲了 使電漿難以到達焊料層14的端面。 另外’焊料層Μ優選具有氣孔，其氣孔率優選爲1%〜 10%。通過在焊料層14的㈣具有氣孔，焊料層14會易於 變形，即使曝露於溫度迴圈下，在陶竟構件12上也難以發 生裂縫。谭料層Μ的氣孔，是以直徑1〇帅以下程度的細小 的氣孔均-地分散於焊料巾特在，獨，此氣孔率實際 上可以從製品切下焊料層14並取出，根據阿基米德 (Archimedes)法計算出氣㈣。若帛料層14的氣孔率比1% 小，則㈣有焊料變硬的傾向，所以在曝露於溫度迴圈下 時’焊料層14無法變形，陶㈣件12有發生裂縫的情況。 因此，焊料層14的氣孔率優選爲1%以上，此㈣了使承受 了應力的焊料層14容易變形，焊料的氣孔率進—步優選爲 2/〇以上。另外，在焊料層14的氣孔率超過1〇。/〇時因爲通 過氣孔He通過焊料層14，所以，有*能作爲半導體製造裝 置用的晶片支樓構件100使用的問題。此外，更優選焊料層 14的乳孔率爲8%以上’以使氣孔的分佈狀態即使有一些偏 差，He也不會在焊料層14中通過。 另外，在本發明的晶片支撐構件100中，陶瓷構件12 , 具有與金屬_喊複合構件16的接合⑴，喊構件12，爲 板狀’以與金屬-陶兗複合構件16側的主面相對的另一(相反 側）主面爲晶片載置面12a，以此爲特徵形成晶片支撐構件 100 ’是因爲將本發明的接合體1用於晶片支撐構件100，優 選使用於在PVD程序結束後等，載置晶片等待直到接下來 的程序中。 5 另外，在晶片支撐構件1〇〇中，陶瓷構件12，優選在内 4内置加熱器（未圖示）。通過在本發明的晶片支樓構件⑽ 的陶曼構件12中内置加熱器，能夠用於加熱晶片的用途。 这樣的晶片支撐構件100，作爲半導體裝置，能夠應用於被 稱作餘刻程序和CVD程序的程序。在這些程序中由於是 利用電紫在晶片上成膜’把形成的膜银刻成期望的形狀的 ^序’所以在由焊料層丨4將内置了加熱器的陶:£構件12接 。於金屬複合構件16的結構中，因爲焊料層14難以直接曝 路於電漿’所以本發明的效果被充分地發揮。 1立另外，在晶片支撐構件100中，陶瓷構件12，優選在内 #内置靜電吸附電極u。作爲將本發明的晶片支標構件 1〇0 ’使用於半導體的製造中的PVD程序時最佳的結構，是 在陶:光構件12中内置靜電吸附用電極11的情況，和在陶究 構件12中内置靜電吸附用電極11，及未圖示的加熱器情 况。所謂PVD程序，是把晶片吸附於陶兗構件12之上，使 2〇發生於半導體裝置内的電漿接觸目標(target)，把來自目標 的成膜材料吸附於晶片支撐構件1〇〇的晶片上，在其上成膜 的輕序。因爲在此程序中，電漿也經常被使用，所以通過 本發明的陶曼構件丨2和金屬複合構件丨6的接合體I的結 構，耐久性的提高等的效果極大，故爲優選。 19 的實施方式的靜電卡盤，在向靜電吸附用電極 11外加電壓，此h 片 将晶片吸附於載置面12a上時，因爲能夠使晶 、、在栽置面12a上，所以能夠高效地向載置面12a傳遞 〇另夕卜，肉、 爲能夠向晶片迅速傳遞載置面12a的熱，所以 能夠將晶片力 σ熟到希望的溫度。此外’若由靜電吸附用電 極11吸附晶η m a ’則能夠容易地將載置面的熱傳遞給晶片， 因此能夠減小曰 相片的面内的溫度差。另外，在實施基於半 導體薄膜的電 电縱的成膜處理，或基於電漿的蝕刻處理時， 晶片及晶片j掩上 &保構件曝露於電漿下，接合層被蝕刻而附著 於晶片上，右^ | π例如不能按設計形成晶片上的配線，或斷線 的可能。但® 义’在本發明的晶片支撐構件100中，因爲利用 接合層的凹陷，k人 接合層難以被腐蝕，所以能夠防止腐蝕的 接合層變；^ g h ★而附著於晶片上。因此，能夠無斷線和短 15 地形成晶片上的元件的配線，在晶片上能_成遵循設 叶的配線。 * *如以上，若採用本發明的晶片支撐構件100，進行電漿 2乱中的成膜或㈣處理，因絲夠有效地防止接合層的 A 斤以月b夠實現微粒的發生極少的優異的晶片處理， 20 能夠提供—種成品率高的晶片處理方法。 另外’在具有靜電吸附用電極^的晶片支撐構件刚 上，還具有加熱晶片的加熱器電極，據此能夠將上述晶片 加熱到希望的溫度，所以以高溫對晶片通過電漿CVD成膜 處理，能夠在高溫下進行高效率的制處理。 若使用本發明的晶片支標構件刚進行成膜處理和蝕 20 1329625 刻處理’則由於能夠有效地防止3〇nm以上的微粒的發生， 所以能夠提供對應於DRAM和MPU、ASIC的金屬配線的 60nm以下的半徑的下一代半導體元件的製造程序用的晶片 支撐構件。 5 接下來，說則本發明的陶究構件12和金屬複合構件π 的接合體1的其他結構的示例。 作爲陶瓷構件12，氮化鋁、氧化鋁、氮化矽的陶瓷爲 優選。把如第1圖所示的靜電卡盤，作爲半導體製造裝置用 的晶片支撐構件1〇〇使用時，根據被約翰遜_拉別克(j〇hns〇n 10 Rahbek)力或庫侖力大致區別的晶片吸附機理 (mechanism) ’選定陶找料，不過，在期望約輪遜·拉別克 力時，作爲陶究構件12，從其體積固有阻抗的觀點出發， 優選爲氮化銘。 金屬複合構件16，優選具有高熱傳導率。具體來說， 15金屬複合構件16的熱傳導率，優選爲100W/(m.K)以上。 若金屬複合構件16具有高熱傳導率，則將本發明的接合體 作爲晶片支撐構件使㈣，晶片由電|處理時所發生的 熱通過曰曰片支撐構件100，能夠高效率地排出到電聚處理 區域外。 20 &外’爲了減少以焊料層14接合料構件12和金屬複 合構件16時發生的翹曲，優選使金屬複合構件16的熱膨服 係數和陶瓷構件12的熱膨脹係數盡可能一致。具體來說， 金屬複合構件16的熱膨脹係數，調整到陶究構件η的熱膨 脹係數的±20%以内，更優選調整到士1〇%以内。如果具有以 21 1329625 上的特性’任何這樣的組成的金屬複合構件16都能夠使 用’但在本發明中’作爲金屬複合構件16的材料，優選採 用金屬-陶瓷複合材料’或矽-紹合金。這裏，所謂石夕銘合 金，是在矽令添加了鋁的合金。 5 作爲金屬-陶竞複合材料，優選作爲紹和碳化石夕的複合 材料的AlSiC和在AlSiC_混合了 Si的複合材料，在A1Sic + 混合了 SbN4的複合材料。由這樣的材料構成的金屬複合構 件16，容易取得i〇〇w/(m.K)以上的高熱傳導率，此外陶 瓷構件12爲氮化鋁、氧化鋁、氮化矽時，因爲與金屬複合 1〇構件16的熱膨脹係數差容易調整到±2〇%以内，故而優選。 另外’作爲陶瓷構件12使用氮化鋁時，如前述，因爲 AlSiC、在AlSiC中混合了 Si的複合材料，在A1SiCt混合了 ShN4的複合材料熱傳導率高，對氮化鋁容易調整熱膨脹係 數’所以優選爲金屬複合材料16。
15 作爲金屬-陶瓷複合材料，也可以採用AlSiC、在AlSiC 中混合了 Si的複合材料，在A1Sic中混合了 si3N4的複合材料 以外的材料。 作爲石夕-铭合金，優選矽爲55〜96質量〇/❶餘量由鋁組成 的合金。石夕-銘合金，根據需要也可以將鎂、鎳等作爲微量 2〇成分而含有。如此由矽-鋁合金構成的金屬複合構件16，容 易取得100W/(m.K)以上的高熱傳導率，此外陶瓷構件12 爲氮化铭、氧化銘、氮化矽時，可以將矽-鋁合金的熱膨脹 係數，調整到陶究構件12的熱膨脹係數的±20%以内❶特別 疋陶究構件12由氮化鋁構成時’矽鋁合金的矽含量爲81〜 22 MB ’更優〜崎料。還有’本發明不限定於 上述組成的矽-鋁合金。 ^另外，作爲陶免構件12在使用氮化紹時 ，矽-鋁合金， 1熱傳” ^ ’㈣㈣易於調整熱膨脹係數，所以優 選作爲金屬複合構件16的材料。 10 在上述的Μ構件12和金屬複合構件16的各自的主 面’形成金屬層13、15。金屬層13、15，優選由如下中選 的種或兩種以上而形成：即，與焊料層㈣濕潤性良 好的见、^、々、〜。更優選由從初、辦選擇的一種或 兩種形成。這是因爲從Nl、Cu選擇的—種或兩種，與紹焊 料或姻焊料的濕潤性良好。金屬層I3、I5的形成，爲了能 夠容易地管理厚度，所以可㈣過鍛敷法 、濺射法進行》 15 在如此形成的金屬層13、ls間介入焊料層M而接合。 在焊料層Η，使帛纟8焊料和_焊料轉合。自焊料層⑷妾 陶变構件12和金屬複合構件16時，陶究構件丨2和金屬複 合構件關_脹係數畴，但是，焊料⑽自身爲金屬， 具有比陶£構件12和金屬複合構件16大的熱膨脹係數。 以此結構提高溫度直至焊料層14的熔化溫度而接合 後，若返回到室溫，則因爲烊料層14的熱收縮 ，要比陶瓷 20 構件12和金屬複合構件16的熱收縮大，所以如第3圖所示， 在焊料層14的中心部34有最大剪應力發生。但是如第2Α 圖、第2Β圖、第2C圖 '第2D圖、第2Ε圖、第2F圖所示，如 果烊料層14的端面的中央部（至少是焊料層14的厚度的三 刀之一的區域）凹向内側’因爲在凹陷部分能夠使電漿密度 23 降低’所以最大剪應力發生的焊料層14的中央部，能夠防 止被電裝浸麵。該最大剪應力，發生在焊料層14的中心部 34，這被認爲即使只有焊料層14的最中心部分凹 $夠取㈣樣的效果，但實際上’若不使焊料層_厚度的 5三分之一以上的區域凹陷，則無法得到同樣的效果。這是 因爲最大剪應力雖然確切地發生於巾心'部分，但因爲作爲 其附近的應力也極大，所以，若凹陷比焊料層14的厚度的 三分之一小，則以最大剪應力爲標準的應力發生的部分， 被電聚浸姓，嚴重時，發生接合層（焊料層14)的破壞和由此 10 引發的剝落。 接下來以Ba片支擇構件1〇〇爲例，說明本發明的陶瓷 構件12和金屬複合構件16的接合體丨的製造方法。 作爲構成晶片支撐構件賴曼構件12，能夠採用氣 化铭質燒結體。除此之外還可以使用氮化石夕質燒結體，氧 15化鋁。氮化鋁質燒結體的製造，按以下步驟進行。首先， 在氮化鋁粉末中，添加以質量換算爲15質量％以下程度的 氧化飾’採用IPA和氨基甲酸乙醋球(urethane baU)由球磨機 混合24〜48小時。使由此得到的氮化紹的製液(slurry)通過 200〜500篩孔(mesh)，除去氨基甲酸乙酯球和球磨機壁的 20屑。之後，用防爆乾燥機以120〜150°C左右的溫度，乾燥 24〜36小時左右，除去IPA^如此而得到均質的氮化鋁混合 粉末。 接著，在此混合粉末中混合丙烯系的黏合劑和溶媒， 製造氮化鋁質的轴漿（slip)，以刮刀法（d〇ct〇rblademeth〇d) 24 進行帶鎮(type casting)。多層重疊得到的氮化鋁的帶。在這 I仔到的成形體上’以絲網印刷法，形成成爲靜電吸附用 電極和加熱器的鶴等的具有導電性的粉體，在空白帶上塗 $數希望的黏合液’多層重疊帶擠壓成形而得到成形體。 以上疋基於帶鑄的方法，但也有在得到的氮化鋁混合 私末中混合丙稀系黏合劑和石蠛系躐等，通過αρ和模具擠 壓法成形的方法。 如此得到的成形體，在非氧化性氣體氣流中，以3〇〇 〜700C進行2〜1〇小時左右的脫脂，再在非氧化性氣氛 中，在0.2Mpa以上、200Mpa以下的壓力下，以1800°C〜 2〇〇0°C的溫度保持〇_5小時〜1〇小時，使之燒結。如此得到 埋设了放熱體的氮化铭質燒結體。 對如此得到的氮化鋁質燒結體實施機械加工而成爲規 疋的形狀的陶瓷構件12。再採用金屬化(metaiizati〇n)法等的 15方法，接合用於向靜電吸附用電極11外加電壓的端子17。 接著，在所得到的陶瓷構件12的接合面和預先準備的金屬 複合構件16的接合面上，形成金屬層13、15。具體來說， 例如，以濺射法和鍍敷法，使Ni等形成〇5〜6μηι的厚度， 作爲金屬層13、15。 20 此後’在金屬層13、15之間夾著鋁焊料’進行抽真空， 真空度保持在lxl〇7〜lxl〇-4Pa左右，以55〇〜6〇(rc的溫度 進行5〜300分鐘焊焊。在以550〜600°C接合前，以氬和氮 等的非氧化性氣體置換，若一邊流通這些氣體，一邊將真 空度保持在0.1〜13Pa左右進行接合，則銘焊料的流動性良 25 1329625 好，故而優選。此後，使焊料層14的端面凹陷。 在本實施方式中，作爲凹坑部，可列舉具有如第2八圖、 第_、第2C圖、第2D圖、第、第奸圖所示的剖面形 狀的凹坑。具有如第2Α圖、第2Β圖、第2C圖、第2Ε圖、第 5 2F圖所示的剖面形狀的凹陷，使㈣有各剖面形狀所對應 的形狀的夾具(jig)，例如，能夠以手工作業描繪製作焊料 層14。另外，如果是像第2D圖這樣的剖面形狀的凹坑則 採用與金屬層13、15的塗抹性良好的作爲焊料層14，接人 時的接合溫度爲550〜60(TC，使接合時的氣氛壓力作爲 10 Pa以下後，如果與非氧化性氣氛置換，調節到⑴丨〜^匕， 則能夠形成。如此能夠得到第丨圖所示的本發明的接合體丄 構成的晶片支樓構件100。 【實施例1】 在實施例1中，作爲構成晶片支撐構件的陶瓷構件，採 15用按照如下而製作的氮化鋁質燒結體。 首先’在氮化鋁粉末中添加以重量換算15質量％以下 左右的氧化鈽’使用IPA和氨基曱酸乙酯球，通過球磨機混 合36小時°使據此混合得到的氮化鋁的漿液通過200筛孔， 去除氨基甲酸乙酯球和球磨機壁的屑。此後，用防爆乾燥 20機以120 C的溫度乾燥24小時，除去IPA，得到均質的氮化 鋁混合粉末。 然後，在此混合粉末中混合丙烯系的黏合劑和溶媒， 製作氮化銘質的釉槳，以刮刀法進行帶鑄。多層層疊所得 到的氮化鋁的帶。以絲網印刷法，在這樣得到的成形體中， 26 1329625 形成由靜電吸_電極和加熱器構成的料具有導電性的 粉狀體’在空白帶上塗敷規定的黏合液，多層重疊帶擠壓 成形，以045〇mn^|到厚度2〇mm左右的成形體。將所得到 . 料形體在非氧化輯體氣流巾，⑽Ot的溫度，進行5 '5科的脫脂，再在非氧化性氣氛中，職仰以下的麗力下， .. ㈣_左右的溫度㈣5小時進行了燒、纟卜這樣得到埋設 . 了靜電吸附用電極和加熱器的氮化鋁質燒結體。 φ 對这樣得到的氮化鋁質燒結體，以0320mm實施機械加 工，成爲厚10mm的圓板狀^再通過金屬化(metalizati〇n)法， 接5用於向靜電吸附用電極和力口熱器外加電壓的端子。通 過鑛敷法，在由得到的陶究構件的接合面和預先準備的金 屬·陶竞複合構件的接合面所構成的金屬複合構件的接合 面上，以Ni作爲金屬層而形成。 此後，在金屬層之間夾著JIS 4N〇4的鋁焊料，一邊進 15仃抽真空’一邊流通氬，將真空度保持在丄奶以剔。c左 鲁 I皿度進行120分鐘左右的焊焊。此後，爲了使焊料層14 的端面凹陷’以預先準備的獨鋼夾具描繪焊料層的端 面’在焊料層的端面形成希望的凹陷。如此得到實施例^的 . 晶片支樓構件。 在實％例1中，使用能夠使由以上的方法得到的晶片支 撐構件的焊料層的端面凹陷的凸狀的爽具’製作凹陷的寬 度不同的晶片支樓構件。焊料層的厚度’是在中心附近5 點，在周圍附近5點的共計10點，測定焊焊前的陶究構件和 金屬複合構件的厚度，在焊焊後測定相同點的厚度，從焊 27 —到的晶片支撐構件， 的氨電漿中⑽小時，觀察在曝露於氬《前後=容器内 接合狀態。此㈣層的接合狀態的評價，採用Μ料層的 法進行。以由超聲波探傷法判斷爲焊料層的破，歧探傷 落的部㈣面積除以接合面積的值，作爲氬電漿處 接合剝洛而作。還有’這裏所說的接合面積是指含焊 料層的凹的W端部分的横剖面的剖面積指在與金屬層 平行的焊料層的橫剖面之中最小的剖面積 。在此評價中’ 如果全部未剝落則爲0%，如果全面剝落則成 爲100%。表1 顯示實施例1的結果。 28 1329625 【表1】 試料 No. 焊料層的厚度 (mm) $坑寬度 /焊料厚度 凹坑形狀 氬電漿處理 後的接合剝落 11 0.30 1/1.1 第2C圖 2.0% 12 0.30 1/1.5 第2C圖 2.2% 13 0.30 1/2 第2C圖 2.5% 14 0.30 1/2.5 第2C圖 2.7% 15 0.30 1/3 第2C圖 2.9% 氺16 0.30 1/4 第2C圖 5.0% 氺17 0.30 1/5 第2C圖 6.0% 氺18 0.30 1/6 第2C圖 8.0% 氺19 0.30 0 第2C圖 10.0% *標記表示是本發明的範圍之外。 試料No.U〜15的晶片支撐構件是本發明的晶片支樓 5構件，其在焊料層的端面中，厚度方向的中央部 ，至少到 達所述焊料層的厚度的三分之—的區域並凹向内側 。如表1
所7Γ。式料No.ihM的晶片支擇構件只觀測到氮電浆處 理後的接合剝落全部低於5%這樣極少的剝落。 即凹陷的寬度爲焊料層的厚度的三分之一以上的本 Π)發明的晶片支撐構件，可知利用焊料層的端面的凹陷的效 果，對於剝落表現優異。 曰 面在作爲本發明的範圍外的試料的No • 16 〜19 :曰=擇構件中’氬電漿處理後的接合剝落爲5%以上， 人制未I作凹陷的試料亂19’氬等離子處理後的接 。-1洛爲1G%，可觀測到毀滅性的接合層剝落。 29 15 1329625 【實施例2】 在實施例2中，製作具有内面彎曲的凹坑的晶片支撐構 件而進行評價。 在實施例2中，用與實施例1同樣的方法製作支撐構 5 件，使用凸狀的夾具，其能夠使所得到的晶片支撐構件的 焊料層凹陷，手工作業描繪焊料面，製作晶片支撐構件。 然後，與實施例1同樣地進行評價。表2顯示其結果。 【表2】 試料 No. 焊料層的厚度 (mm) 凹坑寬度 /焊料厚度 凹坑形狀 氬電漿處理 後的接合剝落 21 0.30 1/2.5 第2C圖 2.7% 22 0.30 1/3 第2C圖 2.9% 23 0.30 1/2.5 第2A圖 2.5% 24 0.30 1/3 第2A圖 2.6% 10 如表2所示，判定爲，與第2C圖所示的凹陷形狀的試料
No.21、22相比，第2A圖所示的凹陷形狀的試料No.23、24 的一方，氬電漿處理後的接合剝落的發生減少。第2A圖所 示的凹陷的形狀，是彎曲的，其凹坑的内面的剖面形狀由 橢圓形的一部分構成。 15【實施例3】 用與實施例1同樣的方法，製成晶片支撐構件，採用的 夾具，可使所得到的晶片支撐構件的焊料層厚度的三分之 一，如第2C圖一般塌陷，以手工作業描繪焊料面，變化凹 坑的深度，如此製作晶片支撐構件。然後，與實施例1同樣 20 地進行評價。表3顯示其結果。 30 【表3】 試料 焊料層的厚度 凹坑寬度 1NU. (mm) /焊料厚度 31 0.30 1/3 32 0.30 1/3 33 0.30 1/3 34 0.30 1/3 35 0.30 1/3 36 0.30 1/3 凹坑形狀 P坑深度 /焊料厚度 氬電漿處理 後的接合剝落 第2C圓 0.09 3.5% 第2C圖 0.10 2.9% 第2C® 1.0 2.4% 第2C圖 5.0 2.0% 第2C圖 10.0 2.9% 第2C圖 11.0 3.6% 表3的試料No.31〜36均爲本發明的範圍内的試料，氬 電漿處理後的接合剝落，全部爲低於5%這樣良好的數值。 5 _是，焊料層的端面的凹坑的深度爲焊料層的厚度 的0.1倍〜U)倍的試額。.32〜35，氬電漿處理後的接合剝落 更爲優異在2.9%以下。 但是，凹坑的深度爲焊料層的厚度的〇1倍〜1〇倍的範 圍之外的試料Ng_31和36 ’氬電漿處理後的接合剝落成爲 10 3·5%、3.6%，氬等離子處理後的接合剝落與試料No.32〜35 比較，可見有所劣化。 【實施例4】 用與實施例1同樣的方法，製成晶片支撐構件，所使用 的夾具，其能夠使所得到的晶片支撐構件的焊料層厚度的 15二分之一，如第2D圖一般，凹陷成由擴圓形的一部分構成 的形狀’以手工作業描繪焊料層的端面，改變讣比，如此 製作晶片支撐構件。然後，與實施例1同樣地進行評價。表 4顯示其結果。 31 1329625 【表4】 試料 No. 焊料層的厚度 (mm) 凹坑寬度 /焊料厚度 凹坑形狀 ab比 氬電漿處理 後的接合制落 41 0.30 1/1 第2D圖 0.1 2.9% 42 0.30 1/1 第2D圖 0.2 1-9% 43 0.30 1/1 第2D圖 1.0 1.7%
表4所示的No.41〜43的試料，全部是本發明的最佳的 範圍内的示例’氬電漿處理後的接合剝落全部良好在5〇/〇以 5内。另外’在焊料層的端面中的凹坑的内面由橢圓形的一 部分構成’ ab比小至οι的試料ν〇·41中，相對於氬電槳處理 後的接合剝落爲2.5%，在ab比爲0.2%以上的試料0.42、43 中，可知剝落大幅被改善到19%以下。 【實施例5】 10
使用夾具’其使通過與實施例1同樣的方法得到的晶片 支樓構件的焊料層’貫通厚度的整體，如第2D圖所示那樣 凹陷’以手工作業描繪焊料層的端面，變改凹坑的深度， 如此製作晶片支撐構件。然後，與實施例丨同樣地進行評 15 價。表5顯示其結果。 【表5】 試料 No. 51 焊料層的厚户 (mm) ^ 〇.3〇 凹坑深度/ 焊料層厚度 0.05 氬電漿處理後的 接合剝落 2.5% 52 0.30 0.1 1.9% 53 〇.3〇 5.00 1.2% 54 〇.3〇 10.00 1.0% 55 〇.3〇 11.00 2.6% 32 1329625
10 15
=5所不的試料均爲本發明的範_ 理後的接合_全部在5%以内。 鼠電聚處 此外焊料層的端面彎曲而凹陷的凹 料層的厚度的。.= 處理後的接合财爲…以下，更爲優選。了“等離子 【實施例6】 壯體中’分別將與實施例1同樣製作氮化紹質燒 βΜ® 免構件和金屬複合構件，以焊料層的端面與 金的外周邊緣相比位於⑽的方歧行焊焊，從而製 作焊料層的端面的位置不同的晶片支撐構件。此焊料的端 面的位置’縣把握焊料的焊焊前的尺寸和焊焊後的料焊 抓動的位置(焊焊後的焊料端面的位置）的難，在焊焊後， 使焊料層的端面比對金屬層的外周邊緣，成爲内側的規定 的位置(從金屬層的相邊緣到焊料層的厚度的G.G5倍〜從 金屬層的外周邊緣到金屬層的最大直徑的0.25倍的範圍)， 如此調節焊料的大小製作晶片支撐構件。 然後，與實施例1同樣地進行評價。 此外，在晶片支撐構件的金屬複合構件側的内部流 通50°C的溫水’載置石夕晶片，錢攝像機，測定碎晶片的 2〇中心部5點和周部5點的合計職的溫度，把從該测定值中 最大的溫度減去最低溫度的溫度，作爲均熱性的標準。表6 顯示其結果。 33 【表6】 試料焊料層的厚度 No. (mm) 今声《層的外周邊緣到 焊料層的端i的距離 氬電漿處理後的 接合剝落 均熱°C 61 0.30 焊料厚度的0.1倍 0.5% 1.5 62 0.30 焊料厚度的1.0倍 0% 1.2 63 0.30 焊料厚度的10.0倍 0% 1.4 64 0.30 金屬層的最大直徑的 0.12倍 0% 1.5 65 0.30 金屬層的最大值經的 0.18 倍 0% 1.9 66 0.30 焊料厚度的0.09倍 0.9% 1.3 67 0.30 焊料厚度的0.05倍 1.5% 1.5 68 0.30 金屬層的最大直徑的 0.20 倍 0% 5.0 69 0.30 金屬層的最大值徑的 〇_25 倍 0% 5.1 1329625 表6所示的試料均爲本發明的範圍内的示例，可知氬電 漿處理後祕合_優異wT。其與作爲規定 本發明的範_標準的5%以下比較，爲極小的值。 另外’所述焊料層的端面，在所述焊料層的厚度的〇1 倍〜所述金屬層的最大直徑的Q.^的範圍，與所述金屬 層的外周邊緣相比，位於内側的試料版61〜65，可知氮電 槳處理後的接合剝落在〇.5%以下，並且均熱性也最優異， 小至1.9。(：以下。 此外與所述金屬層的外周邊緣相比，位於内側的金 屬層間的焊料層的端面的位置，距金屬層的外周邊緣的距 f ’比焊料厚度的G·1倍小物9倍㈣梅的試獅.66、 7相對於1電聚處理後的接合剝落飢㈣、丨5%，試 34 料No.61的接合剝落爲〇_5%，試料N〇 62〜65、68、69沒有 接合剝落。 / 另外，試料No.68、69，其金屬層間的焊料層的端面的 位置，是從金屬層的外周邊緣到作爲金屬層的最大徑的直 . 5徑的〇·2倍和0.25倍，其均熱性惡化至5艽、5丨它。 • 【實施例7】 • 在實施例7中，分別焊焊由與實施例1同樣而製造的氮 • 似呂質燒結體構成的陶究構件和金屬複合構件，從而製造 焊料層的厚度不同的晶片支樓構件。然後，實施例7中，在 10焊料層的端面，形成寬度爲焊料層的厚度的1/3，深度爲 焊料層厚度的0.10倍的凹部。 將得到的晶片支撐構件，在真空中曝露於氬電漿中1〇〇 J時，觀察在曝露於氬電漿前後的焊料層的接合狀態。焊 e的接合狀態的評價’採用超聲波探傷法進行。將由超 聲波探傷法判斷的焊料層的剝落部分的面積，除以以焊料 ® 層的凹陷部的前端部分作爲最外周的接合面積，使用相除 知至j的值進行剝落的評價。如果全部未剝落爲0%，如果全 ^被剝落則爲100%。此後’實施-10〜l〇(TC的溫度迴圈200 -Λ» ' -人。此後’以熒光探傷法測定陶瓷構件有無裂縫。表7顯示 20結果。 35 1329625 【表7】 試料 No. 凹坑寬度/ 焊料厚度 凹坑深度/ 焊料厚度 焊料厚度/ 接合面的 最大徑 氬電漿處理 後的 接合剝落 溫度迴圈後的 陶瓷構件的 裂紋 71 1/3 0.10 lOOppm 2.9% 無 72 1/3 0.10 500ppm 2.8% 無 73 1/3 0.10 lOOOppm 2.7% 無 74 1/3 0.10 2000ppm 2.5% 無 75 1/3 0.10 3000ppm 2.4% 無 76 1/3 0.10 99ppm 2.9% 有 77 1/3 0.10 80ppm 2.9% 有 78 1/3 0.10 3010ppm 4.0% 無 79 1/3 0.10 3500ppm 4.1% 無 作爲本發明的最佳範圍内的示例的焊料層的厚度是接 合面的最大徑的10(^口111〜300(^口111的試料]^〇.71〜75的氬 5 電漿處理後的接合剝落，全部爲2.9%以下，沒有溫度迴圈 導致的裂縫的發生。 0 但是，作爲鋁焊料層的厚度低於接合面的最大徑的 lOOppm的試料No.76、77，因爲對於溫度迴圈，焊料層的變 形不充分，所以陶瓷構件有裂縫發生。另外，在鋁焊料層 ， 10 的厚度超過接合面的最大徑的3000ppm的試料No.78、79 . 中，在曝露於氬電漿之後，焊料層的剝落惡化至4.0%、 4.1%。 【實施例8】 在實施例8中，分別焊焊由與實施例1同樣而製造的氮 15 化鋁質燒結體構成的陶瓷構件和金屬複合構件，製造焊料 36 1329625 層的厚度不同的晶片支撐構件。焊料層内的氣孔率，通過 在此鋁焊焊時變更載荷而改變。 將製作的晶片支撐構件100,如第4圖所示，由0型環48 密封由螺栓49固定在真空容器41之中。然後，從42所示的 5 方向流通氦氣，從43所示的方向抽真空，評價He泄漏量的 有無。He泄漏量的有無的確認，採用He泄漏探測器進行。 此後，實施-10〜l〇〇°C的溫度迴圈200次。此後，以熒 光探傷法測定陶瓷構件有無裂縫。此後，切割鋁焊料層14， 以阿基米德法計算出氣孔率。表8顯示結果。 10 【表8】 試料 No. 氣孔率％ He泄漏 溫度迴圈後的陶瓷構件的裂紋 81 1.0% 無 無 82 2.0% 無 無 83 5.0% 無 無 84 7.0% 無 無 85 10.0% 無 無 86 0.1% 無 有 87 0.5% 無 有 88 11.0% 有 無 89 15.0% 有 無 作爲本發明的最佳的範圍内的示例的焊料層的氣孔率 爲1%〜10%的試料No.81〜85中，無He泄漏，且溫度迴圈 後，陶瓷構件沒有裂縫。 37 1329625 但是，焊料層的氣孔率爲低於1.0%的0.1%、0.5%的試 料No.86、No.87，溫度迴圈後的陶瓷構件觀察到裂縫。另 外，作爲焊料層的氣孔率超過10%的11%、15%的試料 No.88、No.89中，通過第4圖所示的He泄漏試驗觀察到He 5 泄漏。 【圖式簡單說明3 第1圖是表示本發明的實施方式的靜電卡盤的結構的 剖面圖。 第2A圖〜第2F圖，是表示用於本實施方式的靜電卡盤 10 的接合體中的焊料層的外周的凹陷的部分剖面圖。 第3圖是放大顯示用於本實施方式的靜電卡盤的接合 體中的焊料層的外周的凹陷的剖面圖。 第4圖是表示本發明的晶片支撐構件的He泄漏(leak)試 驗的測定方法的概要的剖面圖。 15 第5圖是現有的陶瓷構件和金屬-陶瓷複合構件的接合 體的剖面圖。 第6圖是放大顯示現有的陶瓷構件和金屬-陶瓷複合構 件的接合體中的焊料層的外周部的剖面圖。 【主要元件符號說明】 1.. .接合體 11.. .靜電吸附用電極 12.. .陶瓷構件 12a...晶片載置面 13、15...金屬層 14.. .焊料層 16.. .金屬-陶瓷複合構件 17.. .孔端子 34.. .中心部 48.. .0.環 38 1329625 49.. .密封由螺栓 50.. .靜電卡盤台 51.. .板狀陶瓷燒結體構件 52.. .靜電吸附用電極 54.. .接合層 55.. .複合材板 60.. .接合體 61.. .陶瓷構件 63.. .焊料層 65.. .金屬-陶瓷複合構件 100.. .晶片支撐構件
39

Claims (1)

  1. 99年4月 951¾并63籠專 __UM_I l_H ~ »---，w： 十、申請專利範圍： 1. 一種接合體，其特徵在於包含有： 陶瓷構件，其具有相互相對的兩個主面，並且在其 中一主面上具有第一金屬層； 金屬複合構件，其具有相互相對的兩個主面，並且 在其中一主面上具有第二金屬層； 焊料層，其接合所述第一金屬層和所述第二金屬 層； 在所述焊料層的外周面的厚度方向的中央部具有 凹坑部，並且該凹坑部的寬度是所述焊料層的厚度的三 分之一以上。 2. 根據申請專利範圍第1項所述的接合體，其中所述凹坑 部的内面是彎曲的面。 3. 根據申請專利範圍第1項所述的接合體，其中所述凹坑 部的深度是所述焊料層的厚度的0.1倍以上，10倍以下。 4. 根據申請專利範圍第2項所述的接合體，其中所述凹坑 部的深度是所述焊料層的厚度的0.1倍以上，10倍以下。 5. 根據申請專利範圍第1項所述的接合體，其中所述凹坑 部通過所述焊料層的所述外周面整體向内側凹陷而形 成。 6. 根據申請專利範圍第1項所述的接合體，其中所述外周 面位於從所述第一金屬層的外周邊緣及所述第二金屬 層的外周邊緣向内側離開的位置。 7. 根據申請專利範圍第6項所述的接合體，其中所述外周 面從所述外周邊緣向内側離開的距離’是所述焊料層的 厚度的0.1倍以上、所述第一金屬層及第二金廣層的最大 徑的0.18倍以下。 8，根據申請專利範圍第1〜7項中的任一項所述的接合 體，其中所述焊料層由鋁焊料或銦焊料構成。 9_根據申請專利範圍第1〜7項中的任一項所述的接合 體，其中所述焊料層的厚度是接合面的最大徑的0.01% 〜0.3%。 1〇·根據申請專利範圍第1〜7項中的任一項所述的接合 體’其中所述焊料層的氣孔率爲1%〜10%。 U· 一種晶片支撐構件，係具有申請專利範圍第1〜7項中的 fe —項所述的接合體，且所述陶瓷構件的所述兩個主面 之中的另一主面是載置晶片的面者。 12·根據申請專利範圍第11項所述的晶片支撐構件，其中所 述陶瓷構件内置加熱器。 根據申請專利範圍第11項所述的晶片支撐構件，其中所 述陶瓷構件内置靜電吸附用電極。 14. 根據申請專利範圍第12項所述的晶片支撐構件，其中所 述陶瓷構件内置靜電吸附用電極。 15. 一種晶片的處理方法，係使晶片載置於申請專利範圍第 12項所述的晶片支撐構件的另一主面，且於通過所述加 熱器電極加熱所述晶片後，對所述晶片進行採用電漿的 成膜處理或採用電漿的钱刻處理。 16. -種晶片的處理方法，係使晶片載置於申請專利範圍第 1329625 13項所述的晶片支撑構件的另一主面’且向所述靜電吸 附電極施加電壓而吸附所述晶片，同時對所述晶片進行 採用電漿的成膜處理或採用電漿的蝕刻處理。 17.—種晶片的處理方法，係使晶片載置於申請專利範圍第 5 14項所述的晶片支撐構件的另一主面，且向所述靜電吸 附電極施加電壓而吸附所述晶片，並且通過所述加熱器 電極加熱所述晶片後，對所述晶片進行採用電漿的成膜 處理或採用電漿的蝕刻處理。
TW095123663A 2005-07-04 2006-06-29 Bonded body, wafer support member using the same, and wafer treatment method TWI329625B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005194837 2005-07-04

Publications (2)

Publication Number Publication Date
TW200704622A TW200704622A (en) 2007-02-01
TWI329625B true TWI329625B (en) 2010-09-01

Family

ID=37596905

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095123663A TWI329625B (en) 2005-07-04 2006-06-29 Bonded body, wafer support member using the same, and wafer treatment method

Country Status (4)

Country Link
US (1) US7709099B2 (zh)
KR (1) KR100775454B1 (zh)
CN (1) CN100540509C (zh)
TW (1) TWI329625B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865799B1 (ko) * 2007-08-09 2008-10-28 박윤 지그
US9795057B2 (en) 2010-07-28 2017-10-17 Wolverine Tube, Inc. Method of producing a liquid cooled coldplate
US10531594B2 (en) 2010-07-28 2020-01-07 Wieland Microcool, Llc Method of producing a liquid cooled coldplate
US20120026692A1 (en) 2010-07-28 2012-02-02 Wolverine Tube, Inc. Electronics substrate with enhanced direct bonded metal
WO2013033601A2 (en) 2011-09-02 2013-03-07 Wolverine Tube, Inc. Enhanced clad metal base plate
US9281226B2 (en) 2012-04-26 2016-03-08 Applied Materials, Inc. Electrostatic chuck having reduced power loss
US9673077B2 (en) 2012-07-03 2017-06-06 Watlow Electric Manufacturing Company Pedestal construction with low coefficient of thermal expansion top
US9224626B2 (en) 2012-07-03 2015-12-29 Watlow Electric Manufacturing Company Composite substrate for layered heaters
US9623503B2 (en) * 2013-10-31 2017-04-18 Semes Co., Ltd. Support unit and substrate treating device including the same
US20160225652A1 (en) * 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
CN107258012B (zh) * 2015-03-20 2021-04-16 应用材料公司 以高温聚合物接合剂接合至金属基底的陶瓷静电夹盘
CN106328475A (zh) * 2016-10-24 2017-01-11 上海华力微电子有限公司 一种等离子刻蚀设备
CN111418051B (zh) * 2017-11-10 2024-01-12 应用材料公司 用于双面处理的图案化夹盘
EP4157805A1 (en) * 2020-05-26 2023-04-05 Heraeus Conamic North America LLC Plasma resistant ceramic body formed from multiple pieces
CN115066408B (zh) * 2020-08-21 2023-12-05 日本特殊陶业株式会社 接合体、保持装置以及静电卡盘
JP2022175500A (ja) * 2021-05-13 2022-11-25 新光電気工業株式会社 静電チャック及び静電チャックの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3031737A (en) * 1958-05-23 1962-05-01 Edgerton Germeshausen And Grie Metal-to-non-metal bond and method
JP3622353B2 (ja) 1996-07-12 2005-02-23 東陶機器株式会社 静電チャックステージ及びその製造方法
JP3790000B2 (ja) * 1997-01-27 2006-06-28 日本碍子株式会社 セラミックス部材と電力供給用コネクターとの接合構造
JPH11343571A (ja) * 1998-05-29 1999-12-14 Ngk Insulators Ltd サセプター
JP4436560B2 (ja) 2000-11-27 2010-03-24 京セラ株式会社 ウエハ支持部材
US6849939B2 (en) * 2001-03-27 2005-02-01 Neomax Co., Ltd. Electronic component package and method of manufacturing same

Also Published As

Publication number Publication date
US20070199660A1 (en) 2007-08-30
KR20070004429A (ko) 2007-01-09
CN100540509C (zh) 2009-09-16
TW200704622A (en) 2007-02-01
US7709099B2 (en) 2010-05-04
CN1891671A (zh) 2007-01-10
KR100775454B1 (ko) 2007-11-12

Similar Documents

Publication Publication Date Title
TWI329625B (en) Bonded body, wafer support member using the same, and wafer treatment method
JP4796354B2 (ja) 静電チャック及びイットリア焼結体の製造方法
US20170345691A1 (en) Substrate support assembly
JP5968651B2 (ja) 半導体製造装置用部材
JP4648030B2 (ja) イットリア焼結体、セラミックス部材、及び、イットリア焼結体の製造方法
JP5174582B2 (ja) 接合構造体
TWI413438B (zh) 半導體製造裝置用之保持單元、及裝載有該保持單元之半導體製造裝置
JP2022050408A (ja) 高温半導体処理におけるクランピングのための静電チャック及びそれを製造する方法
TW201034114A (en) Electrostatic chuck and method for manufacturing method thereof
US7381673B2 (en) Composite material, wafer holding member and method for manufacturing the same
JP3288922B2 (ja) 接合体およびその製造方法
JP4369765B2 (ja) 静電チャック
JP2006080389A (ja) ウェハ支持部材
JP4936877B2 (ja) 接合体とこれを用いたウェハ支持部材及びウェハの処理方法
TWI264080B (en) Wafer holder for semiconductor manufacturing device and semiconductor manufacturing device in which it is installed
JPH09249462A (ja) 接合体、その製造方法およびセラミックス部材用ろう材
JP4307218B2 (ja) ウェハ保持部材及びその製造方法
JP2009094385A (ja) 半導体装置およびその製造方法
US20040146737A1 (en) Joined structures of ceramics
TW201541572A (zh) 陶瓷佈線基板及半導體裝置
JP4436560B2 (ja) ウエハ支持部材
JP2005150370A (ja) 静電チャック
JP2004296579A (ja) 静電チャック及びその製造方法
JP4583053B2 (ja) 接合体とこれを用いたウェハ保持部材及びその製造方法
JP4762064B2 (ja) 接合体とこれを用いたウェハ支持部材及びウェハ処理方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees