CN100540509C - 接合体和使用其的晶片支撑构件及晶片处理方法 - Google Patents

接合体和使用其的晶片支撑构件及晶片处理方法 Download PDF

Info

Publication number
CN100540509C
CN100540509C CNB2006101011437A CN200610101143A CN100540509C CN 100540509 C CN100540509 C CN 100540509C CN B2006101011437 A CNB2006101011437 A CN B2006101011437A CN 200610101143 A CN200610101143 A CN 200610101143A CN 100540509 C CN100540509 C CN 100540509C
Authority
CN
China
Prior art keywords
wafer
solder layer
conjugant
support member
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101011437A
Other languages
English (en)
Other versions
CN1891671A (zh
Inventor
横山清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN1891671A publication Critical patent/CN1891671A/zh
Application granted granted Critical
Publication of CN100540509C publication Critical patent/CN100540509C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Ceramic Products (AREA)

Abstract

提供一种接合层难以被等离子体浸蚀的陶瓷构件和金属复合构件的接合体。此接合体具有：陶瓷构件，其具有相互相对的两个主面，其中一主面上具有第一金属层；金属复合构件，其具有相互相对的两个主面，其中一主面上具有第二金属层；接合所述第一金属层和所述第二金属层的钎料层，钎料层的外周面，在该外周面的厚度方向的中央部具有凹坑部，该凹坑部的宽度是所述钎料层的厚度的三分之一以上。

Description

接合体和使用其的晶片支撑构件及晶片处理方法
技术领域
本发明涉及一种陶瓷构件和金属复合构件的接合体，和使用其的晶片支撑构件。另外，本发明涉及使用本发明的晶片支撑构件的晶片处理方法。
背景技术
例如，在半导体芯片的制造中，使用成膜装置和蚀刻装置。在这些装置中，作为保持半导体晶片的支撑构件，采用有例如利用静电吸附而保持晶片的静电卡盘(chuck)，和一边保持晶片一边加热的附带加热器静电卡盘。
此静电卡盘，是一种晶片支撑构件，其为了在处理时强固地保持晶片，而在晶片支撑构件的内部或与晶片载置面相反侧的面配置静电吸附用电极，对此静电吸附电极外加电压，由此使约翰逊-拉别克(Johnson Rahbek)力和库仑力显现，从而将晶片吸附保持于载置面。
另外，附带加热器静电卡盘，是一种还具有加热晶片的功能的晶片支撑构件，其为了把晶片加热到均一的温度，而在晶片支撑构件的内部或与晶片载置面相反侧的面配置发热用的电极。
特别是，在作为制造半导体装置的半导体晶片(以下称为晶片)的处理工序的PVD、CVD、溅射(sputtering)、SOD、SOG等的成膜工序和蚀刻工序中，在作为被处理物的晶片上以均一的厚度形成均质的膜，和以均一的深度对形成的膜实施蚀刻(etching)的加工处理很重要。
晶片的支撑构件，构成为具有：板状陶瓷构件，其以一主面作为支撑晶片的吸附面(载置面)；金属-陶瓷复合构件(板状体)，其接合于与此板状陶瓷构件的吸附面相反侧的面，在等离子体下处理时，为了迅速向外排出发生于晶片的热，而由制冷剂等冷却金属陶瓷复合构件。
如此结构的晶片支撑构件(静电卡盘台)，例如在特开平10-32239号公报中公开。专利文献1的静电卡盘台50，如图5剖面图所示，其通过接合层54，将埋设了静电吸附用电极52的板状陶瓷烧结体构件51，和陶瓷与铝的复合材板55(金属-陶瓷复合构件)接合而构成。还有，在专利文献1中公开了作为接合层54使用的焊锡或钎料。
【专利文献1】特开平10-32239号公报
然而，在现有的晶片支撑构件中的陶瓷构件和金属-陶瓷复合构件的接合体中，在利用等离子体对晶片实施成膜或蚀刻时，接合层54的周围的露出部曝露在等离子体下，存在陶瓷构件和金属-陶瓷复合构件的接合层54被浸蚀的问题。
由于该接合层54的浸蚀，严重时，陶瓷构件会从金属-陶瓷复合构件上剥落。
即，如图6剖面图所示，在陶瓷构件61和金属-陶瓷复合构件65的接合体60中，钎料层63的中心部存在最大剪应力发生部位G，若该最大剪应力发生部位被等离子体浸蚀，则如图6所示，在G的部分有浸蚀伤发生。因为此浸蚀伤成为非常锐利的伤，所以其与最大剪应力结合，而对作为接合层的钎料层63作用如撕扯这样的力，使陶瓷构件61从金属-陶瓷复合构件65剥落。如此，由于发生于钎料层63的中心的最大剪应力发生部位G曝露于等离子体而被浸蚀，从而因为浸蚀伤和最大剪应力带来的协同效果，接合层(钎料层63)受到显著的损伤，从而接合体60破损。
发明内容
因此，本发明的目的在于，提供一种陶瓷构件跟金属复合构件的接合体，和使用其的晶片支撑构件，该接合体对于浸蚀性或腐蚀性的气氛耐久性优异。
另外，本发明的目的还在于，提供一种在浸蚀性或腐蚀性的气氛中，可以长时间使用的晶片处理方法。
本发明者为了解决这样的课题，锐意研究的结果是得到了如下结论而完成了本发明，即，通过在成为陶瓷构件和金属复合构件的接合体中的接合层的钎料层的端面形成凹陷，能够提高对于等离子体的耐腐蚀性。
本发明提供一种接合层难以被等离子体浸蚀的陶瓷构件和金属复合构件的接合体。
即，本发明的接合体，其特征在于，具有：
陶瓷构件，其具有相互相对的两个主面，在其中一主面上具有第一金属层；金属复合构件，其具有相互相对的两个主面，在其中一主面具有第二金属层；钎料层，其接合所述第一金属层和所述第二金属层，
所述钎料层的外周面，在该外周面的厚度方向的中央部具有凹坑部，该凹坑部的宽度是所述钎料层的厚度的三分之一以上。
另外，在本发明的接合体中，所述凹坑部的内面，优选为弯曲的面。
另外，在本发明的接合体中，优选所述凹坑部的深度是所述钎料层的厚度的0.1倍以上，10倍以下。
另外，在本发明的接合体中，优选为所述凹坑部，通过所述钎料层的所述外周面整体凹向内侧而形成。
另外，在本发明的接合体中，优选为所述外周面，从所述第一金属层的外周边缘及所述第二金属层的外周边缘向内侧离开而定位，此时，进一步优选所述外周面从所述外周边缘向内侧离开的距离，为所述钎料层的厚度的0.1倍以上，是所述第一金属层及第二金属层的最大径的0.18倍以下。
另外，在本发明的接合体中，所述钎料层，优选由铝钎料或铟钎料构成。
另外，在本发明的接合体中，优选所述钎料层的厚度为接合面的最大径的100ppm～3000ppm。
另外，在本发明的接合体中，优选所述钎料层的气孔率为1％～10％。
另外，本发明的晶片支撑构件，其特征在于，具有本发明的接合体，将所述陶瓷构件的另一主面作为载置晶片的面。
另外，本发明的晶片支撑构件，也可以在所述陶瓷构件中内置加热器。
另外，本发明的晶片支撑构件，也可以在所述陶瓷构件中内置静电吸附用电极。
另外，本发明的晶片的处理方法，其特征在于，在本发明的晶片支撑构件的另一主面搭载晶片，通过所述加热器加热上述晶片，及/或向所述静电吸附电极外加电压，吸附所述晶片，对于所述晶片，进行采用等离子体的成膜处理或采用等离子体的蚀刻处理。
如以上而构成的本发明的接合体，因为所述钎料层的外周面，在该外周外的厚度方向的中央部，具有所述钎料层的厚度的三分之一以上的宽度的凹坑部，所以即使在半导体制造装置中的等离子体下使用时，也能够保护露出于所述凹坑部的内面的所述钎料层的表面免受等离子体的侵蚀，能够防止陶瓷构件和金属复合构件的剥离。
另外，本发明的晶片支撑构件，因为钎料层采用了难以受等离子体的侵蚀的本发明的接合体而构成，所以能够提高耐久性。
此外，本发明的晶片的处理方法，因为采用了钎料层难以曝露在等离子体下，钎料层不易被浸蚀的本发明的晶片支撑构件，所以即使对于晶片，进行采用等离子体的成膜处理或采用等离子体的蚀刻处理，也能够防止钎料层的飞散导致的微粒(particle)的发生，能够防止因微粒的附着导致的成品率的降低。
附图说明
图1是表示本发明的实施方式的静电卡盘的结构的剖面图。
图2A～图2F，是表示用于本实施方式的静电卡盘的接合体中的钎料层的外周的凹陷的部分剖面图。
图3是放大显示用于本实施方式的静电卡盘的接合体中的钎料层的外周的凹陷的剖面图。
图4是表示本发明的晶片支撑构件的He泄漏(leak)试验的测定方法的概要的剖面图。
图5是现有的陶瓷构件和金属-陶瓷复合构件的接合体的剖面图。
图6是放大显示现有的陶瓷构件和金属-陶瓷复合构件的接合体中的钎料层的外周部的剖面图。
具体实施方式
以下，参照图纸，说明本发明的实施方式。
图1是表示本发明的实施方式的静电卡盘的结构的剖面图。
本实施方式的静电卡盘，是采用了本发明的接合体1而构成的一例的支撑构件100，接合体1通过钎料层接合陶瓷构件12和金属复合构件16而成。
在接合体1中，在内置了静电吸附用电极11的板状的陶瓷构件12的一主面上形成有金属层13，此外在金属复合构件16的一主面上形成有金属层15，金属到13和15由钎料层14接合。然后形成通过贯通金属复合构件16而内置于陶瓷构件12的静电吸附用电极11的孔，通过该孔端子17被接合于静电吸附用电极11，向静电吸附用电极11外加电压。如以上，构成晶片支撑构件100。
在如此构成的晶片支撑构件100中，若向静电吸附电极11外加直流电压，则搭载于陶瓷构件12的上面的半导体晶片(未图示)被坚固地吸附。
在本发明的接合体1中，其特征在于，通过由钎料层14接合金属层13和金属层15之间，从而接合陶瓷构件12和金属复合构件16，不过在本发明中，特别是钎料层14的端面(外周面)的中央部凹向内侧，此凹陷区域的宽度为钎料层14的厚度(a)的三分之一以上。
从图2A到图2F，分别是本发明的接合体1的部分剖面图，放大显示钎料层14的外周部分的凹陷。在本发明的接合体1中，如图2A、图2B及图2C所示，因为钎料层14的端面，在厚度方向的中央部，有至少钎料层14的厚度的三分之一的区域凹向内侧，所以即使在等离子体气氛下使用时，在凹陷的内部也不会有等离子体充分地旋入，在凹陷中的等离子体密度降低。
因此，即使在若等离子体直接暴露于作为接合层的钎料层14，而钎料14被浸蚀的等离子体状态下使用时，因为凹陷内部的等离子体密度降低，所以接合层(钎料层14)也难以被浸蚀。由此，可以从等离子体下保护最大剪应力的发生的钎料层14的中心部位，能够提高接合体1的耐久性，提高可靠性。
另外，在此钎料层14中，凹陷的内面如图2A所示，优选具有弯曲的剖面形状。如此若凹坑的内面弯曲，则例如能够更有效地防止等离子导致的钎料层14的浸蚀。其理由是因为通过弯曲的内面，不仅凹陷的等离子体密度降低，在施加要剥落接合层(钎料层14)的剪应力时，因为凹陷内没有角，所以在凹陷内，没有成为破坏基点的地方。例如，若凹坑内有切入形态的部分，则在剪应力作用时，有从该部分产生破坏的可能。
另外，此凹陷的深度d，优选为钎料层14的厚度a的0.1倍～10倍。若凹陷的深度d，为钎料层14的厚度a的0.1倍以上，则凹陷内部的等离子体密度变小，能够进一步降低等离子体导致的钎料层14的浸蚀。另外，若等离子体的密度高，则浸蚀速度变大，但是，由于接合层(钎料层14)凹陷，在此凹陷内部的等离子体密度降低，从而浸蚀速度降低。
然而，当凹陷的深度低于钎料层14的厚度a的0.1倍，因为凹陷的深度d过浅，等离子体能够比较容易地进入凹陷的内部，所以不能有效地使等离子密度降低，难以抑制浸蚀速度。更优选为，凹陷至钎料层14的厚度a的一倍以上，由此，能够进一步降低在凹陷内的等离子体导致的浸蚀。
另外，在使钎料层的外周面凹陷而制作的凹坑中，若凹陷的深度d超过钎料层14的厚度a的10倍，则凹陷的形状如图2所示的形状，凹陷的前端的曲率半径变得过小，有凹陷的前端有可能作为破坏的起点而起作用。因此，钎料层的外周面塌陷的凹陷的深度d，优选为钎料层14的厚度a的10倍以下。如此从破坏的起点的观点出发，如图2A所示的凹陷的形状，因为难以成为破坏的起点，所以优选。即，优选钎料层14的端面，如图2A所示，通过向内侧弯曲而凹陷，而形成凹坑。
另外，钎料层14的端面，如图2D、图2E、图2F所示，优选遍及整体而凹向内侧。如图2D、图2E、图2F所示，通过遍及钎料层14的整体而凹陷，在钎料层14的端面的大致整面处于高密度的等离子体中的情况消失，可以进一步抑制钎料层14的等离子体浸蚀。作为如此的凹陷的形状，有各种的形状，不过，例如，如图2D所示，剖面为椭圆形状的一部分构成的形状的凹坑，不仅凹陷部分的等离子体密度降低，而且凹陷的内面没有角，难以成为由应力集中导致的破坏起点。
另外，凹陷中的a(钎料层14的厚度)与b(凹陷部的深度)的比也很重要。具体来说，凹陷的ab比(＝b/a)优选为0.1倍以上。如果凹陷的ab比是0.1倍以上，则形成钎料层14的厚度的十分之一以上的凹陷的深度b。在等离子体浸蚀接合层(钎料层14)时，等离子体的密度高，浸蚀速度变大，但是通过接合层(钎料层14)凹陷，在此凹陷的内部的等离子体密度降低，浸蚀速度降低。然而，当凹陷的深度b低于钎料层14的厚度的0.1倍，因为凹陷过浅，等离子体能够比较容易地侵入凹陷的内部，所以不能有效地降低等离子体密度，不能有效地使浸蚀速度降低。
另外，除了图2F所示的凹坑，钎料层14的端面的凹陷的深度b，优选为钎料层14的厚度a的10倍以下。若凹陷的深度b超过钎料层14的厚度的10倍，则前端的曲率半径变得过小(角度变得过于锐利)，有凹陷的前端作为破坏的起点而起作用的可能。
另外，钎料层14的端面的凹坑，如图2F所示，优选钎料层14的端面(外周面)整体位于金属层13、15的外周边缘的内侧。如此，若钎料层14的外周面的上端及下端位于金属层13、15的外周边缘的内侧，钎料层14的端面整体进入到金属层13、15的外周边缘的内侧，则能够保护钎料层14的端面整体不受来自等离子体浸蚀。
如此通过使钎料层14的端面整体位于金属层13、15的外周边缘的内侧，能够将来自等离子体对钎料层14的浸蚀减少到极小。即，使钎料层14的端面的中央部塌陷为凹陷时，在最大剪应力的发生的中心部附近，能够确实地防止来自等离子体的浸蚀，不过，位于陶瓷构件12和金属复合构件16的接合部的附近的接合层，却有受到来自等离子体的浸蚀的可能。此陶瓷构件12和金属复合构件16的附近的接合层中的剪应力小，但有来自等离子体的浸蚀发生，不为优选。然而，如果钎料层14的端面整体，以位于金属层13或15的外周边缘的内侧的方式塌陷，则能够防止钎料层14的端面整体的等离子体浸蚀的发生。如此，为了使钎料层14的端面整体位于金属层13或15的外周边缘的内侧，预先，要把握钎焊前的钎料的尺寸和钎焊后的钎料流动的位置的关系，在钎焊后可以调节钎料的大小和量，以使钎料层14的端面达到预期的位置。
另外，如图2F所示，钎料层14的端面整体，同样通过位于金属层13、15的外周边缘的内侧而构成时，钎料层14的端面和金属层13、15的外周边缘间的距离，也可以是钎料层14的厚度的10倍以上。
即，将钎料层14的端面的凹陷的深度b，限制在钎料层14的厚度a的10倍以下的理由，是因为若凹陷的深度b超过钎料层14的厚度的10倍，则前端的曲率半径变得过小，有凹陷的前端作为破坏的起点而起作用的可能。
然而，使钎料层14的端面整体，同样位于金属层13、15的外周边缘的内侧时，由于不是宽度慢慢变窄这样的凹坑，凹陷的前端不会作为破坏的起点起作用。
因此，在钎料层14的端面整体同样位于金属层的外周边缘的内侧的凹坑中，凹陷的深度可以是钎料层14的厚度的10倍以上，越深越能够有效地防止钎料层14的等离子体侵蚀。
但是，在钎料层14的端面整体同样位于金属层的外周边缘的内侧的凹坑中，若凹坑的深度(钎料层14的端面与金属层13、15的外周边缘间的距离)变得太大，则因为与金属层的径相比，钎料层14的径变得过小，所以搭载晶片的面的面内的温度差变大。
因此，钎料层14的端面从金属层13、15的外周边缘离开的距离，优选为金属层13、15的最大直径的0.18倍以下。
即，若钎料层14的端面从金属层13、15的外周边缘离开的距离，超过金属层13、15的最大直径的0.18倍，则即使由金属层13、15覆盖了陶瓷构件12的另一主面整体，钎料层14和金属层13、15的接合面积还是变小。
如此，若钎料层14和金属层13、15的接合面积变小，则陶瓷构件12和金属复合构件16间的热传递变差，在作为晶片支撑而使用的情况下，把由晶片产生的热传递至金属复合构件16而排热的散热功能不充分。如此若热的排出变得不充分，则晶片的面内的温度差变大，在晶片上以均一的厚度成膜困难。因此，在此晶片上所制作的例如半导体芯片的成品率降低等的问题产生。
因此，钎料层14的端面和金属层13、15的外周边缘之间的间隔，优选为金属层13、15的最大直径的0.18倍以下，更优选为0.12倍以下。
从以上，钎料层14的端面和金属层13、15的外周边缘的间隔，与金属层13、15的外周边缘相比，为钎料层14的厚度的0.1倍以上，为了进一步加大向钎料层14侧的等离子体的侵入防止效果，更优选为1倍以上。另外，钎料层14的端面和金属层13、15的外周边缘的间隔，为金属层13、15的最大直径的0.18倍以下，更优选为0.12倍以下。
还有，如果金属层13、15为薄的圆板状，则金属层13、15的最大径，能够由此直径表示。另外，如果金属层13、15为四角形，则最大径能够由对角线的尺寸表示。如果金属层13、15为椭圆形等，则椭圆形的长轴成为最大径。总之能够在板状的金属层13、15之中描绘的最大的直线的长度为最大径。
另外，钎料层14，优选由铝钎料或铟钎料构成。其理由是因为在铝钎料还有铟钎料之中，是软而容易变形的钎料。即，如图3(放大显示本发明的陶瓷构件12，和金属复合构件16的接合体1中的钎料层14的外周的凹陷的剖面图)所示，在钎料层14中，即使最大剪应力在钎料层14的中央部34发生，因为钎料层14自身变形，所以陶瓷构件12的裂纹也难以发生。特别是，由半导体制造装置加工处理晶片时，曝露在-10℃～150℃左右的温度循环下，不过即使在这样的温度循环下，因为钎料自身变形，所以在陶瓷构件12中也没有裂缝发生。作为钎料，也能够使用Au-Sn钎料，但因为Au-Sn钎料非常硬，所以钎料自身对于应力失去变形，所以在-10℃～150℃循环下，在陶瓷构件12有裂缝发生的可能。
另外，钎料层14的厚度优选为，接合面(金属层和钎料层的接合面)的最大径的100ppm～3000ppm。这是因为在作为半导体制造装置用的晶片支撑构件100而使用时，曝露于-10℃～150℃左右的温度循环下，因此若钎料层14的厚度比接合面的最大径的100ppm薄，则钎料无法呼应在温度循环下发生的应力而变形，所以陶瓷构件12有裂缝进入。此外，为了使钎料层14能够呼应温度循环下发生的应力而变形，其优选为500ppm以上，若为500ppm以上，则能够有效地防止在陶瓷构件12中的裂缝的发生。另外，若钎料层14的厚度比接合面的最大径的3000ppm厚，则即便使钎料层14的端面的厚度方向的中心部凹陷至钎料层14的厚度的三分之一以上，等离子体也会容易地浸蚀钎料层14，所以钎料层14由等离子体浸蚀，严重时，会发生钎料的破坏和从陶瓷构件12有钎料层14的剥落。因此，钎料层14的厚度，优选为接合面的最大径的3000ppm以下，更优选为2000ppm以下，这是为了使等离子体难以到达钎料层14的端面。
另外，钎料层14优选具有气孔，其气孔率优选为1％～10％。通过在钎料层14的内部具有气孔，钎料层14会易于变形，即使曝露于温度循环下，在陶瓷构件12上也难以发生裂缝。钎料层14的气孔，是以直径10μm以下程度的细小的气孔均一地分散于钎料中而存在，不过，此气孔率实际上可以从制品切下钎料层14并取出，根据阿基米德(Archimedes)法计算出气孔率。若钎料层14的气孔率比1％小，则因为有钎料变硬的倾向，所以在曝露于温度循环下时，钎料层14无法变形，陶瓷构件12有发生裂缝的情况。因此，钎料层14的气孔率优选为1％以上，此外为了使承受了应力的钎料层14容易变形，钎料的气孔率进一步优选为2％以上。另外，在钎料层14的气孔率超过10％时，因为通过气孔He通过钎料层14，所以，有不能作为半导体制造装置用的晶片支撑构件100使用的问题。此外，更优选钎料层14的气孔率为8％以上，以使气孔的分布状态即使有一些偏差，He也不会在钎料层14中通过。
另外，在本发明的晶片支撑构件100中，陶瓷构件12，具有与金属-陶瓷复合构件16的接合体1，陶瓷构件12，为板状，以与金属-陶瓷复合构件16侧的主面相对的另一(相反侧)主面为晶片载置面12a，以此为特征形成晶片支撑构件100，是因为将本发明的接合体1用于晶片支撑构件100，优选使用于在PVD工序结束后等，载置晶片等待直到接下来的工序中。
另外，在晶片支撑构件100中，陶瓷构件12，优选在内部内置加热器(未图示)。通过在本发明的晶片支撑构件100的陶瓷构件12中内置加热器，能够用于加热晶片的用途。这样的晶片支撑构件100，作为半导体装置，能够应用子被称作蚀刻工序和CVD工序的工序。在这些工序中，由于是利用等离子体在晶片上成膜，把形成的膜蚀刻成期望的形状的工序，所以在由钎料层14将内置了加热器的陶瓷构件12接合于金属复合构件16的结构中，因为钎料层14难以直接曝露于等离子体，所以本发明的效果被充分地发挥。
另外，在晶片支撑构件100中，陶瓷构件12，优选在内部内置静电吸附电极11。作为将本发明的晶片支撑构件100，使用于半导体的制造中的PVD工序时最佳的结构，是在陶瓷构件12中内置静电吸附用电极11的情况，和在陶瓷构件12中内置静电吸附用电极11，及未图示的加热器情况。所谓PVD工序，是把晶片吸附于陶瓷构件12之上，使发生于半导体装置内的等离子体接触目标(target)，把来自目标的成膜材料吸附于晶片支撑构件100的晶片上，在其上成膜的工序。因为在此工序中，等离子体也经常被使用，所以通过本发明的陶瓷构件12和金属复合构件16的接合体1的结构，耐久性的提高等的效果极大，故为优选。
本发明的实施方式的静电卡盘，在向静电吸附用电极11外加电压，将晶片吸附于载置面12a上时，因为能够使晶片紧贴在载置面12a上，所以能够高效地向载置面12a传递热。另外，因为能够向晶片迅速传递载置面12a的热，所以能够将晶片加热到希望的温度。此外，若由静电吸附用电极11吸附晶片，则能够容易地将载置面的热传递给晶片，因此能够减小晶片的面内的温度差。另外，在实施基于半导体薄膜的等离子体的成膜处理，或基于等离子体的蚀刻处理时，晶片及晶片支撑构件曝露于等离子体下，接合层被蚀刻而附着于晶片上，有例如不能按设计形成晶片上的配线，或断线的可能。但是，在本发明的晶片支撑构件100中，因为利用接合层的凹陷，接合层难以被腐蚀，所以能够防止腐蚀的接合层变成微粒而附着于晶片上。因此，能够无断线和短路地形成晶片上的元件的配线，在晶片上能够形成遵循设计的配线。
如以上，若采用本发明的晶片支撑构件100，进行等离子体气氛中的成膜或蚀刻处理，因为能够有效地防止接合层的腐蚀，所以能够实现微粒的发生极少的优异的晶片处理，能够提供一种成品率高的晶片处理方法。
另外，在具有静电吸附用电极11的晶片支撑构件100上，还具有加热晶片的加热器电极，据此能够将上述晶片加热到希望的温度，所以以高温对晶片通过等离子体CVD成膜处理，能够在高温下进行高效率的蚀刻处理。
若使用本发明的晶片支撑构件100进行成膜处理和蚀刻处理，则由于能够有效地防止30nm以上的微粒的发生，所以能够提供对应于DRAM和MPU、ASIC的金属配线的60nm以下的半径的下一代半导体元件的制造工序用的晶片支撑构件。
接下来，说前本发明的陶瓷构件12和金属复合构件16的接合体1的其他结构的示例。
作为陶瓷构件12，氮化铝、氧化铝、氮化硅的陶瓷为优选。把如图1所示的静电卡盘，作为半导体制造装置用的晶片支撑构件100使用时，根据被约翰逊-拉别克(Johnson Rahbek)力或库仑力大致区别的晶片吸附机理(mechanism)，选定陶瓷材料，不过，在期望约翰逊-拉别克力时，作为陶瓷构件12，从其体积固有阻抗的观点出发，优选为氮化铝。
金属复合构件16，优选具有高热传导率。具体来说，金属复合构件16的热传导率，优选为100W/(m·K)以上。若金属复合构件16具有高热传导率，则将本发明的接合体作为晶片支撑构件使用时，晶片由等离子体处理时所发生的热，通过晶片支撑构件100，能够高效率地排出到等离子体处理区域外。
此外，为了减少以钎料层14接合陶瓷构件12和金属复合构件16时发生的翘曲，优选使金属复合构件16的热膨胀系数和陶瓷构件12的热膨胀系数尽可能一致。具体来说，金属复合构件16的热膨胀系数，调整到陶瓷构件12的热膨胀系数的±20％以内，更优选调整到±10％以内。如果具有以上的特性，任何这样的组成的金属复合构件16都能够使用，但在本发明中，作为金属复合构件16的材料，优选采用金属-陶瓷复合材料，或硅-铝合金。这里，所谓硅-铝合金，是在硅中添加了铝的合金。
作为金属-陶瓷复合材料，优选作为铝和碳化硅的复合材料的AlSiC和在AlSiC中混合了Si的复合材料，在AlSiC中混合了Si3N4的复合材料。由这样的材料构成的金属复合构件16，容易取得100W/(m·K)以上的高热传导率，此外陶瓷构件12为氮化铝、氧化铝、氮化硅时，因为与金属复合构件16的热膨胀系数差容易调整到±20％以内，故而优选。
另外，作为陶瓷构件12使用氮化铝时，如前述，因为AlSiC、在AlSiC中混合了Si的复合材料，在AlSiC中混合了Si3N4的复合材料热传导率高，对氮化铝容易调整热膨胀系数，所以优选为金属复合材料16。
作为金属-陶瓷复合材料，也可以采用AlSiC、在AlSiC中混合了Si的复合材料，在AlSiC中混合了Si3N4的复合材料以外的材料。
作为硅-铝合金，优选硅为55～96质量％余量由铝组成的合金。硅-铝合金，根据需要也可以将镁、镍等作为微量成分而含有。如此由硅-铝合金构成的金属复合构件16，容易取得100W/(m·K)以上的高热传导率，此外陶瓷构件12为氮化铝、氧化铝、氮化硅时，可以将硅-铝合金的热膨胀系数，调整到陶瓷构件12的热膨胀系数的±20％以内。特别是陶瓷构件12由氮化铝构成时，硅-铝合金的硅含量为81～91质量％，更优选为84～88质量％。还有，本发明不限定于上述组成的硅-铝合金。
另外，作为陶瓷构件12在使用氮化铝时，硅-铝合金，因为热传导率高，对氮化铝易于调整热膨胀系数，所以优选作为金属复合构件16的材料。
在上述的陶瓷构件12和金属复合构件16的各自的主面，形成金属层13、15。金属层13、15，优选由如下中选择的一种或两种以上而形成：即，与钎料层14的湿润性良好的Ni、Au、Ag、Cu。更优选由从Ni、Au中选择的一种或两种形成。这是因为从Ni、Cu选择的一种或两种，与铝钎料或铟钎料的湿润性良好。金属层13、15的形成，为了能够容易地管理厚度，所以可以通过镀敷法、溅射法进行。
在如此形成的金属层13、15间介入钎料层14而接合。在钎料层14，使用铝钎料和铟钎料等接合。由钎料层14接合陶瓷构件12和金属复合构件16时，陶瓷构件12和金属复合构件16的热膨胀系数同等，但是，钎料层14自身为金属，具有比陶瓷构件12和金属复合构件16大的热膨胀系数。
以此结构提高温度直至钎料层14的熔化温度而接合后，若返回到室温，则因为钎料层14的热收缩，要比陶瓷构件12和金属复合构件16的热收缩大，所以如图3所示，在钎料层14的中心部34有最大剪应力发生。但是如图2A、图2B、图2C、图2D、图2E、图2F所示，如果钎料层14的端面的中央部(至少是钎料层14的厚度的三分之一的区域)凹向内侧，因为在凹陷部分能够使等离子体密度降低，所以最大剪应力发生的钎料层14的中央部，能够防止被等离子体浸蚀。该最大剪应力，发生在钎料层14的中心部34，这被认为即使只有钎料层14的最中心部分凹陷，也能够取得同样的效果，但实际上，若不使钎料层14的厚度的三分之一以上的区域凹陷，则无法得到同样的效果。这是因为最大剪应力虽然确切地发生于中心部分，但因为作为其附近的应力也极大，所以，若凹陷比钎料层14的厚度的三分之一小，则以最大剪应力为标准的应力发生的部分，被等离子体浸蚀，严重时，发生接合层(钎料层14)的破坏和由此引发的剥落。
接下来，以晶片支撑构件100为例，说明本发明的陶瓷构件12和金属复合构件16的接合体1的制造方法。
作为构成晶片支撑构件100的陶瓷构件12，能够采用氮化铝质烧结体。除此之外还可以使用氮化硅质烧结体，氧化铝。氮化铝质烧结体的制造，按以下步骤进行。首先，在氮化铝粉末中，添加以质量换算为15质量％以下程度的氧化铈，采用IPA和氨基甲酸乙酯球(urethane ball)由球磨机混合24～48小时。使由此得到的氮化铝的浆液(slurry)通过200～500筛孔(mesh)，除去氨基甲酸乙酯球和球磨机壁的屑。之后，用防爆干燥机以120～150℃左右的温度，干燥24～36小时左右，除去IPA。如此而得到均质的氮化铝混合粉末。
接着，在此混合粉末中混合丙烯系的粘合剂和溶媒，制造氮化铝质的釉浆(slip)，以刮刀法(doctor blade method)进行带铸(type casting)。多层重叠得到的氮化铝的带。在这样得到的成形体上，以丝网印刷法，形成成为静电吸附用电极和加热器的钨等的具有导电性的粉体，在空白带上涂敷希望的粘合液，多层重叠带挤压成形而得到成形体。
以上是基于带铸的方法，但也有在得到的氮化铝混合粉末中混合丙烯系粘合剂和石蜡系蜡等，通过CIP和模具挤压法成形的方法。
如此得到的成形体，在非氧化性气体气流中，以300～700℃进行2～10小时左右的脱脂，再在非氧化性气氛中，在0.2Mpa以上、200Mpa以下的压力下，以1800℃～2000℃的温度保持0.5小时～10小时，使之烧结。如此得到埋设了放热体的氮化铝质烧结体。
对如此得到的氮化铝质烧结体实施机械加工而成为规定的形状的陶瓷构件12。再采用金属化(metalization)法等的方法，接合用于向静电吸附用电极11外加电压的端子17。接着，在所得到的陶瓷构件12的接合面和预先准备的金属复合构件16的接合面上，形成金属层13、15。具体来说，例如，以溅射法和镀敷法，使Ni等形成0.5～6μm的厚度，作为金属层13、15。
此后，在金属层13、15之间夹着铝钎料，进行抽真空，真空度保持在1×107～1×10-4Pa左右，以550～600℃的温度进行5～300分钟钎焊。在以550～600℃接合前，以氩和氮等的非氧化性气体置换，若一边流通这些气体，一边将真空度保持在0.1～13Pa左右进行接合，则铝钎料的流动性良好，故而优选。此后，使钎料层14的端面凹陷。
在本实施方式中，作为凹坑部，可列举具有如图2A、图2B、图2C、图2D、图2E、图2F所示的剖面形状的凹坑。具有如图2A、图2B、图2C、图2E、图2F所示的剖面形状的凹陷，使用具有各剖面形状所对应的形状的夹具(jig)，例如，能够以手工作业描绘制作钎料层14。另外，如果是像图2D这样的剖面形状的凹坑，则采用与金属层13、15的涂抹性良好的作为钎料层14，接合时的接合温度为550～600℃，使接合时的气氛压力作为10-4Pa以下后，如果与非氧化性气氛置换，调节到0.1～13Pa，则能够形成。如此能够得到图1所示的本发明的接合体1构成的晶片支撑构件100。
【实施例1】
在实施例1中，作为构成晶片支撑构件的陶瓷构件，采用按照如下而制作的氮化铝质烧结体。
首先，在氮化铝粉末中添加以重量换算15质量％以下左右的氧化铈，使用IPA和氨基甲酸乙酯球，通过球磨机混合36小时。使据此混合得到的氮化铝的浆液通过200筛孔，去除氨基甲酸乙酯球和球磨机壁的屑。此后，用防爆干燥机以120℃的温度干燥24小时，除去IPA，得到均质的氮化铝混合粉末。
然后，在此混合粉末中混合丙烯系的粘合剂和溶媒，制作氮化铝质的釉浆，以刮刀法进行带铸。多层层叠所得到的氮化铝的带。以丝网印刷法，在这样得到的成形体中，形成由静电吸附用电极和加热器构成的钨等具有导电性的粉状体，在空白带上涂敷规定的粘合液，多层重叠带挤压成形，以450mm得到厚度20mm左右的成形体。将所得到的成形体在非氧化性气体气流中，以500℃的温度，进行5小时的脱脂，再在非氧化性气氛中，10Mpa以下的压力下，以1900℃左右的温度保持5小时进行了烧结。这样得到埋设了静电吸附用电极和加热器的氮化铝质烧结体。
对这样得到的氮化铝质烧结体，以
Figure C20061010114300182
320mm实施机械加工，成为厚10mm的圆板状。再通过金属化(metalization)法，接合用于向静电吸附用电极和加热器外加电压的端子。通过镀敷法，在由得到的陶瓷构件的接合面和预先准备的金属-陶瓷复合构件的接合面所构成的金属复合构件的接合面上，以Ni作为金属层而形成。
此后，在金属层之间夹着JIS 4N04的铝钎料，一边进行抽真空，一边流通氩，将真空度保持在1.3Pa，以580℃左右的温度进行120分钟左右的钎焊。此后，为了使钎料层14的端面凹陷，以预先准备的不锈钢夹具描绘钎料层的端面，在钎料层的端面形成希望的凹陷。如此得到实施例1的晶片支撑构件。
在实施例1中，使用能够使由以上的方法得到的晶片支撑构件的钎料层的端面凹陷的凸状的夹具，制作凹陷的宽度不同的晶片支撑构件。钎料层的厚度，是在中心附近5点，在周围附近5点的共计10点，测定钎焊前的陶瓷构件和金属复合构件的厚度，在钎焊后测定相同点的厚度，从钎焊后厚度的平均减去钎焊前的陶瓷构件和金属复合构件的平均厚度，以此作为钎料层的厚度。
此后，将所得到的晶片支撑构件，曝露于真空容器内的氩等离子体中100小时，观察在曝露于氩等离子体前后的钎料层的接合状态。此钎料层的接合状态的评价，采用超声波探伤法进行。以由超声波探伤法判断为钎料层的破坏、或者剥落的部分的面积除以接合面积的值，作为氩等离子体处理后的接合剥落而评价。还有，这里所说的接合面积，是指含钎料层的凹陷的前端部分的横剖面的剖面积，指在与金属层平行的钎料层的横剖面之中最小的剖面积。在此评价中，如果全部未剥落则为0％，如果全面剥落则成为100％。表1显示实施例1的结果。
【表1】
试料No.  钎料层的厚度    凹坑宽度    凹坑形状    氩等离子体处理后的接合剥落
          (mm)           /钎料厚度
11        0.30           1/1.1        图2C            2.0％
12        0.30           1/1.5        图2C            2.2％
13        0.30           1/2          图2C            2.5％
14        0.30           1/2.5        图2C            2.7％
15        0.30           1/3          图2C            2.9％
＊16      0.30           1/4          图2C            5.0％
＊17      0.30           1/5          图2C            6.0％
＊18      0.30           1/6          图2C            8.0％
＊19      0.30           0            图2C            10.0％
*标记表示是本发明的范围之外。
试料No.11～15的晶片支撑构件，是本发明的晶片支撑构件，其在钎料层的端面中，厚度方向的中央部，至少到达所述钎料层的厚度的三分之一的区域并凹向内侧。如表1所示，试料No.11～15的晶片支撑构件，只观测到氩等离子体处理后的接合剥落全部低于5％这样极少的剥落。
即，凹陷的宽度为钎料层的厚度的三分之一以上的本发明的晶片支撑构件，可知利用钎料层的端面的凹陷的效果，对于剥落表现优异。
另一方面，在作为本发明的范围外的试料的No.16～19的晶片支撑构件中，氩等离子体处理后的接合剥落为5％以上，特别是完全未制作凹陷的试料No.19，氩等离子处理后的接合剥落为10％，可观测到毁灭性的接合层剥落。
【实施例2】
在实施例2中，制作具有内面弯曲的凹坑的晶片支撑构件而进行评价。
在实施例2中，用与实施例1同样的方法制作支撑构件，使用凸状的夹具，其能够使所得到的晶片支撑构件的钎料层凹陷，手工作业描绘钎料面，制作晶片支撑构件。然后，与实施例1同样地进行评价。表2显示其结果。
【表2】
试料No.   钎料层的厚度    凹坑宽度    凹坑形状    氩等离子体处理后的接合剥落
          (mm)            /钎料厚度
21        0.30            1/2.5        图2C            2.7％
22        0.30            1/3          图2C            2.9％
23        0.30            1/2.5        图2A            2.5％
24        0.30            1/3          图2A            2.6％
如表2所示，判定为，与图2C所示的凹陷形状的试料No.21、22相比，图2A所示的凹陷形状的试料No.23、24的一方，氩等离子体处理后的接合剥落的发生减少。图2A所示的凹陷的形状，是弯曲的，其凹坑的内面的剖面形状由椭圆形的一部分构成。
【实施例3】
用与实施例1同样的方法，制成晶片支撑构件，采用的夹具，可使所得到的晶片支撑构件的钎料层厚度的三分之一，如图2C一般塌陷，以手工作业描绘钎料面，变化凹坑的深度，如此制作晶片支撑构件。然后，与实施例1同样地进行评价。表3显示其结果。
【表3】
试料  钎料层的厚    凹坑宽度    凹坑形状    凹坑深度    氩等离子体处理后的
No.   度(mm)        /钎料厚度               /钎料厚度       接合剥落
31    0.30          1/3          图2C        0.09            3.5％
32    0.30          1/3          图2C        0.10            2.9％
33    0.30          1/3          图2C        1.0             2.4％
34    0.30          1/3          图2C        5.0             2.0％
35    0.30          1/3          图2C        10.0            2.9％
36    0.30          1/3          图2C        11.0            3.6％
表3的试料No.31～36均为本发明的范围内的试料，氩等离子体处理后的接合剥落，全部为低于5％这样良好的数值。
特别是，钎料层的端面的凹坑的深度为钎料层的厚度的0.1倍～10倍的试料No.32～35，氩等离子体处理后的接合剥落更为优异在2.9％以下。
但是，凹坑的深度为钎料层的厚度的0.1倍～10倍的范围之外的试料No.31和36，氩等离子体处理后的接合剥落成为3.5％、3.6％，氩等离子处理后的接合剥落与试料No.32～35比较，可见有所劣化。
【实施例4】
用与实施例1同样的方法，制成晶片支撑构件，所使用的夹具，其能够使所得到的晶片支撑构件的钎料层厚度的三分之一，如图2D一般，凹陷成由椭圆形的一部分构成的形状，以手工作业描绘钎料层的端面，改变ab比，如此制作晶片支撑构件。然后，与实施例1同样地进行评价。表4显示其结果。
【表4】
试料  钎料层的厚    凹坑宽度/    凹坑形状   ab比    氩等离子体处理后的
No.   度(mm)        钎料厚度                             接合剥落
41    0.30          1/1           图2D      0.1            2.9％
42    0.30          1/1           图2D      0.2            1.9％
43    0.30          1/1           图2D      1.0            1.7％
表4所示的No.41～43的试料，全部是本发明的最佳的范围内的示例，氩等离子体处理后的接合剥落全部良好在5％以内。另外，在钎料层的端面中的凹坑的内面由椭圆形的一部分构成，ab比小至0.1的试料No.41中，相对于氩等离子体处理后的接合剥落为2.5％，在ab比为0.2％以上的试料o.42、43中，可知剥落大幅被改善到1.9％以下。
【实施例5】
使用夹具，其使通过与实施例1同样的方法得到的晶片支撑构件的钎料层，贯通厚度的整体，如图2D所示那样凹陷，以手工作业描绘钎料层的端面，变改凹坑的深度，如此制作晶片支撑构件。然后，与实施例1同样地进行评价。表5显示其结果。
【表5】
试料  钎料层的厚    凹坑深度/    氩等离子体处理后的
No.   度(mm)        钎料层厚度      接合剥落
51    0.30          0.05             2.5％
52    0.30          0.1              1.9％
53    0.30          5.00             1.2％
54    0.30          10.00            1.0％
55    0.30          11.00            2.6％
表5所示的试料均为本发明的范围内的示例，氩等离子体处理后的接合剥落全部在5％以内。
此外，钎料层的端面弯曲而凹陷的凹坑的深度，为钎料层的厚度的0.1倍～10倍的试料No.52～54，可知氩等离子处理后的接合剥落为1.9％以下，更为优选。
【实施例6】
在实施例6中，分别将与实施例1同样制作氮化铝质烧结体构成的陶瓷构件和金属复合构件，以钎料层的端面与金属层的外周边缘相比位于内侧的方式进行钎焊，从而制作钎料层的端面的位置不同的晶片支撑构件。此钎料的端面的位置，预先把握钎料的钎焊前的尺寸和钎焊后的料焊流动的位置(钎焊后的钎料端面的位置)的关系，在钎焊后，使钎料层的端面比对金属层的外周边缘，成为内侧的规定的位置(从金属层的外周边缘到钎料层的厚度的0.05倍～从金属层的外周边缘到金属层的最大直径的0.25倍的范围)，如此调节钎料的大小制作晶片支撑构件。
然后，与实施例1同样地进行评价。
此外，在晶片支撑构件的金属复合构件侧的内部，流通50℃的温水，载置硅晶片，以IR摄像机，测定硅晶片的中心部5点和周部5点的合计10点的温度，把从该测定值中最大的温度减去最低温度的温度，作为均热性的标准。表6显示其结果。
【表6】
试料  钎料层的厚  从金属层的外周边缘到钎料层的   氩等离子体处理后的   均热℃
No.   度(mm)               端面的距离                 接合剥落
61    0.30             钎料厚度的0.1倍                0.5％            1.5
62    0.30             钎料厚度的1.0倍                0％              1.2
63    0.30            钎料厚度的10.0倍                0％              1.4
64    0.30        金属层的最大直径的0.12倍            0％              1.5
65    0.30        金属层的最大值经的0.18倍            0％              1.9
66    0.30            钎料厚度的0.09倍                0.9％            1.3
67    0.30            钎料厚度的0.05倍                1.5％            1.5
68    0.30        金属层的最大直径的0.20倍            0％              5.0
69    0.30        金属层的最大值径的0.25倍            0％              5.1
表6所示的试料均为本发明的范围内的示例，可知氩等离子体处理后的接合剥落优异，小至1.5％以下。其与作为规定本发明的范围的标准的5％以下比较，为极小的值。
另外，所述钎料层的端面，在所述钎料层的厚度的0.1倍～所述金属层的最大直径的0.18倍的范围，与所述金属层的外周边缘相比，位于内侧的试料No.61～65，可知氩等离子体处理后的接合剥落在0.5％以下，并且均热性也最优异，小至1.9℃以下。
此外，与所述金属层的外周边缘相比，位于内侧的金属层间的钎料层的端面的位置，距金属层的外周边缘的距离，比钎料厚度的0.1倍小的0.09倍和0.05倍的试料No.66、No.67，相对于氩等离子体处理后的接合剥落为0.9％、1.5％，试料No.61的接合剥落为0.5％，试料No.62～65、68、69没有接合剥落。
另外，试料No.68、69，其金属层间的钎料层的端面的位置，是从金属层的外周边缘到作为金属层的最大径的直径的0.2倍和0.25倍，其均热性恶化至5℃、5.1℃。
【实施例7】
在实施例7中，分别钎焊由与实施例1同样而制造的氮化铝质烧结体构成的陶瓷构件和金属复合构件，从而制造钎料层的厚度不同的晶片支撑构件。然后，实施例7中，在钎料层的端面，形成宽度为钎料层的厚度的1/3，深度为钎料层厚度的0.10倍的凹部。
将得到的晶片支撑构件，在真空中曝露于氩等离子体中100小时，观察在曝露于氩等离子体前后的钎料层的接合状态。钎料层的接合状态的评价，采用超声波探伤法进行。将由超声波探伤法判断的钎料层的剥落部分的面积，除以以钎料层的凹陷部的前端部分作为最外周的接合面积，使用相除得到的值进行剥落的评价。如果全部未剥落为0％，如果全部被剥落则为100％。此后，实施-10～100℃的温度循环200次。此后，以荧光探伤法测定陶瓷构件有无裂缝。表7显示结果。
【表7】
试料  凹坑宽度   凹坑深度/   钎料厚度/接合   氩等离子体   温度循环后的
No.   /钎料厚    钎料厚度    面的最大径      处理后的接   陶瓷构件的裂
        度                                    合剥落          纹
71    1/3        0.10        100ppm           2.9％           无
72    1/3        0.10        500ppm           2.8％           无
73    1/3        0.10        1000ppm          2.7％           无
74    1/3        0.10        2000ppm          2.5％           无
75    1/3        0.10        3000ppm          2.4％           无
76    1/3        0.10        99ppm            2.9％           有
77    1/3        0.10        80ppm            2.9％           有
78    1/3        0.10        3010ppm          4.0％           无
79    1/3        0.10        3500ppm          4.1％           无
作为本发明的最佳范围内的示例的钎料层的厚度是接合面的最大径的100ppm～3000ppm的试料No.71～75的氩等离子体处理后的接合剥落，全部为2.9％以下，没有温度循环导致的裂缝的发生。
但是，作为铝钎料层的厚度低于接合面的最大径的100ppm的试料No.76、77，因为对于温度循环，钎料层的变形不充分，所以陶瓷构件有裂缝发生。另外，在铝钎料层的厚度超过接合面的最大径的3000ppm的试料No.78、79中，在曝露于氩等离子体之后，钎料层的剥落恶化至4.0％、4.1％。
【实施例8】
在实施例8中，分别钎焊由与实施例1同样而制造的氮化铝质烧结体构成的陶瓷构件和金属复合构件，制造钎料层的厚度不同的晶片支撑构件。钎料层内的气孔率，通过在此铝钎焊时变更载荷而改变。
将制作的晶片支撑构件100，如图4所示，由○型环48密封由螺栓49固定在真空容器41之中。然后，从42所示的方向流通氦气，从43所示的方向抽真空，评价He泄漏量的有无。He泄漏量的有无的确认，采用He泄漏探测器进行。
此后，实施-10～100℃的温度循环200次。此后，以荧光探伤法测定陶瓷构件有无裂缝。此后，切割铝钎料层14，以阿基米德法计算出气孔率。表8显示结果。
【表8】
试料No.   气孔率％    He泄漏             温度循环后的陶瓷构件的裂纹
81        1.0％        无                            无
82        2.0％        无                            无
83        5.0％        无                            无
84        7.0％        无                            无
85        10.0％       无                            无
86        0.1％        无                            有
87        0.5％        无                            有
88        11.0％       有                            无
89        15.0％       有                            无
作为本发明的最佳的范围内的示例的钎料层的气孔率为1％～10％的试料No.81～85中，无He泄漏，且温度循环后，陶瓷构件没有裂缝。
但是，钎料层的气孔率为低于1.0％的0.1％、0.5％的试料No.86、No.87，温度循环后的陶瓷构件观察到裂缝。另外，作为钎料层的气孔率超过10％的11％、15％的试料No.88、No.89中，通过图4所示的He泄漏试验观察到He泄漏。

Claims (17)

1、一种接合体，其特征在于，具有：
陶瓷构件，其具有相互相对的两个主面，并且在其中一主面上具有第一金属层；
金属复合构件，其具有相互相对的两个主面，并且在其中一主面上具有第二金属层；
钎料层，其接合所述第一金属层和所述第二金属层，
在所述钎料层的外周面的厚度方向的中央部具有凹坑部，并且该凹坑部的宽度是所述钎料层的厚度的三分之一以上。
2、根据权利要求1所述的接合体，其特征在于，所述凹坑部的内面是弯曲的面。
3、根据权利要求1所述的接合体，其特征在于，所述凹坑部的深度是所述钎料层的厚度的0.1倍以上，10倍以下。
4、根据权利要求2所述的接合体，其特征在于，所述凹坑部的深度是所述钎料层的厚度的0.1倍以上，10倍以下。
5、根据权利要求1所述的接合体，其特征在于，所述凹坑部通过所述钎料层的所述外周面整体向内侧凹陷而形成。
6、根据权利要求1所述的接合体，其特征在于，所述外周面位于从所述第一金属层的外周边缘及所述第二金属层的外周边缘向内侧离开的位置。
7、根据权利要求6所述的接合体，其特征在于，所述外周面从所述外周边缘向内侧离开的距离，是所述钎料层的厚度的0.1倍以上、所述第一金属层及第二金属层的最大径的0.18倍以下。
8、根据权利要求1～7中的任一项所述的接合体，其特征在于，所述钎料层由铝钎料或铟钎料构成。
9、根据权利要求1～7中的任一项所述的接合体，其特征在于，所述钎料层的厚度是接合面的最大径的100ppm～3000ppm。
10、根据权利要求1～7中的任一项所述的接合体，其特征在于，所述钎料层的气孔率为1％～10％。
11、一种晶片支撑构件，其特征在于，具有权利要求1～7中的任一项所述的接合体，所述陶瓷构件的所述两个主面之中的另一主面是载置晶片的面。
12、根据权利要求11所述的晶片支撑构件，其特征在于，所述陶瓷构件内置加热器。
13、根据权利要求11所述的晶片支撑构件，其特征在于，所述陶瓷构件内置静电吸附用电极。
14、根据权利要求12所述的晶片支撑构件，其特征在于，所述陶瓷构件内置静电吸附用电极。
15、一种晶片的处理方法，其特征在于，使晶片载置于权利要求12所述的晶片支撑构件的另一主面，通过所述加热器电极加热所述晶片后，对所述晶片进行采用等离子体的成膜处理或采用等离子体的蚀刻处理。
16、一种晶片的处理方法，其特征在于，使晶片载置于权利要求13所述的晶片支撑构件的另一主面，向所述静电吸附电极施加电压而吸附所述晶片，同时对所述晶片进行采用等离子体的成膜处理或采用等离子体的蚀刻处理。
17、一种晶片的处理方法，其特征在于，使晶片载置于权利要求14所述的晶片支撑构件的另一主面，向所述静电吸附电极施加电压而吸附所述晶片，并且通过所述加热器电极加热所述晶片后，对所述晶片进行采用等离子体的成膜处理或采用等离子体的蚀刻处理。
CNB2006101011437A 2005-07-04 2006-07-03 接合体和使用其的晶片支撑构件及晶片处理方法 Expired - Fee Related CN100540509C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005194837 2005-07-04
JP2005194837 2005-07-04

Publications (2)

Publication Number Publication Date
CN1891671A CN1891671A (zh) 2007-01-10
CN100540509C true CN100540509C (zh) 2009-09-16

Family

ID=37596905

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101011437A Expired - Fee Related CN100540509C (zh) 2005-07-04 2006-07-03 接合体和使用其的晶片支撑构件及晶片处理方法

Country Status (4)

Country Link
US (1) US7709099B2 (zh)
KR (1) KR100775454B1 (zh)
CN (1) CN100540509C (zh)
TW (1) TWI329625B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865799B1 (ko) * 2007-08-09 2008-10-28 박윤 지그
US10531594B2 (en) 2010-07-28 2020-01-07 Wieland Microcool, Llc Method of producing a liquid cooled coldplate
US9795057B2 (en) 2010-07-28 2017-10-17 Wolverine Tube, Inc. Method of producing a liquid cooled coldplate
US20120026692A1 (en) 2010-07-28 2012-02-02 Wolverine Tube, Inc. Electronics substrate with enhanced direct bonded metal
WO2013033601A2 (en) 2011-09-02 2013-03-07 Wolverine Tube, Inc. Enhanced clad metal base plate
US9281226B2 (en) 2012-04-26 2016-03-08 Applied Materials, Inc. Electrostatic chuck having reduced power loss
US9224626B2 (en) 2012-07-03 2015-12-29 Watlow Electric Manufacturing Company Composite substrate for layered heaters
US9673077B2 (en) 2012-07-03 2017-06-06 Watlow Electric Manufacturing Company Pedestal construction with low coefficient of thermal expansion top
US9623503B2 (en) * 2013-10-31 2017-04-18 Semes Co., Ltd. Support unit and substrate treating device including the same
US20160225652A1 (en) * 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
CN107258012B (zh) * 2015-03-20 2021-04-16 应用材料公司 以高温聚合物接合剂接合至金属基底的陶瓷静电夹盘
CN106328475A (zh) * 2016-10-24 2017-01-11 上海华力微电子有限公司 一种等离子刻蚀设备
EP3707747A4 (en) * 2017-11-10 2021-07-28 Applied Materials, Inc. DOUBLE-SIDED PATTERN CHUCK
JP7507888B2 (ja) * 2020-05-26 2024-06-28 ヘレーウス コナミック ノース アメリカ エルエルシー 複数の片から形成されたプラズマ耐性セラミック体
KR20220124252A (ko) * 2020-08-21 2022-09-13 니뽄 도쿠슈 도교 가부시키가이샤 접합체, 유지 장치, 및 정전 척
JP2022175500A (ja) * 2021-05-13 2022-11-25 新光電気工業株式会社 静電チャック及び静電チャックの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3031737A (en) * 1958-05-23 1962-05-01 Edgerton Germeshausen And Grie Metal-to-non-metal bond and method
JP3622353B2 (ja) 1996-07-12 2005-02-23 東陶機器株式会社 静電チャックステージ及びその製造方法
JP3790000B2 (ja) * 1997-01-27 2006-06-28 日本碍子株式会社 セラミックス部材と電力供給用コネクターとの接合構造
JPH11343571A (ja) * 1998-05-29 1999-12-14 Ngk Insulators Ltd サセプター
JP4436560B2 (ja) 2000-11-27 2010-03-24 京セラ株式会社 ウエハ支持部材
KR100856610B1 (ko) * 2001-03-27 2008-09-03 가부시키가이샤 네오맥스 마테리아르 전자부품용 팩키지 및 그 제조방법

Also Published As

Publication number Publication date
US20070199660A1 (en) 2007-08-30
CN1891671A (zh) 2007-01-10
KR100775454B1 (ko) 2007-11-12
US7709099B2 (en) 2010-05-04
TWI329625B (en) 2010-09-01
KR20070004429A (ko) 2007-01-09
TW200704622A (en) 2007-02-01

Similar Documents

Publication Publication Date Title
CN100540509C (zh) 接合体和使用其的晶片支撑构件及晶片处理方法
JP7155372B2 (ja) 接合体の製造方法および回路基板の製造方法
JP3362113B2 (ja) 耐蝕性部材、ウエハー設置部材および耐蝕性部材の製造方法
Lu et al. A lead-free, low-temperature sintering die-attach technique for high-performance and high-temperature packaging
TW567177B (en) Ceramic connection body, method of connecting the ceramic bodies, and ceramic structural body
US20080029032A1 (en) Substrate support with protective layer for plasma resistance
JP6755879B2 (ja) アルミニウム−ダイヤモンド系複合体及びその製造方法
WO2014080536A1 (ja) 金属－セラミックス接合基板およびその製造方法
KR20170106659A (ko) 금속 본딩된 보호 층을 갖는 기판 지지 조립체
US20040240142A1 (en) Bonding member and electrostatic chuck
CN102149493A (zh) 铝-金刚石类复合体及其制造方法
TW200541377A (en) Supporting unit for semiconductor manufacturing device and semiconductor manufacturing device with supporting unit installed
KR20030007958A (ko) 세라믹스 접합체, 기판 보유 지지 구조체 및 기판 처리 장치
JPWO2002083597A1 (ja) セラミック接合体およびその製造方法、半導体ウエハ用セラミック構造体
JP3539634B2 (ja) 回路搭載用窒化ケイ素基板および回路基板
JP6304923B2 (ja) 金属−セラミックス接合基板およびその製造方法
JP4569077B2 (ja) 半導体あるいは液晶製造装置用保持体およびそれを搭載した半導体あるいは液晶製造装置
JP2005026252A (ja) セラミック回路基板、放熱モジュール、および半導体装置
JP4936877B2 (ja) 接合体とこれを用いたウェハ支持部材及びウェハの処理方法
JPWO2020105734A1 (ja) セラミックス−銅複合体、セラミックス−銅複合体の製造方法、セラミックス回路基板およびパワーモジュール
JP4762064B2 (ja) 接合体とこれを用いたウェハ支持部材及びウェハ処理方法
JP2009031117A (ja) 加熱冷却モジュール
JP6318441B2 (ja) 接合方法
JP2007248317A (ja) 加熱冷却モジュール
JP4014248B2 (ja) 傾斜機能材料の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090916

Termination date: 20210703

CF01 Termination of patent right due to non-payment of annual fee