TWI326196B - Capacitor-embedded pcb having blind via hole and method of manufacturing the same - Google Patents

Description

1326196 九、發明說明： ’ 【發明所屬之技術領域】 . 本發明普遍地係關於一種印刷電路板及盆一盤造方 法，更特別地，係為一種具有一或多個盲孔之電二 5印刷電路板’及其一製造方法，其可於一積體電路封裝或 一印刷電路板之一狹窄區域内，提供一高電容值。 【先前技術】 ^ 近來半導體系統之發展朝向高積體及高速度，一整個系 統，包括一半導體晶片，其操作速度及性能係由半導體晶 10片之外部因素及内部因素所決定。因此，大部分重要設計 因素係為了確保一半導體晶片内部及外部之訊號之完整 性。 再者，電子系統中，一半導體晶片之高速切換及一高頻 汛號之傳送所產生雜訊，係歸因於電磁干擾所致。特別地， 15高密度電路設計中，介於相鄰行列及輸人/輸出引腳之間的 # 串音雜訊及瞬間切換雜訊，扮演降低訊號完整性之因素。 因此’肇因於一些半導體晶片封裝於一高密度印刷電路 板（PCB)，所引發之-問題，從而損耗大量電力之問題例 如接地彈跳及電力彈跳，必須克服。基於此一結果，一解 20 耦電容及一旁路電容之角色十分重要。 由於_電感值，因為一引線路之緣故，致使傳統被動電 路元件在一不合意頻寬處產生共振，所以在pCB之高密度 封裝技術領域中，曾提出將被動元件嵌入一 pCB之一結構 1326196 中，藉此克服此問題。 至今，不連續晶片型電阻及不連續晶片型電容已被封裝 於大部分PCB表面。然而，近來，已相繼開發電阻或電容 嵌入式PCB。 5 此類嵌入式PCB中，電容被埋藏於PCB外部或内部。 一電容融入為一 PCB之一部分，稱為一“嵌入式（埋入式） 電容”，而包括此一電容之一電路板，不管該PCB之尺寸 大小，稱之為“電容嵌入式PCB” 。 ► 依照慣例’電容嵌入式PCB技術，可以主要地歸類為 1〇 四種方法。 第一種方法為一高分子厚膜型電容製作法，其利用塗佈 高分子電容糊及熱固定此糊狀物，意即乾燥此糊狀物，完 成一電容。此方法係在塗佈高分子電容糊至一 peg内層， 及乾燥糊狀物後，經由印刷及乾燥銅糊進而形成電極，製 15 造一嵌入式電容。

20 第二種方法為一嵌入式不連續型電容製作方法，其藉由 以一充填陶瓷之光-介電質樹脂，塗佈PCB，進而製作一 電容。與此方法相關之技術為美國摩托羅拉公司 相關專利技術。此方法經由覆蓋一包含陶瓷粉末之光-介電 質樹脂於- PCB上，壓合一銅箔形成上及下電極構成一 電路圖案’然後姓刻光-介電質樹脂，完成一不連續式電容。 第三種方法為一種生產一電容之方法，其經由插入一且 有電容特性之分離式介電質於一 PCB之内層中，藉此取代 固定於PCB表面之一解_。與此方法相關之技術為美 6 1326196

f sanminaSCI公司所擁有之相關專利技術。此方法係將 . ―電力1極及-接地電極所組成之-介電質，插人一 PCB * 之内層中，元成一電力分佈之解糕電容。 第四種方法係關於一電容嵌入式PCB，及其製造方法，· $中间分子電容糊具有一高介電常數，且由一 83丁丨〇3之化 合物及環氧樹脂所組成，充填於一 pCB内層之導通孔中。 此方法相關之技術為韓國Samsung Electr〇 Mech抓公 φ 司所擁有之相關專利技術。此方法包括八個步驟，從藉由 形成PCB内之導通孔，在銅箔層薄板之一所需位置，構成 10複數個内層導通孔之步驟，至完成外層導通孔及貫穿導通 孔之内壁電鍍工作之步驟。 圖1A至in係為剖面示意圖，說明一先前技術之電容 肷入式PCB，其製造方法之流程，其為關於上述四種方法 之第二種方法。 15 首先，準備一銅層薄板，其中一第一銅箔層12形成於 • 一絕緣層11上方，如圖1A所示，然後一光_介電材料層13 塗佈於第一鋼箔層12上，如圖1B所示。 之後，一第二銅箔層14層壓於光-介電材料層13之上， 如圖ic所示，以及一感光薄膜20a層壓於第二銅箔層之 20 上’如圖1D所示。 之後，如圖1E所示，一光罩30a，其上形成一所需之 電容圖案’將之與感光薄膜20a緊密接觸，光罩3〇a上方 以紫外線40a照射。在此同時，紫外線4〇a通過光罩3〇a 之非印刷部份31a，然後在光罩30a下方之感光薄膜内，形 7 1326196 成一固化部份21a，反之，紫外線40a無法通過光罩30a之 印刷暗黑色部份32a，所以位於光罩3〇a下方之感光薄膜 20a之一部份22a，仍維持未固化狀態。 之後，如圖1F所示，光罩30a經移除後，執行一顯影 5 製程’進而移除感光薄膜20a内之未固化部分22a，如此感 光薄膜20a之固化部分21 a可以維持不變。 如圖1G所示’一嵌入式電容之上電極層14a，經由使 .用感光薄膜20a之固化部分21a作為一蝕刻阻劑，蝕刻第 二銅落層14，進而形成於第二銅箔層14内》 1〇 如圖1H所示，感光薄膜20a之固化部分21 a經移除後， 使用上電極層Ma作為一光罩，以紫外線40b照射至光-介 電材料層13上方^在此同時，光_介電材料層13之一部份， 其上方為上電極層14a，無法吸收紫外線4〇b進行反應而 形成之一已反應部分13b可以在一顯影製程中，使用一特 15殊溶劑（例如，γ-丁酸乙酯（GBL))將其溶解，所以光·介電材 料層13之一部份，其上方為上電極層【鈍，無法吸收紫外 ’線40b，即形成不參與反應之一部份i3a。 之後，如圖11所示，一嵌入式電容之介電層13a，經 由一顯影製程’移除與紫外線桃反應之部份13b，進而形 20 成於光-介電材料層13内。 之後’如圖1J所示，第—銦炫 人杂《 乐鋼V自層12、介電層13a及上 電極層14a ’以一感光薄膜2〇b塗佈。 之後’如圓1K所示， 緊密接觸感光薄膜2〇b， 一具有一所需電路圖案之光罩3〇b 以紫外線40c照射。在此同時，紫 8 13261% 外線40c通過光罩30b之非印刷部八 ^ 剌邵分3lb，於光罩30b下方 之感光薄膜20b内，形成一固化邱八0^ 化。卩分21b ,反之，紫外線 40c無法通過光罩30b之印刷暗里Α 、 平 々1刎喑黑色部份32b，所以位於光 罩30b下方之感光薄膜2〇b内之—邱7 < 邛份22b，仍維持未固化 狀態。 之後’如圖1L所不，光罩3Gb移除後，感光薄膜2〇b 之未固化部分22b，經使用-顯影製程而移除，如此感光薄 膜20b之固化部分21b仍維持不變。 1 之後，如圖1M所示，一嵌入式電容之下電極層丨仏及 10電路圖案12b，經由使用感光薄膜20b之固化部分21b作為 蝕刻阻劑，蝕刻第一銅箔層12，進而形成於第一銅箔層12 内〇 最後’如圖1N所示’移除感光薄膜2〇b之固化部分21b。 之後，當執行一絕緣層層壓以及一電路圖案構成製程、一 15 焊錫阻劑構成製程、一鎳/金電鍍製程及一外形構成製程， 完成製造一電容嵌入式PCB10。 1 核發予摩托羅拉公司之美國專利序號6,349,456，圖表 示地揭露上述先前技術之電容嵌入式PCB10之一製造方 法。 如上所述，製造先前技術之電容嵌入式PCB10，進而 顯示一預先設定之電容，以及介電層13a形成於二電極層 12a及12b之間。 基於此一結果，先前技術之電容嵌入式PCB10之嵌入 電容，其電容值由嵌入式電容之橫截面、二電極層12a及 9 1326196 14a之間的距離以及介電層i3a之介電常數所決定。 然而’當以先前技術方法為基礎，運用於1(：封裝或pCB 中的嵌入式電容，使用一介於一基板之層間之平坦鋼箔薄 板，構成具有一平面形式之嵌入式電容，，此先前技術之 5 嵌入式電容因其結構問題’無法獲得一高電容值。 【發明内容】 因此，本發明謹記上述先前技術領域所產生之問題， 以及本發明一主要目的，係提供一種使用一盲孔，具有一 高電容值之電容嵌入式PCB，及其製造方法。 10 為了完成上述目的，本發明提供具有一或多個盲孔之一 電谷嵌入式PCB，其組成包括一介電層；一下電極層，形 成於介電層之下；及一上電極層，形成於介電層之上，並 且裝配具有一或多個内凹形成之第一盲孔。 本發明另一較佳具體實例中，電容嵌入式PCB進一步的 15包括在下電極層下方形成之一絕緣層，其中下電極層包括 於其内凹形成之一或多個第二盲孔。 為了完成上述目的，本發明提供一種具有一或多個盲孔 之一電容嵌入式PCB之製造方法，其包括步驟（A)於一介電 層之一侧之内凹形成一或多個盲孔；及步驟（B)藉由在介電 2〇層二側以及盲孔之内壁形成金屬薄層，構成一上電極層及 一下電極層，，以便於提供盲孔電力導通。 為了完成上述目的，本發明提供一種具有一或多個盲孔 之電谷嵌入式pCB之製造方法，其步驟包括（A)於一絕緣 層一側内，形成一或多個第一盲孔；（B)經由在包含第一盲 10 1326196 扎之絕緣層之一表面，形成一金屬薄層，進而構成一下電 極層，以便於提供第—盲孔電力導通；一介電層形成於 下電極上方；（D)於介電層内凹形成一或多個第二盲孔；以 及（E)經由在介電層上方及第二盲孔之内壁形成一金屬薄 5 層’構成一上電極層’以便於提供第二盲孔電力導通。 【實施方式】 圖形必須有其參考性，其中使用相同之參考數字遍及不 同之圖形’藉此標示相同或相似之構成要素。

I 本發明所述之具有一盲孔之一電容嵌入式pCB，參考 10 附加之圖形作詳盡之敘述。 圖2A係為本發明所述之根據某一實施態樣之一透視示 意圖，其中說明於一上電極層内具有一盲孔之一電容嵌入 式PCB，以及圖2B係為沿著圖2A之W-W，線所獲得之一 剖面示意圖，說明具有一盲孔之電容嵌入式PCB。 15 如圖2A及2B所示，依本發明所述之具體實例，具有 一盲孔B之一電容嵌入式PCB100，其包括一介電層ι〇1、 > 具有盲孔B之一上電極層102、及一下電極層103» 較佳地，介電層101以一具有一高介電常數之材料製 作，以便於增加電容值。 20 上電極層102形成於介電層101之上，及其包括内凹形 成之單一盲孔B。雖然上電極層1〇2可以使用任何具有高 導電性之材料製作，較佳地為使用銅（CU)製作上電極層， 銅主要運用於一 PCB且具有高導電性。 下電極層103形成於介電層1〇1下方，及其如同於上電 1326196 極層102，可以使用任何具有高導電性之材料製作。 如上所述，依本發明一具體實例所述之電容嵌入式 PCB，包括内凹形成之單一盲孔B，如此嵌入式電容之橫截 面增加，以及上電極層1〇2及下電極層1〇3之間的距離減 5 少，進而增加一電容值。 圖3 A至3D係為本發明所述之一具體實例之剖面示意 圖，其中說明於一上電極層内具有一單一盲孔之一電容嵌 入式PCB，其一製造方法之流程。 如圖3A所示，準備一原始薄板11〇，其包括一介電層 10 1〇1以及形成於介電層101二側之銅箔102a及103a。 於此事例中，較佳地為原始薄板11〇所使用之介電層 101，係由一具有一高介電常數之材料所製作，以便於增加 一電容值。 如圖3B所示，一單一窗口 A使用一光·微影製程，在 15 一預先设定位置，於介電層101之上銅箔102a内形成。 執行窗口 A形成之一方法，係利用覆蓋一乾膜或感光 材料於上銅知102a上方，於—所需位置形成__窗口圖案 A，形成一蝕刻阻劑，並運用曝光及顯影製程，及使用一光 -微影製程，移除對應於窗口圖案A之部份銅镇丨〇 2 a，然後 20使用一去膜製程，移除覆蓋在介電層101之上銅羯1023上 方之乾膜或感光材料，從而在上銅箔1〇23内，一預先設定 位置形成-窗口圖案A。顯影製程中，碳酸納㈣叫或 碳酸鉀（K2C03)較適合使用作為一顯影液，以及在去膜製程 中較適口使用之-去膜溶液，可包括氮氧化納㈣⑽或 12 1326196 氫氧化鉀（KOH)。 如圖3C所示，單一盲孔B之形成，係經由使用一雷射 及窗口 A，於介電層101之一預先設定位置處形成。 當盲孔B形成，如果盲孔B之底部表面接觸到一下銅 5名1〇2b，將產生一電路短路。因此，較佳的為保持盲孔B 適當的深度》 一二氧化碳（C〇2)雷射可使用作為雷射。 .一較佳具體實例中，較佳的為進一步執行一去膠渣製 程，可以減少一膠渣，其係在使用一雷射製程形成單一盲 !〇孔B之後所形成；與形成盲孔B同時，介電層因高溫造成 融化，而在盲孔B之内壁形成膠渣。 另一具體實例中，製作盲孔B可以使用釔鋁石榴石 (YAG)雷射取代c〇2雷射。此事例中，YAG雷射可以處理 )ι電層101上方之銅箔l〇2a，如此無需使用圖3B所示之 15 窗口形成製程’即可形成盲孔。 丨如圖3D所示，當金屬薄層1〇2a及1〇3b使用一具有高 1 導電性之材料（例如，Cu)構成，如此可電力連接一盲孔b 之内壁，如此嵌入式電容，包括其一側之盲孔B即製作完 成。 W 此事例中，銅箔l〇2a及位於介電層1〇1上側之金屬薄 層i〇2b，組成電容之上電極層1〇2，銅落1〇3a及位於其下 側之金屬薄層1 〇3b，組成電容之下電極層。 圖4 A係為本發明所述之一第二具體實例之一透視示意 圖，其中說明於一上電極層内具有複數個盲孔之一電容2 13 1326196 入式PCB。圖4B係為沿著圖4A之X-X，線所獲得之一剖面 示意圖’其中說明具有盲孔之電容嵌入式PCB。 如圖4A及4B所示，依本發明第二具體實例所述，一 具有盲孔D之電容嵌入式pCB2〇〇，其包括一介電層、 5 一具有複數個盲孔D之上電極層202,及一下電極層2〇3。 較佳的為介電層201以一具有一高介電常數之材料製 作’以便於增加一電容值。 上電極202形成於介電層2〇1上方，及其包括於其内部 形成之複數個盲孔D。上電極層202可以使用任何具有高 10 導電性之材料製作。 下電極層203形成於介電層201下方，及如同於上電極 層202 ’可以使用任何具有高導電性之材料製作。 表1顯示依本發明第二具體實例所述之一具有九個盲 孔之嵌入式電容，以及一不具盲孔之先前技術之嵌入式電 15 容，其各自電容值之模擬資料。此事例中，構成條件，包 括嵌入式電容之橫截面、二電極間之距離及介電層之介電 丨 常數皆相同。 表1 具有九個盲孔之嵌入式電容 5.8672pF 不具盲孔之嵌入式電容 5.2514pF 增加之電容值 11.2% 如表1中所見，依本發明所述之具有九個盲孔之嵌入式 20 1326196 電容，其電容值高於不具盲孔之先前技術之嵌入式電容， 因此本發明可以提供一高電容之電容嵌入式PCB。 圖5A至5D係為本發明所述之第二具體實例之剖面示 意圖，其中說明於一上電極層内具有複數個盲孔之一電容 5 敌入式PCB，其一製造方法之流程》 如圖5A所示’準備一原始薄板21〇,其組成包括一介 電層210以及形成於其二側之銅箔2〇2a及203a。 此事例中’較佳的為原始薄板210之介電層201，可使 1 用一具有一高介電常數之材料製作，以便於增加一電容值。 10 如圖5B所示，複數個窗口 C於一預先設定位置，使用 一光-微影製程’形成於介電層201之上銅箔202a内。 如圖5C所示，複數個盲孔d係經由使用一雷射加工介 電層201 (原稿為101)，進而形成窗口 c於介電層201之上 銅猪202a内。 15 當盲孔D形成，如果盲孔D之底部表面接觸到一下銅 羯102b ’即產生一電路短路。因此，較佳的為保持盲孔〇 > 適當的深度❶ 一 C〇2雷射或Yag雷射可以作為雷射使用。可以進一 步執行一去膠渣製程，進而減少形成於盲孔D内壁之膠渣。 20 如圖5D所示，當金屬薄層202a及203a使用一具有高 導電性之材料製作，以便於電力導通盲孔D之内壁，如此 完成於其一側包括多重性盲孔的嵌入式電容。 此事例中，銅箔202a及介電層201上側之金屬薄層 202b構成電容之上電極層102,以及銅箔203a及其下側之 15 1326196 金屬薄層203b構成電容之下電極層。 圖6A係為本發明所述之一第三具體實例之一透視示意 圖，其中說明於上及下電極層内，具有盲孔之一電容嵌入 式PCB。圖6B係為沿著圖6八之γ·γ，線所獲得之一剖面示 意圖，其中說明具有盲孔之電容嵌入式pCB。 如圖6A及6B所示，依本發明第三具體實例所述之一 具有盲孔F及Η之電容嵌入式PCB3〇〇，其組成包括一絕緣 層30卜一具有一第一盲孔F之下電極層3〇2、一介電層 及一具有一第二盲孔Η之上電極層3〇4。 絕緣層301其功能為支撐形成於其上之嵌入式電容之 下電極層302、介電層303、及上電極層3〇4。 下電極層302形成於絕緣層3〇1上方，及包括内凹形成 之第一盲孔F。下電極層302可以使用任何具有高導電性之 材料製作。 較佳地，介電層303使用一具有一高介電常數之材料製 作’以便於增加一電容值。 上電極層304形成於介電層3〇3上方，及包括於其内部 形成之第二盲孔Η。上電極層304如同於下電極層3〇2,可 以使用任何具有高導電性之材料製作。 圖7Α至7Η係為本發明所述之第三具體實例之剖面示 意圖，其中說明於上電極層及下電極層内具有盲孔之一電 容嵌入式PCB，其一製造方法之流程。 如圖7Α所示，準備一原始薄板310,其組成包括介電 層301及形成於其一側之一銅箔302a。 16 1326196 如圖7B所示，-第一窗口 e形成於銅箔3〇2a内’其 係使用一光-微影製程，形成於絕緣層301之一側一所需位 置處。 如圖7C所不，第一盲孔F經由使用一雷射加工絕緣層 5 3〇1’進而形成第一窗口 E於絕緣層301之上銅箔302a内。 此事例中，較佳的為進一步執行一去膠渣製程，以便於 減少形成於盲孔F内壁之一膠潰。 》 如圖7D所示，經由在第一盲孔F之内壁形成一金屬薄 層302b，提供導電性進而完成電力連接。 1〇 此事例中，上銅箔302a及絕緣層301之金屬薄層3〇2b 構成嵌入式電容之下電極層3〇2。 如圖7E所示，介電層303經層壓於下電極層3〇2上方 後’ 一銅箔304a層壓於介電層3〇3之上。 較佳的為介電層303具有一高介電常數，以便於增加一 15 電容值。 _ 如圖7F所示，使用一光-微影製程，於介電層3〇3上方 之上銅箔304a内，形成第二窗口 g。 此事例中，第二窗口 G之位置可以直接地設定於第一 盲孔F正上方。當於一後續製程中，使用第二窗口〇完 2〇成第二導通孔，此位置可預防第二導通孔接觸下電極層 302’從而產生一電路短路。 如圖7G所示，經由使用一雷射及第二窗口 G,加工介 電層303，形成第二盲孔η。 此事例中，較佳的進一步執行一去膠渣製程，以便於減 17 1326196 少形成於盲孔Η内壁之一膠渣。 如圖7Η所示，當金屬薄層304b形成於一第二盲孔η 之内壁上，藉以提供電力導通，以及提供導電性，完成嵌 入式電容所，包括其二側之盲孔F及Η。 5 銅治3〇4a及絕緣層303上方形成之金屬薄層3〇4b，構 成一嵌入式電容之上電極層304。 圖8A係為本發明所述之第四具體實例之一透視示意 I 圖’其中說明於上及下電極層内，具有複數個盲孔之一電 容嵌入式PCB。圖8B係為沿著圖8入之z_z，線所獲得之_ 10剖面示意圖，其中說明具有盲孔之電容嵌入式PCB。 如圖8 A及8B所示，依本發明第四具體實例所述之一 具有盲孔J及L之電容嵌入式PCB4〇〇，其組成包括一絕緣 層401、一具有複數個第一盲孔j之下電極層4〇2、一介電 層403及一具有複數個第二盲孔L之上電極層4〇4。 15 絕緣層401其功能為支撐形成於其上之嵌入式電容之 下電極層402、介電層403、及上電極層404。 下電極層402形成於絕緣層401上方，及包括内凹形成 之第一盲孔J。下電極層4〇2可以使用任何具有高導電性之 材料製作。 〇 較佳地，介電層403使用一具有一高介電常數之材料製 作’以便於增加一電容值。 上電極層404形成於介電層403上方，及包括内凹形成 之第一盲孔上電極層4〇4如同於下電極層4〇2 ,可以使 用任何具有高導電性之材料製作。 18 1326196 表2顯示依本發明第四具體實例所述之一種於上及下 電極層中’各自具有九個盲孔之嵌入式電容，以及一不具 盲孔之先前技術之嵌入式電容，其各自電容值之模擬資料。 此事例中，構成條件，包括嵌入式電容之橫截面、二電極 間之距離及介電層之介電常數皆相同。 表2 上及下電極中’各自具有九個盲孔 之嵌入式電容 6.6992pF 不具盲孔之嵌入式電容 5.2514pF 增加之電容值 27.6% 如表2中所見’依本發明所述之具有九個盲孔之嵌入式 電容’其電容值高於不具盲孔之先前技術之嵌入式電容， 10 因此可以獲得一高電容之電容嵌入式PCB。 圖9A至9H係為本發明所述之一第四具體實例之剖面 灸示意圖’其中說明於各個上及下電極層内具有複數個盲孔 之一電谷嵌入式PCB，其一製造方法之流程。 如圖9A所示，準備一原始薄板41〇，其組成包括介電 15 層401及形成於其一側之一銅箔402a » 如圖9B所示，複數個第一窗口 I形成於銅箔402a内， 其係使用一光-微影製程，形成於絕緣層401之一側一所需 位置處》 如圖9C所示’複數個第一盲孔j經由使用一雷射加工 1326196 1於絕緣層401之上 絕緣層40卜進而形成複數個第一窗口 銅箔402a内。 如圖9D所示，-金屬薄層娜形成於第 内壁，提供電力連接，進而提供導電性。 此事例中’上㈣4〇2a及絕緣層4〇1之金屬薄層侧 構成嵌入式電容400之下電極層4〇2。

10 如圖9E所示，介電層403經層壓於下電極層4〇2上方 後，一銅箔404a層壓於介電層4〇3之上。 如圖9F所示，使用一光·微影製程，於介電層樹上方 之銅箔404a内’形成複數個第二窗口 第二窗口 K之位置可以直接地設定於第—盲孔^正上 方。 如圖9G所示，經由使用一雷射及第二窗口 κ，加工介 電層403，形成複數個第二盲孔l。 此事例中，較佳的進一步執行一去膠渣製程，以便於減 少形成於盲孔L内壁之一膠渣。 如圖9H所示，當金屬薄層4〇4b形成於第二盲孔l之 内壁上，藉以提供電力導通，以及提供導電性完成包括 原始薄板二側之盲孔的嵌入式電容所。 銅箔404a及絕緣層403上方形成之金屬薄層4〇4b，構 成一嵌入式電容之上電極層404。 如上所述，依照本發明所述之電容嵌入式PCB及其製 造方法，利用盲孔可完成一三維銅薄板，以及，以此方式 獲得一高電容值’如此本發明可以有效地使用作為一小尺 20 1326196 :之電子裝置’例如-行動電話及-動態影像壓縮標準之 四頻播放器（MP3)，其中一大量元件必須使用於-窄从t 内。此外，大量的電容器可以運用於一狭小區域内，板 5

10 15

20 雖然本發明之較佳具體實例已被揭露作為說明之目 的，熟知本技術領域者應可領會，各種型態之修改、添加 及取代皆為可能’且不違背本發明隨附之ΐ請專利範圍所 涵蓋之範圍及精神。 【圖式簡單說明】 本發明中，上述及所列舉之其他目的、特徵及優點，藉 由引用相關聯之附加圖形所作之詳盡敘述，將可庐 晰之了解，其中： 又 ^ 圖1Α至1Ν係為剖面示意圖，其中說明一先前技術之 電容嵌入式PCB ’其製造方法之流程。 圖2Α係為本發明所述之一具體實例之一透視示意圖， 其中說明於一上電極層内具有一盲孔之一電容喪入式 PCB。 圖2Β係為沿著圖2 Α之W-W ’線所獲得之一剖面示意 圖，其中說明具有一盲孔之電容嵌入式PCB。 圖3A至3D係為本發明所述之一具體實例之剖面示意 圖，其中說明於一上電極層内具有一單一盲孔之一電容傲 入式PCB，其一製造方法之流程。 圖4 A係為本發明所述之一第二具體實例之一透視示意 圖’其中說明於一上電極層内具有複數個盲孔之一電容嵌 入式PCB。 21 1326196 圖4B係為沿著圖4A之X-X'線所獲得之一剖面示意 圖，其中說明具有盲孔之電容嵌入式PCB。 圖5A至5D係為本發明所述之一第二具體實例之剖面 示意圖，其中說明於一上電極層内具有複數個盲孔之一電 5 容嵌入式PCB，其一製造方法之流程。 圖6A係為本發明所述之一第三具體實例之一透視示意 圖，其中說明於上及下電極層内，具有盲孔之一電容嵌入 式 PCB。 圖6B係為沿著圖6A之Y-Y'線所獲得之一剖面示意 10 圖，其中說明具有盲孔之電容嵌入式PCB。 圖7A至7H係為本發明所述之一第三具體實例之剖面 示意圖，其中說明於各個上及下電極層内具有一盲孔之一 電容嵌入式PCB，其一製造方法之流程。 圖8 A係為本發明所述之一第四具體實例之一透視示意 15 圖，其中說明於上及下電極層内，具有複數個盲孔之一電 容嵌入式PCB。 1 圖8B係為沿著圖8A之Z-Z'線所獲得之一剖面示意 圖，其中說明具有盲孔之電容嵌入式PCB。 圖9A至9H係為本發明所述之一第四具體實例之剖面 20 示意圖，其中說明於各個上及下電極層内具有複數個盲孔 之一電容嵌入式PCB，其一製造方法之流程。 【主要元件符號說明】 絕緣層11 銅箔層12 下電極層12a 電路圖案12b 22 1326196 5

10 15

20 介電材料層13 反應部分13b 上電極層14a 感光薄膜20b 固化部分21b 未固化部分22b 光罩30b 非印刷部分31b 印刷暗黑色部份32b 電容嵌入式PCB 100 上電極層102 原始薄板110 銅箔103a PCB 200 上電極層202 銅箔202b 原始薄板210 絕緣層301 銅箔302a 介電層303 銅箔304a PCB 400 下電極層402 金屬薄層402b 介電層13a 第二銅箔層14 感光薄膜20a 固化部份21a 未固化部分22a 光罩30a 非印刷部份31a 印刷暗黑色部份32a 紫外線40b 介電層101 下電極層103 銅箔102a 金屬薄層103b 介電層201 銅箔202a 下電極層203 PCB 300 下電極層302 金屬薄層302b 上電極層304 原始薄板310 絕緣層401 銅箔402a 介電層403 23 1326196 上電極層404 金屬薄層404b 原始薄板410

10 15

20 24 25

Claims (1)

1326196 第9S103997號，99年3月修正頁

十、申請專利範圍： I.一種具有一或多個盲孔之電容嵌入式印刷電路板 (PCB)，其組成包括： 一介電層； 一下電極層，形成於介電層下方；以及 一上電極層’形成於介電層上方，以及由内凹形成且僅 • 部分延伸至該介電層中之一或多個第一盲孔所構成。 2. 如申請專利範圍第1項所述之電容嵌入式pCB，進一 10步的包括形成於下電極層下方之一絕緣層；其中下電極層 包括内凹形成之一或多個第二盲孔。 3. 如申請專利範圍第2項所述之電容嵌入式pcB，其 中，至纟其中一個第一盲孔及至少其中一個第二盲孔以垂 直於下電極層表面之—方向，於同一位置處形成。 15 ' 4· 一種製造具有-或多個盲孔之電容嵌入式PCB之方 # 法，其步驟包括： (A) 於-介電層-侧内凹形成-或多個盲孔；以及 (B) 經由形成介電層二側及盲孔内壁之金屬薄層，構成 一上電極層及—下電極層，以便於提供盲孔導電性。 20 5. 一種製造具有-或多個盲孔之電容嵌入式PCB之方 法，其包括： 方 (A)於一絕緣層〜側形成一或多個第—盲孔 25 1326196 金 (B)藉由在絕緣層之一表面，包括〜—亡 屬薄層，構成一下電極層，以：；’形成' (〇於下電極層上方形成一介電層:、弟—曹孔導電性; ⑼於介電層内凹而形成_或多個 ⑹經由形成介電層上方及第二盲’以及 構成-上電極層，以便於提供第二盲 璧之金屬薄層， 6·如申請專利範圍第5項所述之 電性。 孔:第步驟(D)為藉由將至少其中-個第」盲其:形成第二盲 -個弟二盲孔以同樣位置且垂直於盲孔及至少其中 成。 电極層表面之方向形 26