TWI325158B - Split-gate metal-oxide-semiconductor device - Google Patents

Split-gate metal-oxide-semiconductor device Download PDF

Info

Publication number
TWI325158B
TWI325158B TW093113007A TW93113007A TWI325158B TW I325158 B TWI325158 B TW I325158B TW 093113007 A TW093113007 A TW 093113007A TW 93113007 A TW93113007 A TW 93113007A TW I325158 B TWI325158 B TW I325158B
Authority
TW
Taiwan
Prior art keywords
gate
source
semiconductor layer
end point
region
Prior art date
Application number
TW093113007A
Other languages
English (en)
Other versions
TW200509261A (en
Inventor
Shuming Xu
Original Assignee
Agere Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Inc filed Critical Agere Systems Inc
Publication of TW200509261A publication Critical patent/TW200509261A/zh
Application granted granted Critical
Publication of TWI325158B publication Critical patent/TWI325158B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1325158 九、發明說明： 【發明所屬之技術領域】 本發明普遍關於金屬氧化物半導體（M〇s)裝置，及更特 別地關於增進一 MOS裝置的高頻功能。 【先前技術】 包括側向擴散MOS(LDMOS)裝置的功率M〇s裝置被用在 各種應用，例如，無線通訊系統的功率放大器。需要高頻 操作的眾多應用中，如在一射頻（RF)範圍（例如，高於i千 百萬赫茲（GHz))，為了增進裝置的RF功能，一傳統的 LDMOS裝置通常使用一較短的閘極長度，與一典型的 LDMOS裝置之閘極長度比較其是不適用於高頻的應用。然 而，減短閘極長度不必要地增加裝置中熱載子的衰減。甚 且，減短閘極長度也增加伴隨裝置的閘極電阻（Rg)。因為 MOS裝置的輸出增益與裝置的閘極電阻成反比，增加閘極 電阻導致裝置的輸出增益的減少，在一放大器的應用中是 特別不願見到的。 已知伴隨MOS裝置的互導（transc〇nductance)可以利用比 例地減少裝置中一閘極氧化物層的厚度來增加。然而，使 用一較薄的閘極氧化物不必要地會導致一較高的閘極對源 極的電容（Cgs)，其將不必要地影響裝置的高頻功能。需要 減少一所得MOS裝置的閘極氧化物厚度而不重大增加伴隨 該裝置的閘極對源極的電容。 在一 MOS裝置中的熱載子衰減（HCD)通常起因於加熱及 該等載子接著注入裝置的閘極氧化物中，其導致接近及位 92865.doc 1325158 在裝置閘極氧化物之下的界面態與氧化物電荷之局部的及 不均勾的累積。該現象可能產生M〇s裝置中某些特性，包 括臨界電壓、互導、汲極電流等不必要的變化，因而影麼 裝置的操作與可靠度。已知腦是裝置内電場分料 強烈函數。 當接近在裝置汲極邊之閘極的側向電場主要負責加熱及 累增崩潰時’橫向電場主要影響載子注入閘極氧化物中。 減少MOS裝置令的通道長度影響内電場分佈，及因此影塑 載子加熱與注人製程。當縮小裝置幾何時，裝置中的局^ 内電場分部可能變得更高，因此該問題更加劇。 據此，使一MOS裝置能夠增進高頻功能，如功率增益及 效率，而不增加裝置的熱載子衰減，將是有益的。 【發明内容】 本發明提供增進一 MOS裝置高頻功能的技術等而不大大 衫響裝置的熱載子衰減特性。甚且，本發明的技術可以用 來製造一積體電路（1C)裝置，例如’一LDMOS裝置，使用 傳統的互補金屬氧化物半導體（CM〇s)匹配的製程技術。結 果’不太增加製造1C裝置的成本。進一步，本發明的技術 可以用來形成一 MOS裝置其容易地與標準的CM〇s電路積 體化以達到增進高頻及/或高功率的功能。 根據本發明的一方面，形成的一 M〇s裝置包括第一導電 型式的一半導體層，形成在該半導體層中之第二導電型式 的第一源極/汲極區域’及形成在該半導體層中之第二導電 型式且與第一源極/汲極區域分隔的第二源極/汲極區域。該 92865.doc M〇s裝置進一步包括在 少部份位在笛… 上表面附近形成至 一八第—源極/汲極區域之間的第一閘極，第 :極包括4多彼此分隔的區段’以及在該半導體層的一 面附近形成第二閘極，該第二閘極包括形成在第一閘 :多區段的至少兩區段之間的第—端點與在至少一部份 本之上形成相對於第—端點之第二端點，該第二端 點比第一端點寬’第—閑極與第二閉極彼此電性絕緣。可 二建構該裝置以致在第一與第二源極/汲極區域之間形成 :通道以回應在第-頻率範圍中的第—訊號，其可以是施 閘極的直流（DC)偏壓，及至少部份地調變該通 道以回應在第二頻率範圍中施加到第二閘極的第二訊號。 本發明的這些及其他特徵及好處從下面詳細說明的具體 實施例等及其附圖的詳細描述將是明顯的。 【實施方式】 本發明在文中將說明一適合形成獨立的尺卩LDM〇s電晶 體，及其他裝置及/或電路的一說明的M〇s積體電路製造技 術之内容。然而，應該知道，本發明不限定僅製造該種或 任何特定的裝置或電路。更確實地，本發明更普遍應用到 MOS裝置包含一新閘極結構其有利地使該m〇s裝置當達 到高增益及減少熱载子衰減效應時，能夠提供增進的高頻 功能。甚且’雖然本發明的完成利用特定參考一 LDM〇s裝 置說明在文中，應該知道本發明技術相似地應用到其他裝 置，例如’但非限制，一垂直擴散的M〇s(DMOS)裝置，一 延伸的汲極MOSFET裝置等’不論使用或不使用修正，熟 92865.doc 1325158 知此項技藝之人士都將了解。 圖1說明一部份半導體晶圓100的橫截面圖。該晶圓1 〇〇 包括一傳統的LDMOS裝置形成在一基板102上。該LDMOS 裝置包括形成在該晶圓100的一蠢晶區域1〇3中之一源極區 域106及一汲極區域108。該LDMOS裝置進一步包括形成在 該裝置一通道區域110上的一閘極1〇4。該通道區域11()至少 部份形成在源極與汲極區域之間。 為了 LDMOS裝置滿足地作用在高頻環境（例如，約丨GHz 以上），伴隨裝置的閘極對源極電容應減至最小。為了達到 如此，可以使用一短閘極1〇4。然而，如前述，使用一短閘 極通常導致增加熱載子衰減及增加閘極電阻。該熱載子衰 減可此產生嚴重的可靠性問題，而一高閘極電阻可能大大 限制裝置的增益 '結果，傳統的LDM〇s裝置結構不適合用 在高頻的應用。 圖2A說明至少一部份半導體晶圓2〇〇的一橫截面圖其可 以完成本發明的技術。已知圖中所示各種層等及/或區域等 e fb非按尺寸繪製。該晶圓2〇〇包括形成在一基板上的 一實施例LDMOS裝置。該基板2〇2一般由單晶矽形成，然 ，可以使用替代材料’但非限制，如錯（叫、耗鎵（GaAs) f。並且’該基板可以添加一雜質或摻雜物如利用一擴 政或佈植步驟，以改變材料的導電性（例如，η型或p型卜在 本發明一較佳具體實施例，該基板2〇2是ρ型導電性。 文中使用的術語"半導體層，，表示任何材料在其上及/或其 中可以形成其他材料。該半導體層可以包括一單獨層，如 92865.doc 基板202 ’或其可以包括多層，如基板202與磊晶層204。該 半導體晶圓200包括基板2〇2，具有或不具有一磊晶層2〇4， 及較佳地包括形成在基板上的一或更多其他層等。術語”晶 圓"常與術語"石夕晶"交互使用，因為矽典型地被用做包含晶 圓的半導體材料。應該了解雖然文中說明的本發明使用一 部份半導體晶圓，術語"晶圓"可以包括多重晶粒晶圓，一 單獨晶粒晶圓，或任何其他安排的半導體材料，可以在其 上形成一電路元件。 實施例的LDMOS裝置包括一源極區域21〇與一汲極區域 212 ’例如以一傳統的佈植與擴散製程形成在晶圓2〇〇的磊 β曰層204中。源極與汲極區域，例如以一傳統的佈植步驟， 較佳地掺雜一雜質以改變材料的導電性。較佳地，源極與 汲極區域210 ’ 212具有伴隨與基板202相反導電型態的一導 電形式’以致在裝置中可以形成主動區域。在本發明一較 佳具體實施例，源極與没極區域21 〇，212是η型導電性。 應了解在一簡單MOS裝置的例子，因為m〇S裝置特性是 對稱的’及因此是雙向的’在MOS裝置令的源極與汲極的 指定基本上是隨意的。因此’該源極與汲極區域一般可以 被個別地表示做第一與第二源極/彡及極區域。 在實施例的LDMOS裝置中形成一通道區域216及—漂移 區域218。該通道區域216形成接近源極區域21〇，而漂移區 域218從通道區域216延伸至汲極區域212。該通道區域216 可以由與基板具有相同導電型態的一材料形成，較佳地是ρ 型。漂移區域218可以由與源極與汲極區域具有相同導電型 92865.doc 1325158 態的材料形成’較佳地是„型，而漂移區域的相對摻雜濃度 與源極與汲極區域相比典型地是較低的。 實施例的LDMOS裝置進一步包括形成在至少一部份通 道區域216之上及接近晶圓2〇〇的一上表面的一閉極22〇。如 前所述，在则裝置高㈣作要製作盡可能短的閉 極，至少部份減少伴隨裝置的間極對源極的電容c〆然 而’製作較短的閘極可能在裝置的〇。操作有不必要的結 果’如增加裝置中熱栽子衰減及/或減少汲極對源極的崩潰 電壓。並且’一較短的閘極具有增加伴隨的間極電阻，因 此導致減少裝置的增益。 本發明—重要的方面是閘極22〇由眾多部份的2〇6與208 所形成’每—部份仙特定的功能。例如，根據本發明一 方面’部份之一 206使用在裝置的直流㈣操作期間，及可 以因此被表示做-DC閘極，及另—部份綱使用在裝置的 高頻(例如RF)操作期帛，及可以困此被表示做一高頻閉 極。該高頻閘極208自我對準通道區域216。利用分裂閘極 成許多區域，每個部份用在一不同頻率範圍，本發明能夠 使閘極的個別部份相在需要的操作頻率㈣，因此滿足 需要使用的對應頻率範圍之不同閘極特性。 包括閑極220之眾多的部份鳩，2〇8較佳地彼此電性絕 緣並且’閘極220利用-絕緣材料214與源極、沒極、通 道與漂移區域電性絕緣。該絕緣材料可以包括-氧化物， 】如-氧化邦叫），及因此常表示做—閘極氧化物層。 知本項技藝人士已知可以利用一取代材料以形成一 92865.doc 或兩閘極部份’每一個閘極部份206，208較佳地包括多晶 矽材料。 根據本發明的一方面，DC閘極206較佳地包括至少彼此 側向分隔的兩區段。高頻閘極2〇8可以包括第一端點222與 相對於第一端點的第二端點224，該第一端點222比第二端 點224短。在一較佳具體實施例，高頻閘極2〇8可以包括一 τ 結構，如圖2A所示。高頻閘極208的第一端點222形成在DC 閘極206的兩個或更多個區段之間及高頻閘極的第二端點 224心成在至少一部份dc閘極206之上。已知本發明不限定 於相對於彼此的閘極結構之部份的精確形狀及/或區域，及 閘極220的取代結構相似地被考慮。 根據本發明的一說明具體實施例，高頻閘極2〇8的第二端 點224形成在DC閘極206之上足夠高以致使DC閘極206與高 頻閘極208之間的耦合減至最少。雖然在dc閘極2〇6與高頻 閘極208之間可能發生某些耦合，特別地面對高頻閘極2〇8 的第一端點222之DC閘極206的侧邊，該搞合將最小，特別 地假如DC閘極206的橫截面厚度是最小的。在本發明的一 較佳具體實施例，高頻閘極208的第二端點224重疊DC閘極 206約0.2微米’依據高頻閘極的第二端點所需的寬度，也 考慮其他重疊的取代量。 為了使伴隨裝置的閘極對源極電容減至最小，與第二端 點224相比，高頻閘極208的第一端點222被建構成相當短。 在一較佳具體實施例，高頻閘極208的第一端點222之寬度 從約0.1微米至約0.3微米範圍，在DC閘極206與高頻閘極 92865.doc 1325158 圖4 A描述本發明技術可以完成之至少一部份—說明的半 導體晶圓400的橫截面。晶圓4〇〇包括一基板4〇2，雖然可以 使用一n+型基板取代，其較佳地是一具有一高導電率'的p+ 型基板。如那些熟知此項技藝之人士所知，—叶型基板可 以利用加入一所需濃度（例如，約5χ1〇18至約5χΐ〇19個原子） 的Ρ型雜質或摻雜物（例如硼）到基板材料令，例如利用一擴 散或佈植步驟，以改變所需材料的導電度。接著磊晶層々Μ 成長在整個晶圓的表面上。磊晶層404也可以利用加入一 ρ 型雜質修飾。所得電晶體結構的崩潰電壓，至少部份，由 磊晶層404的厚度及雜質濃度決定。晶圓4〇〇上表面與ρ +型 基板402之間的連接（例如，挖一沉孔）首先形成，接著利用 一場氧化物形成（例如，氧化）步驟。 第一閘極氧化物層406形成在磊晶層404上。該第一閘極 氧化物層406可以包括一絕緣材料，例如，二氧化矽，其成 長或沉積在一晶圓的上表面上達到所需的厚度（例如，約 300-400埃）。第—多結晶矽（多晶矽）層4〇8形成在第一閘極 氧化物層406上，例如，使用一化學氣相沉積（CVD)技術。 接著一絕緣層410形成在第一多晶矽層4〇8上，例如，利用 一氧化步驟。 第一多晶矽層408最終將形成至少一部份所得裝置的De 閘極結構。為完成如此，絕緣層410，第一多晶矽層4〇8及 第閘極氧化物層406使用，例如，一傳統的光微影形成圖 案步驟，接著一蝕刻步驟（例如，乾蝕刻），如圖4B所示， 較佳地蝕刻掉除了 DC閘極所在處的所有面積。在DC閘極兩 92865.doc -15· 1325158 個剩下的區段之間的一開孔412將被用來形成高頻閘極部 份。在開孔412中，第一閘極氧化物層4〇6在蝕刻步驟期間 被移除以露出磊晶層404。 圖4C描述高頻閘極部份的形成。如圖所示，第二閘極氧 化物層416形成在包含第一閘極氧化物層4〇6、第一多晶石夕 層408及絕緣層410的兩DC閘極部份的開孔之間。第二閘極 氧化物層416可以與形成第一閘極氧化物層相同的方式形 成，但與第一閘極氧化物層406相比，較佳地是比較薄（例 如，150-250埃）。形成在Dc與高頻閘極部份之下不同厚度 的個別閘極氧化物層406 ’ 416的一個好處已說明在前文 中。沿著DC閘極408形成的一侧壁氧化物用來將DC及高頻 閘極電性絕緣。第二多晶矽層414接著形成在晶圓上，隨著 形成圖案及蝕刻步驟，以致第二多晶矽層414重疊至少一部 份伴隨所示的兩DC閘極部份之絕緣層41〇等，因此形成先 前說明較佳的T結構。 圖4D說明實施例裝置的源極與汲極區域的形成。例如， 利用一深擴散或佈植步驟，在磊晶層404中形成一 p_體區域 418 °在擴散步驟期間，較佳地使用一預定濃度水準的一p 型雜質（例如，硼）。該p_體區域418形成至少一部份DC閘極 408與咼頻閘極414之下的通道。例如，使用一擴散或佈植 步驟，在蟲晶層4〇4中形成一輕摻雜的汲極（LDD)區域422。 在形成LDD區域422期間，較佳地使用一預定濃度水準的一 η型雜質（例如，砷或磷）(> LDD區域422將形成至少一部份漂 移區域在所得的區域中。於是一源極區域420形成在ρ-體區 92865.doc 1325158 域418中及一汲極區域424形成在LDD區域422中。該源極與 汲極區域420，424可以利用，例如，擴散或佈植一已知濃 度的η型雜質進入裝置的個別區域418，422中。也可以實施 一中間層沉積步驟（例如’氧化物及/或硼磷矽酸鹽玻璃 (BPSG)沉積）。 在圖4Ε中’表示一實際上完成的]y[〇S裝置。例如，使用 一傳統的金屬化製程，源極與汲極端點426及428個別形成 在晶圓上表面。源極與汲極端點426及428個別地電性接觸 源極與沒極區域420 ’ 424。一沉孔434較佳地形成在晶圓 中用來提供從晶圓上表面連接到基板402的一低電阻。於 是一絕緣層436(例如’鈍化層）可以形成在至少一部份晶 圓的上表面。 雖然本發明的說明具體實施例已參考附圖說明在文中， 已知本發明不限定在那些精確的具體實施例，及那些熟知 此項技藝之人士因此可以做各種其他的改變及修正而不偏 離附錄申請專利範圍的範圍。 【圖式簡單說明】 圖1是說明至少一部份傳統1^1)]^03裝置的橫截面圖。 圖2A是說明根據本發明一說明具體實施例所形成的至少 一部份實施例的LDMOS裝置的橫截面圖。 圖2B是說明根據本發明另一說明具體實施例所形成用在 圖2A實施例的LDMOS裝置至少一部份替代閘極結構的橫 截面圖。 圖3是說明根據本發明另一說明具體實施例所形成描述 92865.doc -17· 1325158 至少一部份另一替代閘極結構的橫截面圖。 圖4人-4£是描述可以用在形成圖2人所示實施例的1^〇]^08 裝置的一半導體製程中之步驟的橫截面圖。 【主要元件符號說明】 100 晶圓 102 基板 103 蟲晶區域 104 閘極 106 源極區域 108 汲極區域 110 通道區域 200 晶圓 202 基板 204 蟲晶層 206 DC閘極 208 南頻閘極 210 源極區域 212 >及極區域 214 閘極氧化物 216 通道區域 218 漂移區域 220 閘極 222 第一端點 224 第二端點 92865.doc 1325158 250 高頻閘極 252 第一端點 254 第 '一端點 300 閘極 302 DC閘極 304 向頻閘極 306 第一端點 308 第-端點 310 通道區域 312 絕緣材料 314 源極區域 316 漂移區域 318 蟲晶層 319 >及極區域 320 腳 400 晶圓 402 基板 404 蟲晶層 406 閘極氧化物層 408 多晶矽層 410 絕緣層 412 開孔 414 多晶矽層 416 閘極氧化物層 92865.doc
-19- 1325158 418 420 422 424 426 428 434 436 p_體區域 源極區域 LDD區域 >及極區域 源極端點 汲極端點 沉孔 絕緣層
92865.doc -20-

Claims (1)

  1. 第093113007號專利申請案 中文申請專利範圍替換本(99年2月） 十、申請專利範圍： 1· 一種金屬氧化物半導體（MOS)裝置，包括 一第一導電型式的半導體層；
    形成在該半導體層中之第二導 極/汲極區域； 電型式的第— 源
    一》成在该半導體層中且與該第-源極/汲極G 域分隔之第二導電型式的第二源極/沒極區域； 一在該半導體層的-上表面附近形成且至少部, 位在π亥第一與第二源極/汲極區域之間的第—淨 極，該第一閘極包括許多彼此分隔的區段，以及甲 在該半導體層之該上表面附近形成的第二聞 極，該第二閘極包括形成在該第一閘極許多區段的 至少兩區段之間的一第一端點與相對於該第一端點 形成在該第一閘極之至少一部份之上的一第二端 點，該第二端點比該第一端點寬，該第一閘極與該 第二閘極彼此電性絕緣。
    2·如j項1的裝置其中該裝置可被建構為回應在—第， 頻率乾圍施加到該第—閘極的—第—訊號錢—通道形 成在。亥第一與第二源極/汲極區域之間，該通道回應在一 第二頻率範圍施加到該第二閘極的一第二訊號至少部份 地被調變。 L 4 i的裝置’其中該第—源極以極區域是該裝置的 原極且δ玄第二源極/汲極區域是裝置的一汲極。 求項1的裝置，其中該裝置包括一擴散的MOS(DMOS) 92865-990210.doc M JO 裝置 •5.如請求項1的 月曰 第二閘極之下，嗲@γ 成在邊第一開極與該 該絕緣層在該第一問極之下 居度及在該第/、有 苐 弟—閘極的第一端點之下且古^ 續坌有一第二厚度， °亥弟一厗度小於該第一厚度。 6.如請求項1的裝置，其中該筮_門权& 構的美底$ $丨 一1"極匕括—T結構，該T結 ==部份形成在該第-閘極的許多區段的 主ν兩個區段之間。 一頻皁=的裝置’其中㈣二頻率範圍實際上高於該第 頻率範圍。 8. 9. 玄第二閘極包括一反L·結構，該 伤开> 成在該第一閘極的許多 如請求項1的裝置，其中 反L結構的基底之至少一 區段的至少兩個區段之間 一種包括至少一金屬氧化物半導體(MOS)裝置的積體電 路，該至少一 MOS裝置包括： 一第一導電型式的半導體層； 形成在該半導體層中之第二導電型.式的第一源極/汲 極區域； 一形成在該半導體層中且與該第一源極/汲極區域分隔 之第二導電型式的第二源極/汲極區域； 一在該半導體層的一上表面附近形成且至少部份位在 該第一與第二源極/汲極區域之間的第一閘極，該第一閘 極包括許多彼此分隔的區段；以及 一在該半導體層之該上表面附近形成的第二閘極，該 92865-990210.doc • 2 - 第二閘極包括％成在該第-閘極許多區段的至少兩區段 之間的一第一端點與相對於該第一端點形成在該第一閘 極之至少一部份之上的一第二端點，該苐二端點比該第 一端點寬，該第一閘極與該第二閘極彼此電性絕緣。 10. 一種形成一金屬氧化物半導體（河08)裝置的方法，包括以 下步驟： 形成一第一閘極，該第一閘極包括在一半導體層的一 上表面附近之許多第一閘極結構，該等第一閘極結構彼 此分隔； 在該半導體層上表面附近形成至少一第二閘極，該第 二閘極包括形成在該等第一閘極結構的至少兩結構之間 的一第一端點與相對於該第一端點形成在該第—閘極之 至少一部份上的一第二端點，建構該第二閘極以致該第 二端點比該第一端點寬，該第一閘極與該第二閘極彼此 電性絕緣； 在該半導體層t鄰近該第一與第二閘極處形成第一與 弟二源/>及極區域。 92865-990210.doc
TW093113007A 2003-05-16 2004-05-07 Split-gate metal-oxide-semiconductor device TWI325158B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/439,863 US6710416B1 (en) 2003-05-16 2003-05-16 Split-gate metal-oxide-semiconductor device

Publications (2)

Publication Number Publication Date
TW200509261A TW200509261A (en) 2005-03-01
TWI325158B true TWI325158B (en) 2010-05-21

Family

ID=31978839

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093113007A TWI325158B (en) 2003-05-16 2004-05-07 Split-gate metal-oxide-semiconductor device

Country Status (4)

Country Link
US (1) US6710416B1 (zh)
EP (1) EP1478013A3 (zh)
JP (1) JP4791706B2 (zh)
TW (1) TWI325158B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI449176B (zh) * 2010-12-10 2014-08-11 Macronix Int Co Ltd 具有分離閘極和超級連接結構之半導體元件

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049669B2 (en) * 2003-09-15 2006-05-23 Infineon Technologies Ag LDMOS transistor
US7304354B2 (en) * 2004-02-17 2007-12-04 Silicon Space Technology Corp. Buried guard ring and radiation hardened isolation structures and fabrication methods
US8358815B2 (en) * 2004-04-16 2013-01-22 Validity Sensors, Inc. Method and apparatus for two-dimensional finger motion tracking and control
US8447077B2 (en) * 2006-09-11 2013-05-21 Validity Sensors, Inc. Method and apparatus for fingerprint motion tracking using an in-line array
US8175345B2 (en) 2004-04-16 2012-05-08 Validity Sensors, Inc. Unitized ergonomic two-dimensional fingerprint motion tracking device and method
JP4836427B2 (ja) * 2004-09-28 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
DE102004049246A1 (de) * 2004-10-01 2006-04-06 Atmel Germany Gmbh Lateraler DMOS-Transistor und Verfahren zu seiner Herstellung
US20060223293A1 (en) * 2005-04-01 2006-10-05 Raytheon Company Semiconductor devices having improved field plates
DE102006038874B4 (de) * 2006-08-18 2011-02-10 Infineon Technologies Austria Ag Halbleitervorrichtung mit gemeinsamen Bezugspotential über Deep-Trench-Isolation und Messanordnung
US20080185629A1 (en) * 2007-02-01 2008-08-07 Denso Corporation Semiconductor device having variable operating information
US8290150B2 (en) * 2007-05-11 2012-10-16 Validity Sensors, Inc. Method and system for electronically securing an electronic device using physically unclonable functions
US8276816B2 (en) * 2007-12-14 2012-10-02 Validity Sensors, Inc. Smart card system with ergonomic fingerprint sensor and method of using
US8116540B2 (en) 2008-04-04 2012-02-14 Validity Sensors, Inc. Apparatus and method for reducing noise in fingerprint sensing circuits
US20110079848A1 (en) * 2008-05-28 2011-04-07 Nxp B.V. Semiconductor device with dummy gate electrode and corresponding integrated circuit and manufacturing method
WO2010036445A1 (en) * 2008-07-22 2010-04-01 Validity Sensors, Inc. System, device and method for securing a device component
US8391568B2 (en) * 2008-11-10 2013-03-05 Validity Sensors, Inc. System and method for improved scanning of fingerprint edges
US8600122B2 (en) * 2009-01-15 2013-12-03 Validity Sensors, Inc. Apparatus and method for culling substantially redundant data in fingerprint sensing circuits
US20100180136A1 (en) * 2009-01-15 2010-07-15 Validity Sensors, Inc. Ultra Low Power Wake-On-Event Mode For Biometric Systems
US20100176892A1 (en) * 2009-01-15 2010-07-15 Validity Sensors, Inc. Ultra Low Power Oscillator
US20100208953A1 (en) * 2009-02-17 2010-08-19 Validity Sensors, Inc. Illuminated Fingerprint Sensor and Method
US9336428B2 (en) * 2009-10-30 2016-05-10 Synaptics Incorporated Integrated fingerprint sensor and display
US8331096B2 (en) 2010-08-20 2012-12-11 Validity Sensors, Inc. Fingerprint acquisition expansion card apparatus
US8525261B2 (en) * 2010-11-23 2013-09-03 Macronix International Co., Ltd. Semiconductor device having a split gate and a super-junction structure
JP5582030B2 (ja) * 2010-12-28 2014-09-03 富士通セミコンダクター株式会社 Ｍｏｓトランジスタおよびその製造方法
US8538097B2 (en) 2011-01-26 2013-09-17 Validity Sensors, Inc. User input utilizing dual line scanner apparatus and method
US8610206B2 (en) 2011-02-18 2013-12-17 Macronix International Co., Ltd. Split-gate lateral diffused metal oxide semiconductor device
GB2489100A (en) 2011-03-16 2012-09-19 Validity Sensors Inc Wafer-level packaging for a fingerprint sensor
CN102394246B (zh) * 2011-11-29 2017-12-22 上海华虹宏力半导体制造有限公司 可升级的横向双扩散金属氧化物半导体晶体管及制造方法
US9251329B2 (en) 2012-03-27 2016-02-02 Synaptics Incorporated Button depress wakeup and wakeup strategy
US9665762B2 (en) 2013-01-11 2017-05-30 Synaptics Incorporated Tiered wakeup strategy
CN103500757B (zh) * 2013-10-21 2017-03-08 苏州智瑞佳电子技术有限公司 具有肖特基源ldmos的半导体器件及制造方法
WO2015195116A1 (en) 2014-06-18 2015-12-23 Intel Corporation Extended-drain structures for high voltage field effect transistors
US10199496B2 (en) 2016-03-11 2019-02-05 Mediatek Inc. Semiconductor device capable of high-voltage operation
US10418480B2 (en) 2016-03-11 2019-09-17 Mediatek Inc. Semiconductor device capable of high-voltage operation
US10396166B2 (en) * 2016-03-11 2019-08-27 Mediatek Inc. Semiconductor device capable of high-voltage operation
US10038058B2 (en) 2016-05-07 2018-07-31 Silicon Space Technology Corporation FinFET device structure and method for forming same
CN110957349B (zh) * 2018-09-27 2023-04-07 世界先进积体电路股份有限公司 半导体装置及其制造方法
US20200227552A1 (en) * 2019-01-11 2020-07-16 Vanguard International Semiconductor Corporation Semiconductor device with dielectric neck support and method for manufacturing the same
US11552194B2 (en) 2020-05-29 2023-01-10 metaMOS Solutions Inc. Low loss power device and method for fabricating thereof
US20220093740A1 (en) * 2020-09-18 2022-03-24 Qualcomm Incorporated High-power field-effect transistor (fet)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099196A (en) * 1977-06-29 1978-07-04 Intel Corporation Triple layer polysilicon cell
JP2667857B2 (ja) * 1988-02-12 1997-10-27 株式会社日立製作所 半導体装置およびその製造方法
JPH01248670A (ja) * 1988-03-30 1989-10-04 Toshiba Corp 不揮発性半導体記憶装置ならびにその動作方法および製造方法
US5179032A (en) * 1990-02-01 1993-01-12 Quigg Fred L Mosfet structure having reduced capacitance and method of forming same
JPH04313238A (ja) * 1991-04-10 1992-11-05 Oki Electric Ind Co Ltd 半導体素子
JPH06120493A (ja) * 1992-10-06 1994-04-28 Hitachi Ltd 半導体装置とその製造方法
KR960006004A (ko) * 1994-07-25 1996-02-23 김주용 반도체 소자 및 그 제조방법
US5714786A (en) * 1996-10-31 1998-02-03 Micron Technology, Inc. Transistors having controlled conductive spacers, uses of such transistors and methods of making such transistors
US6087697A (en) * 1997-10-31 2000-07-11 Stmicroelectronics, Inc. Radio frequency power MOSFET device having improved performance characteristics
US5918137A (en) 1998-04-27 1999-06-29 Spectrian, Inc. MOS transistor with shield coplanar with gate electrode
US6051470A (en) * 1999-01-15 2000-04-18 Advanced Micro Devices, Inc. Dual-gate MOSFET with channel potential engineering
US6097070A (en) * 1999-02-16 2000-08-01 International Business Machines Corporation MOSFET structure and process for low gate induced drain leakage (GILD)
KR100282454B1 (ko) * 1999-03-19 2001-02-15 김영환 트랜지스터의 구조 및 제조 방법
SG165138A1 (en) * 2000-07-12 2010-10-28 Inst Of Microelectronics A semiconductor device
US6461902B1 (en) * 2000-07-18 2002-10-08 Institute Of Microelectronics RF LDMOS on partial SOI substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI449176B (zh) * 2010-12-10 2014-08-11 Macronix Int Co Ltd 具有分離閘極和超級連接結構之半導體元件

Also Published As

Publication number Publication date
TW200509261A (en) 2005-03-01
EP1478013A2 (en) 2004-11-17
EP1478013A3 (en) 2006-08-02
JP4791706B2 (ja) 2011-10-12
US6710416B1 (en) 2004-03-23
JP2004343118A (ja) 2004-12-02

Similar Documents

Publication Publication Date Title
TWI325158B (en) Split-gate metal-oxide-semiconductor device
TWI805991B (zh) 金屬氧化物半導體場效應電晶體元件
JP5547361B2 (ja) 埋込み軽ドープ・ドレイン領域を含む金属酸化膜半導体デバイス
US8710584B2 (en) FET device having ultra-low on-resistance and low gate charge
TWI325181B (en) Metal-oxide-semiconductor device having improved performance and reliability
US7148540B2 (en) Graded conductive structure for use in a metal-oxide-semiconductor device
KR101215876B1 (ko) 강화된 성능을 갖는 반도체 디바이스 및 그의 제조 방법
KR101324855B1 (ko) 수퍼접합 전력 ｍｏｓｆｅｔ
KR101267293B1 (ko) 개선된 성능 및 방법을 가진 전력 반도체 디바이스
US6696726B1 (en) Vertical MOSFET with ultra-low resistance and low gate charge
KR100592749B1 (ko) 실리콘과 실리콘 게르마늄 이종 구조를 가지는 고전압전계효과 트랜지스터 및 그 제조 방법
TW480603B (en) Self-aligned silicon carbide LMOSFET
US9178054B2 (en) Planar vertical DMOS transistor with reduced gate charge
CN110957370A (zh) 横向双扩散晶体管的制造方法
KR20000051294A (ko) 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법
US11195915B2 (en) Semiconductor devices with a sloped surface
TW586232B (en) Trench MIS device with active trench corners and thick bottom oxide and method of making the same
CN117457738A (zh) 一种降低表面温度的ldmos结构及其制备方法
JPH09121053A (ja) 縦型の電界効果型トランジスタ及びその製造方法
CN110010473A (zh) 一种ldmos器件以及制作方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent