CN103500757B - 具有肖特基源ldmos的半导体器件及制造方法 - Google Patents

具有肖特基源ldmos的半导体器件及制造方法 Download PDF

Info

Publication number
CN103500757B
CN103500757B CN201310497151.8A CN201310497151A CN103500757B CN 103500757 B CN103500757 B CN 103500757B CN 201310497151 A CN201310497151 A CN 201310497151A CN 103500757 B CN103500757 B CN 103500757B
Authority
CN
China
Prior art keywords
source
type
metal
well
diffusion region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310497151.8A
Other languages
English (en)
Other versions
CN103500757A (zh
Inventor
李瑞钢
赵兵
赵一兵
张耀辉
吴菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haike Jiaxing Electric Power Technology Co ltd
Original Assignee
Suzhou Zhi Ruijia Electron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Zhi Ruijia Electron Technology Co Ltd filed Critical Suzhou Zhi Ruijia Electron Technology Co Ltd
Priority to CN201310497151.8A priority Critical patent/CN103500757B/zh
Publication of CN103500757A publication Critical patent/CN103500757A/zh
Application granted granted Critical
Publication of CN103500757B publication Critical patent/CN103500757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Abstract

本发明公开了一种具有肖特基源LDMOS的半导体器件，包括重掺杂P型衬底或P+衬底、在重掺杂P型衬底或P+衬底上生长的P阱/外延、形成在P阱/外延中的P型扩散区、形成在P阱/外延中且与P型扩散区保持间隔的N阱/LDD、以及穿过P型扩散区并伸入到重掺杂P型衬底或P+衬底且与P型扩散区形成肖特基结的金属源极。本发明有效降低了源极串联电阻，利用金属本身的导电为器件沟道提供充足的载流子，可明显提高器件的增益，驱动电流和高频性能。

Description

具有肖特基源LDMOS的半导体器件及制造方法
技术领域
本发明涉及半导体领域，特别是涉及一种具有肖特基源LDMOS的半导体器件及制造方法。
背景技术
横向扩散金属氧化物半导体(LDMOS)是基于横向两次扩散的金属氧化物半导体结构的高电压晶体管。从源极通孔向栅极下沟道的横向扩散可实现沟道掺杂优化设计，有效提高器件击穿电压。不仅可以制造分立大功率微波器件，电源驱动器也可以集成在技术工艺平台中，用以制造功率电源集成电路和单片微波集成电路。LDMOS可分为N型和P型。用于微波射频领域的N型分立LDMOS器件又称RFLDMOS，广泛应用于无线通信和雷达大功率微波信号发射。其栅长、沟道横向扩散、延伸漏极设计、源极串联电阻，栅极串联电阻，场板结构等都对器件的射频性能、功率性能和可靠性有关键的影响。为减小源极串联电阻，有下列方法：
1)双边通源扩散技术：在沉底上对应源极区域，预先高浓度扩散或离子注入掺杂材料，再利用高温深扩散工艺过程，使上下源极杂质接通，以减小源极串联电阻，减小横向扩散区域以缩小器件面积；
2)外延层多次注入通源扩散技术：在沉底上对应源极区域，预先高浓度扩散或离子注入掺杂材料，在有源层外延一定厚度，对应源极区域预先高浓度离子注入掺杂材料，再利用深扩散工艺高温过程，使上下源极杂质接通，以减小源极串联电阻，减小横向扩散区域；
3)多晶硅塞通源技术：在普通工艺之前，利用等离子刻蚀在源极刻通外延层，再利用掺杂多晶硅低压化学气相淀积方法，填充源极通孔，由于掺杂多晶硅电阻率低于扩散掺杂硅，以减小源极串联电阻，减小横向扩散区域；
4)钨塞结构通源技术：在普通通源工艺结束后，利用等离子刻蚀在源极刻通外延层，再利用掺杂多晶硅低压化学气相淀积方法，填充源极通孔，由于掺杂多晶硅电阻率低于扩散硅，以减小源极串联电阻，减小横向扩散区域；
以上各种技术都是基于半导体掺杂材料源和沟道的半导体PN结结构，源极串联电阻较大，器件的增益受限，加工工艺复杂。
发明内容
本发明所要解决的技术问题是提供一种具有肖特基源LDMOS的半导体器件及制造方法。
为解决上述技术问题，本发明采用的一技术方案是：一种具有肖特基源LDMOS的半导体器件，其包括重掺杂P型衬底或P+衬底、在重掺杂P型衬底或P+衬底上生长的P阱/外延、形成在P阱/外延中的P型扩散区、形成在P阱/外延中且与P型扩散区保持间隔的N阱/LDD、以及穿过P型扩散区并伸入到重掺杂P型衬底或P+衬底且与P型扩散区形成肖特基结的金属源极。
在上述技术方案的基础上，进一步包括附属技术方案：
其进一步包括形成在P阱/外延中且与金属源极相邻的栅极、形成在P阱/外延中且与N阱/LDD相接的漏极。
所述金属源极的功函数与P型硅的费米能级差大于0.6V，且为磁控溅射而成。
所述金属源极采用Tb材料、或Er材料、或Yb材料。
为解决上述技术问题，本发明采用的另一技术方案是：一种具有肖特基源LDMOS的半导体器件制造方法，其包括如下步骤：
在金属硅化物栅极形成后，利用化学气相淀积方法在表面形成二氧化硅介质；
在二氧化硅介质表面涂光刻胶，利用光刻定义源极挖槽区域窗口；
利用选择性等离子体刻蚀二氧化硅介质，以光刻胶做掩膜刻出源极挖槽区域窗口；
经过强氧化剂在100℃温度去胶后，形成源极挖槽区域窗口；
利用选择性等离子体刻蚀源极挖槽区域的氮氧化硅和硅槽，通过定时刻蚀，控制刻蚀深度到重掺杂P型衬底或P+衬底并形成金属源极坑槽；
利用RCA去离子清洗；
通过磁控溅射的方法，物理淀积特定功函数的金属与沟道形成具有一定势垒高度的肖特基结；
利用化学机械抛光进行介质层平整化。
所述金属源极的功函数与P型硅的费米能级差大于0.6V。
所述金属源极采用Tb材料、或Er材料、或Yb材料。
本发明的优点是，不同于传统的LDMOS源极结构，与半导体掺杂材料源和沟道的半导体PN结不同，该结构为金属源和沟道的肖特基结结构，以金属材料源极代替了半导体材料源极，有效降低了源极串联电阻，利用金属本身的导电为器件沟道提供充足的载流子，可明显提高器件的增益，驱动电流和高频性能；而且金属电阻率明显低于其他材料，加工工艺步骤简单。
附图说明
下面结合附图及实施例对本发明作进一步描述：
图1是本发明初始状态的内部结构图；
图2是图1经过化学气相淀积二氧化硅介质的内部结构图；
图3是图2经过涂光刻胶后的内部结构图；
图4是图3去胶后的内部结构图；
图5是图4经过蚀刻后的内部结构图；
图6是图5经过磁控溅射的内部结构图；
图7是图6经过化学机械抛光的内部结构图，且为最终状态图。
具体实施方式
实施例：如图1-7所示，本发明提供一种具有肖特基源LDMO S的半导体器件的第一实施例，其包括：重掺杂P型衬底或P+衬底、在重掺杂P型衬底或P+衬底上生长的P阱/外延、形成在P阱/外延中的P型扩散区、形成在P阱/外延中且与P型扩散区保持间隔的N阱/LDD、以及穿过P型扩散区并伸入到重掺杂P型衬底或P+衬底且与P型扩散区形成肖特基结的金属源极。
其优选地进一步包括形成在P阱/外延中且与金属源极相邻的栅极、形成在P阱/外延中且与N阱/LDD相接的漏极。
所述金属源极的功函数与P型硅的费米能级差大于0.6V，且为磁控溅射而成。
所述金属源极采用Tb材料、或Er材料、或Yb材料。
LDMOS的沟道掺杂结构、多晶硅自对准硅化物栅结构、缓变延伸漏极结构和场板结构均采用现有的结构设计和制造方法。本发明的结构设计，不同于传统的LDMOS扩散源极结构，也与扩散源和沟道的半导体PN结不同，采用为金属源和沟道的肖特基结结构。
为实现上述结构，本发明还提供一种具有肖特基源LDMOS的半导体器件制造方法的第二实施例，其中除源极扩散步骤之外，其他步骤均和传统LDMOS制造工艺大致相同，其包括：
在氮氧化硅保护层(也是选择性刻蚀的阻挡层)形成后，其中氮氧化硅保护层，厚度约80纳米；
在金属硅化物栅极形成后，利用化学气相淀积方法在表面形成二氧化硅介质，二氧化硅介质厚度控制在600到900纳米；
在二氧化硅介质表面经过清洗和光刻胶粘结剂环境处理后，涂光刻胶700到1000纳米，利用深紫外(DUV，248纳米光源)光刻定义源极挖槽区域，经过显影，固胶等工艺形成源极挖槽区域窗口；
利用选择性等离子体刻蚀二氧化硅，以光刻胶做掩膜刻出源极挖槽区域窗口，其中源极挖槽区域窗口的一边刻蚀停止在氮氧化硅薄膜表面，而另一边停止在栅极侧面氮氧化硅；
经过强氧化剂在100℃温度煮20分钟去胶，用氧等离子体去胶后，形成二氧化硅源极挖槽区域窗口，其中强氧化剂由浓硫酸和双氧水按照17：1的体积百分比配比。
利用选择性等离子体刻蚀源极挖槽区域氮氧化硅和硅槽，之后更换CF4或SF6等硅刻蚀气体通过定时刻蚀，控制刻蚀深度到重掺杂P型衬底或P+衬底；通过控制刻蚀剂比例，控制刻蚀解剖形貌(考虑源极和栅极交叠范围和电场在沟道里的分布)，通过湿法刻蚀去除等离子刻蚀损伤；
利用RCA去离子清洗30分钟；
通过磁控溅射的方法，物理淀积特定功函数的金属(对于N型LDMOS，可使用Tb，Er或Yb)与沟道形成具有一定势垒高度的肖特基结；
利用化学机械抛光(CMP)进行介质层平整化；
利用其他现有技术进行后续的布线和场板制造。
本发明的制造方法通过光刻、选择性刻蚀、金属淀积和化学机械抛光(CMP)实现。多晶硅栅可用氮氧化硅层保护。其工艺过程可在前道工艺的高温过程完成之后，利用二氧化硅做掩膜，利用等离子刻蚀和湿法刻蚀结合，刻蚀暴露出沟道区域，通过磁控溅射的方法，物理淀积特定功函数的金属与沟道形成具有一定势垒高度的肖特基结。
本发明适用于金属源极和半导体沟道的肖特基结LDMOS，金属可以是任何与N型半导体(不限于硅)，或P型半导体材料形成肖特基结的金属。LDMOS包括分立器件N型和P型LDMOS，以及集成电路中的N型和P型LDMOS。
本发明与LDMOS分立器件和集成电路制造技术兼容，不会增加制造成本，以金属材料源极代替了半导体材料源极，有效降低了源极串联电阻，利用金属本身的导电为器件沟道提供充足的载流子，可明显提高器件的增益，驱动电流和高频性能。
当然上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的等效变换或修饰，都应涵盖在本发明的保护范围之内。

Claims (6)

1.一种具有肖特基源LDMOS的半导体器件，其特征在于其包括：重掺杂P型衬底、在重掺杂P型衬底上生长的P阱/外延、形成在P阱/外延中的P型扩散区、形成在P阱/外延中且与P型扩散区保持间隔的N阱/LDD、以及穿过P型扩散区并伸入到重掺杂P型衬底且与P型扩散区形成肖特基结的金属源极,所述金属源极采用Tb材料、或Er材料、或Yb材料。
2.根据权利要求1所述的一种具有肖特基源LDMOS的半导体器件，其特征在于：其进一步包括形成在P阱/外延中且与金属源极相邻的栅极、形成在P阱/外延中且与N阱/LDD相接的漏极。
3.根据权利要求2所述的一种具有肖特基源LDMOS的半导体器件，其特征在于：所述金属源极的功函数与P型硅的费米能级差大于0.6V。
4.一种具有肖特基源LDMOS的半导体器件制造方法，其特征在于其包括如下步骤：
在金属硅化物栅极形成后，利用化学气相淀积方法在表面形成二氧化硅介质；
在二氧化硅介质表面涂光刻胶，利用光刻定义源极挖槽区域窗口；
利用选择性等离子体刻蚀二氧化硅介质，以光刻胶做掩膜刻出源极挖槽区域窗口；
经过强氧化剂在100℃温度去胶后，形成源极挖槽区域窗口；
利用选择性等离子体刻蚀源极挖槽区域的氮氧化硅和硅槽，通过定时刻蚀，控制刻蚀深度到重掺杂P型衬底并形成金属源极坑槽；
利用RCA去离子清洗；
通过磁控溅射的方法，物理淀积特定功函数的金属与沟道形成具有一定势垒高度的肖特基结；
利用化学机械抛光进行介质层平整化。
5.根据权利要求4所述的半导体器件制造方法，其特征在于：金属源极的功函数与P型硅的费米能级差大于0.6V。
6.根据权利要求5所述的半导体器件制造方法，其特征在于：所述金属源极采用Tb材料、或Er材料、或Yb材料。
CN201310497151.8A 2013-10-21 2013-10-21 具有肖特基源ldmos的半导体器件及制造方法 Active CN103500757B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310497151.8A CN103500757B (zh) 2013-10-21 2013-10-21 具有肖特基源ldmos的半导体器件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310497151.8A CN103500757B (zh) 2013-10-21 2013-10-21 具有肖特基源ldmos的半导体器件及制造方法

Publications (2)

Publication Number Publication Date
CN103500757A CN103500757A (zh) 2014-01-08
CN103500757B true CN103500757B (zh) 2017-03-08

Family

ID=49865946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310497151.8A Active CN103500757B (zh) 2013-10-21 2013-10-21 具有肖特基源ldmos的半导体器件及制造方法

Country Status (1)

Country Link
CN (1) CN103500757B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114812878B (zh) * 2022-04-07 2023-07-07 中北大学 一种高灵敏度压阻敏感单元及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710416B1 (en) * 2003-05-16 2004-03-23 Agere Systems Inc. Split-gate metal-oxide-semiconductor device
DE102006038874A1 (de) * 2006-08-18 2008-03-20 Infineon Technologies Austria Ag Halbleitervorrichtung mit gemeinsamen Bezugspotential über Deep-Trench-Isolation
CN203536441U (zh) * 2013-10-21 2014-04-09 苏州智瑞佳电子技术有限公司 具有肖特基源ldmos的半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3575908B2 (ja) * 1996-03-28 2004-10-13 株式会社東芝 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710416B1 (en) * 2003-05-16 2004-03-23 Agere Systems Inc. Split-gate metal-oxide-semiconductor device
DE102006038874A1 (de) * 2006-08-18 2008-03-20 Infineon Technologies Austria Ag Halbleitervorrichtung mit gemeinsamen Bezugspotential über Deep-Trench-Isolation
CN203536441U (zh) * 2013-10-21 2014-04-09 苏州智瑞佳电子技术有限公司 具有肖特基源ldmos的半导体器件

Also Published As

Publication number Publication date
CN103500757A (zh) 2014-01-08

Similar Documents

Publication Publication Date Title
CN103426771B (zh) 制造具有屏蔽电极结构的绝缘栅半导体器件的方法
CN103000671B (zh) Mosfet及其制造方法
CN102239562B (zh) 制造隧穿晶体管的方法和包括隧穿晶体管的ic
CN102468334B (zh) Vdmos器件及其制造方法
CN107437563B (zh) Ldmos晶体管及其形成方法、以及esd器件及其形成方法
CN206041966U (zh) 半导体器件和半导体部件
CN103050541B (zh) 一种射频ldmos器件及其制造方法
CN101335297B (zh) 半导体器件及其制造方法
CN203242629U (zh) 电极接触结构
JP2010135800A (ja) 半導体素子及びその製造方法
US7932538B2 (en) Insulated gate bipolar transistor and method of fabricating the same
US10256236B2 (en) Forming switch circuit with controllable phase node ringing
CN103985745A (zh) 抑制输出非线性开启的隧穿场效应晶体管及制备方法
CN104167391A (zh) Cmos结构的制造方法
CN108538911B (zh) 优化的l型隧穿场效应晶体管及其制备方法
US8933512B2 (en) MOSFET and method for manufacturing the same
CN111370479A (zh) 沟槽栅功率器件及其制造方法
CN103500757B (zh) 具有肖特基源ldmos的半导体器件及制造方法
CN102487084B (zh) Mosfet及其制造方法
CN104282629A (zh) Cmos结构的制造方法
US20090152587A1 (en) Deep guard regions for reducing latch-up in electronics devices
KR101868634B1 (ko) 반도체 소자의 제조 방법
CN203536441U (zh) 具有肖特基源ldmos的半导体器件
CN115117151A (zh) 一种具复合元胞结构的igbt芯片及其制作方法
CN101901751A (zh) 半导体元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170228

Address after: 215123 Suzhou Industrial Park, Jiangsu, if waterway No. 398

Patentee after: ZHIRUIJIA (SUZHOU) SEMICONDUCTOR TECHNOLOGY CO.,LTD.

Address before: 215123 Suzhou Industrial Park, Jiangsu, if waterway No. 398

Patentee before: Suzhou Zhiruijia Electronic Technology Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20231023

Address after: 314006 room 201-12, building 8, No. 3339 linggongtang Road, Daqiao Town, Nanhu District, Jiaxing City, Zhejiang Province

Patentee after: Haike (Jiaxing) Electric Power Technology Co.,Ltd.

Address before: 215123 No. 398 Shui Shui Road, Suzhou Industrial Park, Jiangsu

Patentee before: ZHIRUIJIA (SUZHOU) SEMICONDUCTOR TECHNOLOGY CO.,LTD.

TR01 Transfer of patent right