TWI324478B - Circuit and related method for level clamping control - Google Patents

Circuit and related method for level clamping control Download PDF

Info

Publication number
TWI324478B
TWI324478B TW095110355A TW95110355A TWI324478B TW I324478 B TWI324478 B TW I324478B TW 095110355 A TW095110355 A TW 095110355A TW 95110355 A TW95110355 A TW 95110355A TW I324478 B TWI324478 B TW I324478B
Authority
TW
Taiwan
Prior art keywords
signal
reference level
circuit
digital
control
Prior art date
Application number
TW095110355A
Other languages
English (en)
Other versions
TW200635358A (en
Inventor
Ke Chiang Huang
Ta Chan Kuo
Sterling Smith
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Publication of TW200635358A publication Critical patent/TW200635358A/zh
Application granted granted Critical
Publication of TWI324478B publication Critical patent/TWI324478B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245Details of sampling arrangements or methods
    • H03M1/1255Synchronisation of the sampling frequency or phase to the input frequency or phase
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/18Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52Automatic gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Picture Signal Circuits (AREA)
  • Processing Of Color Television Signals (AREA)
  • Color Television Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

1324478 九、發明說明: 【發明所屬之技術領域】 本發明有關於複合視訊訊號之箝位控制電路和方法,尤指一種 使用遞色電路來箝位複合視訊訊號之電路及其相關方法。 【先前技術】 因為先進電視委員會(Advanced Television Systems Committee, ATSC)的成立,使得數位電視發展得相當迅速。基於相容性之考 量’數位電視系統除了可解碼符合ATSC規格的數位電視訊號之 外,亦必須可解碼符合習知類比電視系統規格的電視訊號,如 NTSC(National Television Standards Committee)和 PAL (Phase
Alternation Line )規格,如此使用者可以不必考慮訊號係由數位電 視訊號或是類比電視訊號所傳遞,而使用相同的設備來觀賞節目。 在對複合視訊訊號進行訊號處理之前,複合視訊訊號的空白位 準(blanklevel)必須事先被箝位,因為複合視訊訊號的振幅和相 位為解碼過程中相當重要的參數,因此空白位準是否精確地被箝 位會嚴重影響到用以解媽複合視訊訊號之視訊解碼器的效能。通 常而言,若欲更精確地箝倾合視訊訊號,則須改進籍位控制電 路之精確度,峰雜好的触峨,箝健姆騎常被整合 至視訊解巾並於數位領域憎位所_空自位準。換句話 說,為使複合視賴號的^準位更加料,雕健制電路之 輸出訊號的步階大小(step㈣越小越好,然而卻會造成籍位控 6 1324478 制電路之尺寸和成本的增加。 【發明内容】 因此本發明的目的之-為提供使用遞色電路以籍位複合視 訊訊號的位準之裝置及糊方法,贿決上述問題。 本發明提供了-種箝健制電路,使耻通過電容的輸入訊 號上。此箝位控制電路包含:參考位準估測器、減法器、箱位計 算電路、遞色電軌及錢輪錄__觀。參考位準估測 器估測輸入訊號的參考位準,減法器用以計算參考位準以及所需 參考位準間的差量以輸出差量峨,箝位計算電路根據差量訊號 產生第-控雜,遞色電路遞色第—控倾喊雜出複數個第 二控制值,而電流輸出之數位類比轉換器根據第二控制值產生類 比訊號,藉由此類比訊號選擇性地充電或放電電容以調整輸入訊 號的參考位準。 本發明更提供了一種箝位輸入訊號之位準的方法,此方法包 含底下步驟:估測輸入訊號的參考位準;計算參考位準以及所需 參考位準間的差量以輸出差量訊號;根據差量訊號產生第一控制 值’遞色處理第一控制值以父遞輸出複數個第二控制值;以及分 別使用複數個第二控制值以產生類比訊號,並藉由此類比訊號選 擇性地對電容充電或放電’以調整輸入訊號的參考位準。
號。參魏準估輕接至類比數位轉換器 插補相位產生器以及數位插補器。類 乱訊號以根據參考時脈產生輸入訊 缜比數位轉換器,用以估測輸入訊號 的參考位準。減法H墟絲相雜卿,肋比較計算炎考 位準以及^參考位準_差量以輸出差量訊號。箝位計算電路 輕接至減法H用以根據差量訊號產生第—控制值。遞色電路竊 接至抽位^算電路,収遞色處理第_控制值以交遞輸出複數個 第-控制值。數位類比轉換II雜接至遞色電路以及電容,根據第 -控制值喊生類比訊號,藉由此類比訊號選擇性地對電容充電 或放電,以健輸人城的參考辦。亮度度分離_祕至類 比數位轉換器,根據輸入訊號產生預先亮度訊號以及預先色度訊 號。插補相位產生器耦接至類比數位轉換器,用以產生插補相位; 隶後’數位插補器輕接至亮度/色度分離器以及插補相位產生器, 用以重新調整預先亮度訊號以及預先色度訊號以根據插補相位產 生亮度訊號以及色度訊號。 【實施方式】 第1圖為本發明箝位控制電路1〇〇之實施例的方塊圖。箝位控 制電路100包含:電容110、類比數位轉換器120、空白位準估測 器130、減法器140、箝位計算電路150、遞色電路160以及電流 輸出之數位類比轉換器170。在此實施例中,箝位控制電路應 的輸入訊號為類比電視訊號,例如複合視訊訊號CVBS,複合視 訊訊號CVBS符合美Μ家電視彡統委S修atiQnal τ—δί〇η Standards Co腿ittee,NTSC) 位交錯概賦(phase a——
Line,PAL)之規格標準,而電容⑽係用以調整輸人複合視訊訊 號CVBS的直流(DC)位準,舉例而言,參考位準為人 訊號圓_位準。齡意岐,輯本 號,也就是複合視訊訊號CVBS,係用以舉例說明,而非用以限 定本發明。在調整複合視訊訊號CVBS的直流位準後,電容11〇 輸出調整後複合視訊訊號Sad ’而此調整後複合視訊訊號&隨後 被輸入至類比數位轉換器120,接著,此類比數位轉換器12〇將調 整後複合視訊訊號Sad數位化以產生後續供訊號處理使用的數位 訊號Sd。此外’參考時脈8。被輸入至類比數位轉換器12〇,且類 比數位轉換器120利用參考時脈Sc取樣調整後複合視訊訊號Sad。 在接收數位訊號Sd後’空白位準估測器13〇開始估測數位訊 號Sd的空白位準並產生估測空白位準訊號slevel,且在水平同步脈 波(horizontal synchronization tip, H-sync)出現後,數位訊號 Sd 的空 白位準可在一特定視窗範圍(wind〇w)内予以估測,因此,在此 實施例中,估測空白位準訊號Slevel在每一掃瞄線期間被更新一 次。此外,減法器140藉由將估測空白位準訊號Slevd減去所需的 參考訊號REF而得到差量訊號Sdiff,然後,箝位計算電路15〇根 據差量訊號Sdiff產生第一控制訊號Sl,而第一控制訊號&決定電 電的程度 容〗10進行充電或放電,甚至於充放 在此實施例中,欲使用低解析度(k)wresokJtion 轉換器Π0以降低成本,嶋位類比轉換請無法將第一控 所Z Sl轉換成精確的電流位準。舉例來說,第一控制訊號& 所傳輸的值可為小於數鋪比轉換器17〇之最低有效位元㈣ ,缝綱的更低一位數值,也就是,當使用在本實施例 +的數位類比轉換器17G之步階大小太大,將造成對 應於第-控制訊號Sl所傳輸數值的不精確電流位準;藉由遞色電 路160遞色處理第一控制訊號&以輸出第二控制訊號&,較佳 地:第二控制訊E S2傳輸複數個整數,且這複數個整數之平均值 與第一控概號Sl所傳輸的數值實質姻。舉娜說,第一控制 訊號\所傳輸的值可為7 25,因為數位類比轉換器⑺之步階大 小相虽大’利用遞色電路16〇遞色處理第一控制訊號&,使得第 二控制訊號S2週期性傳輸的數值為7、7、7和8,如此一來,這 些值的平均健第—控觀號Si傳輸的數值實質相等,然後數位 類比轉換器170便以平均的概念來將這些整數值轉換成更為精確 的類比訊號Sa ;舉例來說,實施例中的遞色電路16〇可以三角積 为調變器(Sigma Delta Modulator,SDM)來加以實現,但並不欲以此 限制本發明的範圍。 須注意的是,在本實施例中,第二控制訊號S2所傳輸的複數 個整數包含不同的兩個整數,然而在其他實施例中,根據設計的 而求’第二控制訊號&所傳輸的複數健數可包含兩個以上的不 同整數遞色電路16〇克服了數位類比轉換器以及箱位計算 電路150之間的精準度不匹配問題。 當第二控制訊號&被輸入至數位類比轉換器170時,數位類 比轉換器170分別使用第二控制訊號心所傳輸的值,輸出用以充 放電電奋ho的類比電流訊號Sa,以調整複合視訊訊號CVBS的 工白位準。較佳地,在空白位準估測器13〇估測數位訊號心的新 參考位準之前,遞色電路16〇持續遞色處理第一控制訊號&所傳 輸的值,因此,數位類比轉換器17〇通常根據第二控制訊號&來 充電或放電電容110,於較佳實施例中,此電容11〇本身具有相當 大的電容值’例如O.luF。此外,當數位類比轉換器17〇對電容11〇 進行放電或充電時,不管是充電或放電,使得電容110的直流電 壓位準均會略微地調整。 凊參照第2圖,第2圖為本發明使用前述箝位控制電路1〇〇 之視訊解碼益200之實施例的方塊圖。視訊解碼器2⑽接收複合 視訊訊號CVBS’並解碼複合視訊訊號CVBS,以產生亮度訊號γ以 及色度訊號U、V ;而產生數位訊號Sd,以及箝位輸入訊號(複合 視訊訊號CVBS )的操作類似於前述箝位控制電路1⑻的操作, 而且’在第1圖和第2圖中,具有相同名稱的元件(例如電容11〇、 210、類比數位轉換器120、220、空白位準估測器130、230、減 法器140、240、括位§十鼻電路150、250、遞色電路160、260以 1324478
I 瀑 及數位類比轉換器170、270等)具有相同的操作和功能,故在此 不再贅述。 亮度/色度分離器275接收數位訊號sd’並根據數位訊號Sd’產 生預先亮度訊號Y’以及預先色度訊號C,;預先色度訊號C,進一步 傳至U/V解調變器(U/V demodulator) 276,而U/V解調變器276 解調變預先色度訊號C’並分別產生第一預先色度訊號u,以及第二 預先色度訊號V’。而且’於解調變預先色度訊號c,時,參考時脈 Sc’較佳地為複合視訊訊號CVBS’之色度訊號C的副載波頻率的四 倍,因此數位訊號Sd’的資料傳輸速率為複合視訊訊號CVBS,之色 度訊號C’的副載波頻率的四倍。然而,數位訊號sd,的資料傳輸 速率並不付將複合視訊訊號CVBS’所傳輸的視訊節目内容逐一顯 示於電視螢幕之每一掃瞄線之所需,因此,數位插補器280根據 插補相位Sic插補預先亮度訊號Y’、第一預先色度訊號u,以及第 二預先色度訊號V’,以產生所需的色度訊號Y、第一亮度訊號U 以及第二亮度訊號V;藉此,亮度訊號γ、第一亮度訊號u以及 第二亮度訊號V的資料傳輸速率便可符合在每一掃猫線顯示像素 之需求。 在具體實施例中’同步訊號Sc’之頻率可為複合視訊訊號 CVBS’之色度訊號C的副載波頻率之四倍頻的正整數倍,於此情 況下’須要額外的降取樣器(未繪示)以降取樣數位訊號Sd,以產生 第一訊號,此第一訊號的資料傳輸速率便可實質等於複合視訊訊 12 1324478 號CVBS’之副载波頻率的四倍。而且,在此實施例中,可將數位 濾波器加至類比數位轉換器220以及前述的降取樣器之間,以濾 掉數位訊號Sd’的高頻雜訊並產生輸入至前述降取樣器的過濾後訊 號,隨著數位訊號sd’資料傳輸速率的增加,則數位遽波器的效能 亦跟著增加,藉此,高頻雜訊的部份可以更徹底地濾除。然後, 此數位訊號Sd’被傳送至空白位準估測器23〇、亮度/色度分離器 275以及插補相位產生器285,以供後續訊號處理。 如第2圖所示’插補相位產生器285包含水平同步分離器 (Hsync separator)287 以及數位線鎖定鎖相迴路(digital Hne_1〇cked phase-locked 1〇〇Ρ)289。水平同步分離器287接收數位訊號Sd’並分 離水平同步脈波,根據兩連續水平同步脈波來決定每一掃瞄線的 起始邊界訊號Ss以及結束邊界訊號st,用以顯示由複合視訊訊號 CVBS所傳輸的視訊卽目’其中同步脈波(邱)被 I 疋義在類比電視系統的規格中以識別掃瞎線的起始點。根據起始 邊境訊號Ss以及結束邊界訊號St,數位線鎖定鎖相迴路289產生 數位插補器280所使用的插補相位Sic以供插補亮度訊號γ,、第一 亮度訊號U’以及第二亮度訊號V’。 第3圖為根據本發明之實施例之箱位方法的流程圖,包含以 下步驟: 步驟300 :估測複合視訊訊號的參考位準。 13 步驟302:計算參考位準以及所需參考位準之間的差量以輪出差量 訊號。 步驟304 :根據差量訊號產生第一控制值。 步驟306 .遞色處理第一控制值以交遞輸出複數個第二控制值,第 一控制值之個數例如為兩個。 步驟308:期複數個第二控織較交流齡複合視訊訊號的電 谷進行充放電,以產生用以調整複合視訊訊號之參考準 位的類比訊號。 相較於習知技術’本發明提供了藉由遞色以對視訊訊號進行 村位的方法和蝴裝置’遞色處理解決了數位類比轉換器以及籍 位計算電路之間精確度(pi:edsiGn)互相秘配的問題,因此,藉 著本發明所揭露之新穎箝位控制架構,電容更精準地充放電,以 利用低解析度數位類比轉換器來箝位所需的高精確度空白位準, 並降低硬體複雜度。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範 圍所做之轉變化與侧,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為根據本㈣之實施例之·控制電路的方塊圖。 第2圖為根據本發日月之實施例之視訊解抑的方塊圖。 第3圖為本㈣之實補之箝财法的流程圖。 1324478
【主要元件符號說明】 100 箝位控制電路 110、210 電容 120'220 類比數位轉換器 130、230 空白位準估測器 140、240 減法器 150 > 250 箝位計算電路 160、260 遞色電路 170、270 數位類比轉換器 200 視訊解碼器 275 亮度/色度分離器 276 U/V解調變器 280 數位插補器 285 插補相位產生器 287 水平同步分離器 289 數位線鎖定鎖相迴路 15

Claims (1)

  1. 十、申請專利範圍·· 人種彳Hit控制電路,帛哺位—輸人訊號,該箝彳峨制電路包 δ · ^考位準估測II ’肋估測該輸人訊號之_參考位準; 減法益’麵接至該參考位準估測器,用以計算該參考位準以 及-所需參考鱗間之—差量,以輸出—差量訊號; -掛位計算電路,祕至賴法器,用錄據該差量訊號產生 一第一控制值; 遞色電路’接至該箝位計算電路,㈣遞色處理該第一控 制值以交遞輸出複數個第二控制值;以及 —數位類比舰n,織至該遞色電路以及一電容用以產生 一類比訊號給該電容,以根據該些第二控制值調整該輸入 訊號之參考位準。 2. 如申請專利範圍帛1項所述之箝位控制電路,其中該數位類比 轉換器為一電流輸出之數位類比轉換器。 3. 如申请專利範圍第丨項所述之箝位控制電路,其中在該參考位 準估測器估測該輸入訊號的參考位準之前,該遞色電路不斷 持繽地遞色處理該第一控制值,且該數位類比轉換器不斷持 續地充電或放電該電容。 4·如申請專利範圍第1項所述之箝位控制電路,其中該遞色電路 16 1324478 遞色處理該第一控制值所產生之該些第二控制值的個數為兩 個。 5. 如申請專利範圍第1項所述之箝位控制電路,其中該些第二控 制值均為整數。 6. 如申請專利範圍第1項所述之箝位控制電路,其令該數位類比 轉換器產生該類比訊號給該電容,以選擇性地充電或放電該 電容。 7. 如申請專利範圍第1項所述之箝位控制電路,其中該箝位控制 電路應用於一視訊解碼器中。 8. 如申請專利範圍第1項所述之箝位控制電路,其_該輸入訊號 為一複合視訊訊號》 9. 如申請專利範圍第8項所述之箝位控制電路,其中該複合視訊 訊號符合一 NTSC (National Television Standards Committee) 標準或一 PAL (Phase Alternation Line)標準。 ίο.如申請專利範圍第8項所述之箝位控制電路,其中該參考位準 代表該複合視訊訊號之一空白位準。 1* 種用以推位一輸入訊號的方法,包含: 估測該輸入訊號之一參考位準; 計算該參考位準以及-所需參考位準間—差量以輸出一差量訊 號; 根據該差量訊號產生一第一控制值; 遞色處理該第-控制值以交遞輪出複數個第二控讎;以及 根據該些第二_值產生-_訊軌娜該輸人訊號之該參 考位準。 12.如申請專利範圍第η項所述之方法,其中遞色處理該第一控 制值所產生之該些第二控制值的個數為兩個。 α如申請專利範圍第η項所述之方法,其中該些第二控制值均 為整數。 14.如申請專利範圍第u項所述之方法,其中該些第二控制值之 一平均值係實質等於該第一控制值。 .如U她圍第11項所述之方法,其中在估測該輸入政號 之新參考位準之前,該遞色步驟不斷持續地遞色處理該第 一控制值。 •如申明專利|巳圍第3項所述之方法,其中在估測該輸入訊號 之該新參考位準之前,該產生該類比訊號之步驟不斷持續地 1324478 充放電一電容以調整該輸入訊號之該參考位準。 17·如申請專利範圍第n項所述之方法,其中該輸入訊號為一複 合視訊訊號。 18. 如申請專利範圍第17項所述之方法,其中該複合視訊訊號符 合一 NTSC (National Television Standards Committee)標準或 一 PAL (Phase Alternation Line)標準。 19. 如申請專利範圍第17項所述之方法,其中該參考位準代表該 複合視訊訊號之一空白位準。 20· -種視訊解碼器,用啸碼一複合視訊訊號,包含: 一類比紐轉難,㈣賴複合視瓶雜換為-數位訊 號; -參考位準制H ’減至細崎位賴器,肋估測一 參考位準; 減法器’輕接至該參考位準估測器,用以計算該參考位準 以所雜考位相的—差量以輸出—差量訊號; -箝位計算電路,搞接至該減法器,用以根據差量訊號產生 一第一控制值; 遞色電路,輕接至該箝位計算電路,用以遞色該第—控制 值’以交遞輸出複數個第二控制值;以及 二 1324478 一數位類比轉換器,耦接至該遞色電路以及一電容,用以產 生一類比訊號給該電容; 一亮度/色度分離器,耦接至該類比數位轉換器,用以根據該 數位訊號產生一預先亮度訊號以及一預先色度訊號; 一插補相位產生器’耦接至該類比數位轉換器,用以產生一 插補相位;以及 一數位插補器’輕接至該亮度/色度分離器以及該插補相位產 φ 生器’用以根據該插補相位插補產生一亮度訊號、一第一色 度訊说、以及一第二色度訊號。 21. 如申請專利範圍第20項所述之視訊解碼器,其中該數位類比 轉換器為一電流輸出之數位類比轉換器。 22. 如申請專利範圍第20項所述之視訊解碼器,其中在該表考位 準估測器估測該輸人訊號的參考位準之前,該遞色電路不斷 • 持續地遞色處理該第-㈣值,且該數蝴比轉換器不斷持 續地充電或放電該電容。 23. 如申請專利範圍第2〇項所述之視訊解碼器,其中該遞色電路 遞色處理該第-控制值所產生之該些第二控制值的個數 個。 礞 24.如申請專利範圍弟20項所述之視訊解石馬琴 其中該些第二控 20 1324478 制值均為整數。 25.如申請專利範圍第2〇項所述之視訊解碼器,其中該數位類比 轉換器產生該類比訊號給該電容’以選擇性地充電或放電該 電容。 . 26.如申請專利範圍第20項所述之視訊解碼器,其中該複合視訊 _ 訊號符合一 NTSC(National Television Standards Committee)標 準或一 PAL ( Phase Alternation Line )標準。 A如申請專利範圍第20項所述之視轉碼器,其中該參考位準 代表該複合視訊訊號之一空白位準。 • 十一、圖式: 21
TW095110355A 2005-03-31 2006-03-24 Circuit and related method for level clamping control TWI324478B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US59436605P 2005-03-31 2005-03-31

Publications (2)

Publication Number Publication Date
TW200635358A TW200635358A (en) 2006-10-01
TWI324478B true TWI324478B (en) 2010-05-01

Family

ID=37030797

Family Applications (3)

Application Number Title Priority Date Filing Date
TW095108179A TWI316819B (en) 2005-03-31 2006-03-10 Adc system, video decoder and related method for decoding composite video signal utilizing clock synchronized to subcarrier of composite video signal
TW095110355A TWI324478B (en) 2005-03-31 2006-03-24 Circuit and related method for level clamping control
TW095111299A TWI314390B (en) 2005-03-31 2006-03-30 Automatic gain control analog-to-digital converting system and related method

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW095108179A TWI316819B (en) 2005-03-31 2006-03-10 Adc system, video decoder and related method for decoding composite video signal utilizing clock synchronized to subcarrier of composite video signal

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW095111299A TWI314390B (en) 2005-03-31 2006-03-30 Automatic gain control analog-to-digital converting system and related method

Country Status (3)

Country Link
US (3) US7486336B2 (zh)
CN (3) CN100536577C (zh)
TW (3) TWI316819B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791122B2 (ja) * 2004-11-12 2011-10-12 オリンパス株式会社 クランプ回路、及びこのクランプ回路を有するデジタルカメラシステム
US7733424B2 (en) * 2005-06-03 2010-06-08 Texas Instruments Incorporated Method and apparatus for analog graphics sample clock frequency verification
US7825990B2 (en) * 2005-06-03 2010-11-02 Texas Instruments Incorporated Method and apparatus for analog graphics sample clock frequency offset detection and verification
TWI307242B (en) * 2006-02-03 2009-03-01 Novatek Microelectronics Corp Automatic clamping analog-to-digital converter
US7643573B2 (en) * 2006-03-17 2010-01-05 Cirrus Logic, Inc. Power management in a data acquisition system
TW200921525A (en) * 2007-11-06 2009-05-16 Microelectronics Tech Inc Signal processing apparatus for receiving RFID signal and method thereof
CN101567089B (zh) * 2008-04-24 2011-12-28 成越科技股份有限公司 图像递色装置以及其方法
CN101577788B (zh) * 2008-05-05 2011-11-02 联咏科技股份有限公司 同步信号提取装置及其相关方法
TWI385916B (zh) * 2008-07-18 2013-02-11 Airoha Tech Corp 無線接收器之增益控制電路
US8233529B2 (en) * 2008-08-14 2012-07-31 Mediatek Inc. Video decoder
TWI409793B (zh) * 2009-07-16 2013-09-21 Chunghwa Picture Tubes Ltd 在顯示器上對畫素資料進行遞色的電路與方法
US8305498B2 (en) * 2010-04-13 2012-11-06 Newport Media, Inc. Apparatus and method for equalizing analog TV signals
CN102256084B (zh) * 2010-05-19 2013-03-06 北京创毅视讯科技有限公司 自动增益调整方法及装置
TWI440309B (zh) * 2010-09-13 2014-06-01 Mstar Semiconductor Inc 穩壓保護電路及其所屬之顯示控制器,以及其發光二極體驅動方法
CN103313067B (zh) * 2012-03-06 2015-04-22 晨星软件研发(深圳)有限公司 应用于视频信号锁相的方法与相关装置
CN102724518B (zh) * 2012-05-16 2014-03-12 浙江大华技术股份有限公司 一种高清视频信号传输方法与装置
JP2015177374A (ja) * 2014-03-14 2015-10-05 株式会社東芝 Ad変換回路
US10758134B2 (en) * 2014-07-28 2020-09-01 Sharp Kabushiki Kaisha Sensor, sensor apparatus, and electronic device
US9831880B1 (en) * 2016-07-27 2017-11-28 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for automatic bandwidth and damping factor optimization of circuits

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1020673A (en) * 1973-08-30 1977-11-08 Kazuyoshi Tsukamoto Automatic tuning apparatus
JPH07101828B2 (ja) 1989-05-15 1995-11-01 日本電気株式会社 自動利得制御増幅器
US5161170A (en) 1990-01-16 1992-11-03 The Johns Hopkins University Discrete automatic gain control with high stability, high speed and low distortion
US5461489A (en) 1990-08-31 1995-10-24 Canon Kabushiki Kaisha Image signal processing device
JP3047927B2 (ja) * 1991-04-09 2000-06-05 三菱電機株式会社 映像信号クランプ回路
JP2814039B2 (ja) 1991-09-12 1998-10-22 シャープ株式会社 クランプ回路
US5379075A (en) * 1992-02-04 1995-01-03 Sony Corporation Video signal AGC circuit for adjusting the sync level of a video signal
US5231360A (en) 1992-06-17 1993-07-27 Texas Instruments Incorporated Multi-range voltage amplifier having multiplying digital/analog converters and programmable filter using multiplying DAC in feedback loop
US5448308A (en) * 1993-02-05 1995-09-05 Thomson Consumer Electronics, Inc. Apparatus for clamping a video signal level
US5946049A (en) 1993-07-26 1999-08-31 Pixel Instruments Corp. Apparatus and method for synchronizing multiple asynchronous signals
KR0126658B1 (ko) * 1993-10-05 1997-12-29 구자홍 비표준 텔레비젼 신호처리를 위한 샘플률 변환장치
KR960013651B1 (ko) 1994-04-12 1996-10-10 엘지전자 주식회사 에이치디티브이(hdtv) 수신기의 디씨(dc)보정장치
US5640670A (en) 1994-12-08 1997-06-17 Broadcom Corporation Narrow-band quadrature demodulator for recovering analog video and digital audio in a direct broadcast system
US5784118A (en) * 1995-04-21 1998-07-21 Sony Corporation Video signal phase synchronizing method, circuit and synthesizing apparatus
US6707503B1 (en) * 1995-07-27 2004-03-16 Hitachi, Ltd. Video signal processing device for automatically adjusting phase of sampling clocks
JP3673303B2 (ja) 1995-07-27 2005-07-20 株式会社日立製作所 映像信号処理装置
US5627857A (en) * 1995-09-15 1997-05-06 Qualcomm Incorporated Linearized digital automatic gain control
US5841488A (en) 1995-12-28 1998-11-24 Thomson Consumer Electronics, Inc. Multiple video input clamping arrangement
US5798802A (en) 1996-01-31 1998-08-25 Deutsche Itt Industries Gmbh Video signal clamping circuit
JPH1028256A (ja) 1996-07-11 1998-01-27 Matsushita Electric Ind Co Ltd 映像信号変換装置とテレビジョン信号処理装置
US5767751A (en) 1997-01-23 1998-06-16 Lucent Technologies Inc. Automatic gain control for pulse amplitude modulated signals
KR100646903B1 (ko) * 1997-04-11 2006-11-17 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
JPH11122506A (ja) * 1997-10-16 1999-04-30 Fujitsu Ltd 映像信号処理回路およびコンピュータシステム
JP3292121B2 (ja) 1997-12-10 2002-06-17 日本電気株式会社 Agcアンプ制御回路
US6650364B1 (en) 1998-05-08 2003-11-18 Cirrus Logic, Inc. Selectable threshold multimode gain control apparatus and method for setting mutually continuous analog, digital, and shutter gain levels
KR100284284B1 (ko) 1998-11-05 2001-03-02 김영환 디지털 카메라의 아날로그 신호 처리 장치
JP3722628B2 (ja) * 1998-10-20 2005-11-30 株式会社日立製作所 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置
KR100304899B1 (ko) * 1999-07-31 2001-09-29 구자홍 모니터의 허용범위 초과 영상 표시장치 및 방법
BE1015486A3 (fr) * 1999-09-30 2005-05-03 Honda Motor Co Ltd Appareil et procede pour serrer une bande de fixation et appareil a joint universel a vitesse constante.
US6522365B1 (en) * 2000-01-27 2003-02-18 Oak Technology, Inc. Method and system for pixel clock recovery
US6724430B2 (en) * 2000-03-29 2004-04-20 Matsushita Electric Industrial Co., Ltd. Sampling frequency converter, sampling frequency conversion method, video signal processor, and video signal processing method
US6748200B1 (en) 2000-10-02 2004-06-08 Mark A. Webster Automatic gain control system and method for a ZIF architecture
JP3479839B2 (ja) * 2000-10-27 2003-12-15 日本電気株式会社 受信agc回路
AU2002217772A1 (en) 2000-11-27 2002-06-03 Thomson Licensing S.A. Back-porch clamp
US6580382B2 (en) 2001-05-11 2003-06-17 Mstar Semiconductor, Inc. Programmable gain analog-to-digital converter
EP1289314A3 (en) * 2001-08-31 2003-05-02 Thomson Licensing S.A. Color difference signal processing
US7184730B2 (en) 2002-05-03 2007-02-27 Motorola, Inc. Automatic gain control system having a wide range of continuous gain control
KR100477646B1 (ko) * 2002-05-29 2005-03-23 삼성전자주식회사 영상신호의 칼라 캐리어 보상장치 및 방법
TWI235000B (en) 2002-09-24 2005-06-21 Mstar Semiconductor Inc Apparatus and method for masking interference noise contained in signal source
JP4155812B2 (ja) 2002-12-17 2008-09-24 三洋電機株式会社 キードクランプ回路
JP2004215184A (ja) 2003-01-08 2004-07-29 Renesas Technology Corp クランプ回路
JP3922252B2 (ja) * 2003-03-04 2007-05-30 ソニー株式会社 映像信号処理回路、映像信号処理方法
TW595120B (en) 2003-05-21 2004-06-21 Sunplus Technology Co Ltd Delta-Sigma modulator
US7106231B2 (en) 2003-11-04 2006-09-12 Mstar Semiconductor, Inc. Video signal processing system including analog to digital converter and related method for calibrating analog to digital converter
US7471339B2 (en) 2004-06-02 2008-12-30 Mstar Semiconductor, Inc. High-speed video signal processing system
US7268714B2 (en) 2005-06-17 2007-09-11 Analog Devices, Inc. Rapid response current measurement system and method
US7253755B1 (en) 2006-02-16 2007-08-07 General Dynamics C4 Systems, Inc. High dynamic range analog to digital converter architecture

Also Published As

Publication number Publication date
US7486336B2 (en) 2009-02-03
US20060220936A1 (en) 2006-10-05
US20060221242A1 (en) 2006-10-05
US7468760B2 (en) 2008-12-23
US20060221243A1 (en) 2006-10-05
US7564502B2 (en) 2009-07-21
TWI316819B (en) 2009-11-01
CN1841925A (zh) 2006-10-04
CN1841925B (zh) 2012-11-21
TW200635358A (en) 2006-10-01
CN100536577C (zh) 2009-09-02
TWI314390B (en) 2009-09-01
TW200635211A (en) 2006-10-01
CN1842168A (zh) 2006-10-04
CN1856011A (zh) 2006-11-01
TW200642475A (en) 2006-12-01
CN100426835C (zh) 2008-10-15

Similar Documents

Publication Publication Date Title
TWI324478B (en) Circuit and related method for level clamping control
US6300985B1 (en) Composite video decoder for providing a high quality serial digital output
US5621478A (en) Multistandard decoder for video signals and video signal decoding method
US6038276A (en) Digital phase lock loop for non-continuous reference signal
JP3445281B2 (ja) テレビジョン装置
US6380980B1 (en) Method and apparatus for recovering video color subcarrier signal
JPS63222582A (ja) クランプ回路
KR100433526B1 (ko) 영상 처리를 위한 코스트 신호 발생 방법 및 장치
US20060072040A1 (en) Video signal processing circuit
JP2000056752A (ja) ディジタル形式信号の標本化中のクロック再生方法
US5227866A (en) Television receiver for extended definition video signal detects number of scan lines and controls signal processors
TWI380259B (en) Digital phase calibration method and system
JP2005252688A (ja) コンポジットアナログ/コンポーネントデジタル映像信号変換装置と変換方法、及びそれに用いるサブキャリア発生回路、輝度・色信号分離回路
CN101521783B (zh) 一种简便的Macrovision检测系统及方法
JP3338188B2 (ja) スーパーインポーズ回路
JP3610882B2 (ja) 映像信号処理装置
KR910008379B1 (ko) 텔레비젼의 ntsc 방송방식에 있어서 표준 영상신호 검출회로
JP3121493B2 (ja) 水平同期信号発生装置
JP3524817B2 (ja) バーストゲートパルスタイミング補正回路
JP3001959B2 (ja) 同期信号発生方法及びその同期信号発生装置
US20110181691A1 (en) System and method for decoding and de-interlacing CVBS signal
TWI516108B (zh) 應用於複合視頻訊號之垂直同步處理方法與垂直同步偵測電路
JPS6323486A (ja) 映像信号処理装置
JP2003008937A (ja) 映像信号処理装置および方法、記録媒体、並びにプログラム
JPS6245756B2 (zh)

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees