JPS63222582A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPS63222582A JPS63222582A JP62057486A JP5748687A JPS63222582A JP S63222582 A JPS63222582 A JP S63222582A JP 62057486 A JP62057486 A JP 62057486A JP 5748687 A JP5748687 A JP 5748687A JP S63222582 A JPS63222582 A JP S63222582A
- Authority
- JP
- Japan
- Prior art keywords
- clamping
- circuit
- output
- clamp
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract description 15
- 230000001052 transient effect Effects 0.000 abstract description 3
- 239000013256 coordination polymer Substances 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イJ 産業上の利用分野
本発明は、多重サブサンプル方式によって帯域圧縮され
た高品位TV信号のように、同期信号が映像信号レベル
の範囲内に存在する正極同期形式のアナログ映像信号を
デジタル変換し、そのデジタル信号から同期信号を検出
するために、上記アナログ映像信号をデジタル変換−の
前に一旦直流クランプするための回路に関する。
た高品位TV信号のように、同期信号が映像信号レベル
の範囲内に存在する正極同期形式のアナログ映像信号を
デジタル変換し、そのデジタル信号から同期信号を検出
するために、上記アナログ映像信号をデジタル変換−の
前に一旦直流クランプするための回路に関する。
(ロ)従来の技術
NHKによって提案された序述の高品位TV信号は、例
えば「日経エレクトロニクス1984年3月12日号」
の第1)2〜1)6頁等に紹介されているように、前述
の如き正極同期型式のアナログ映像信号となっている。
えば「日経エレクトロニクス1984年3月12日号」
の第1)2〜1)6頁等に紹介されているように、前述
の如き正極同期型式のアナログ映像信号となっている。
即ち、この高品位TV信号は、第4図に示すように、各
ラインに挿入された傾斜部を有する水平同期信号(均と
、第605ラインと第606ラインに互いに逆極性で挿
入された繰り返しパルスからなるフレーム同期信号の1
とを有している。
ラインに挿入された傾斜部を有する水平同期信号(均と
、第605ラインと第606ラインに互いに逆極性で挿
入された繰り返しパルスからなるフレーム同期信号の1
とを有している。
第3図はこのような高品位TV信号を受信して高品位映
像を再生する高品位TV受像機の要部を示しており、概
ね次のような構成になっている。
像を再生する高品位TV受像機の要部を示しており、概
ね次のような構成になっている。
即ち、(1]は高品位映像信号C以下、単に映像信号と
言う)の入力端子、(2)は後述するクランプパルスに
よって直流クランプを行なうクランプ回路、(3)は不
要な高域成分をカットするローパスフィルタ、(4)は
その出力信号を256階調を表わす8ビツトパラレルの
デジタル信号に変換するA/D変換回路、(5)はその
デジタル信号に対してフレーム間補間やフィールド内補
間及びTOエデコード等を行なうデジタル処理部、(6
)はその出力信号をアナログ映像信号に復元して受像管
(7)に供給するD/A変換部である。
言う)の入力端子、(2)は後述するクランプパルスに
よって直流クランプを行なうクランプ回路、(3)は不
要な高域成分をカットするローパスフィルタ、(4)は
その出力信号を256階調を表わす8ビツトパラレルの
デジタル信号に変換するA/D変換回路、(5)はその
デジタル信号に対してフレーム間補間やフィールド内補
間及びTOエデコード等を行なうデジタル処理部、(6
)はその出力信号をアナログ映像信号に復元して受像管
(7)に供給するD/A変換部である。
一方、(81は前fi!、A/D変換回路(4)の出力
信号の最上位桁を得てフレーム同期信号tFlを検出す
ると共に、その信号σ)を基準として水平同期パルス(
UP)及び垂直同期パルス(VP)を作成するフレーム
同期信号検出回路、(9)はその水平、垂直各同期パル
スCEP)CVP)を得て垂直ブランキング期間内の所
定のタイミングに予め設定されたクランプパルス(cp
)を作成するクランプパルス作成回路である。
信号の最上位桁を得てフレーム同期信号tFlを検出す
ると共に、その信号σ)を基準として水平同期パルス(
UP)及び垂直同期パルス(VP)を作成するフレーム
同期信号検出回路、(9)はその水平、垂直各同期パル
スCEP)CVP)を得て垂直ブランキング期間内の所
定のタイミングに予め設定されたクランプパルス(cp
)を作成するクランプパルス作成回路である。
ここで、前記検出回路(8)のフレーム同期信号「)の
検出動作について詳述する。即ち、フレーム同期信f(
FJ(第4図)のローレベルとハイレベルけそれぞれ映
像信号の振幅25%(64/255)と75%(192
/2 S 5 )のレベルに選定されているので、この
同期信号(FlがA/D変換されると、上記ローレベル
とハイレベルはそれぞれ01000000と1)000
000になる。従って、A/D変換回路(4)から正し
くフレーム同期信号(]が出力されているときけ、この
回路(4)の出力信号の最上位と9トは10′と1)′
を規則正しく規定回数だけ繰り返しているから、これを
利用してフレーム同期信号口を検出しているのである。
検出動作について詳述する。即ち、フレーム同期信f(
FJ(第4図)のローレベルとハイレベルけそれぞれ映
像信号の振幅25%(64/255)と75%(192
/2 S 5 )のレベルに選定されているので、この
同期信号(FlがA/D変換されると、上記ローレベル
とハイレベルはそれぞれ01000000と1)000
000になる。従って、A/D変換回路(4)から正し
くフレーム同期信号(]が出力されているときけ、この
回路(4)の出力信号の最上位と9トは10′と1)′
を規則正しく規定回数だけ繰り返しているから、これを
利用してフレーム同期信号口を検出しているのである。
一方、前記クランプ回路(2)は、そのようなフレーム
同期信号検出の予備処理として次のような動作を行なっ
ている。即ち、前記映像信号中の垂直ブランキング期間
内の所定位置には、クランプ用の基準レベルとして映像
信号の振幅の50%レベルの信号が挿入されており、ク
ランプ回路(2)は前述のクランプパルス(cp)によ
って、上記基準レベルをA/D変換回路(4)の入力電
圧範囲口の中央に設定されたクランプ電位(vo )に
クランプするようになっている。
同期信号検出の予備処理として次のような動作を行なっ
ている。即ち、前記映像信号中の垂直ブランキング期間
内の所定位置には、クランプ用の基準レベルとして映像
信号の振幅の50%レベルの信号が挿入されており、ク
ランプ回路(2)は前述のクランプパルス(cp)によ
って、上記基準レベルをA/D変換回路(4)の入力電
圧範囲口の中央に設定されたクランプ電位(vo )に
クランプするようになっている。
したがって、今、第5図の(alのように前記基準レベ
ル(50%)が正しくクランプ電位(vo)にクランプ
されている場合には、フレーム同期信号(力は前記入力
電圧範囲口)内の25〜75%に正確に位置するので、
そのハイ、ローの各レベルがA/I)変換回路(4)で
前述のデジタル値に変換され、従って、上記同期信号■
が前述のようにして検出される。なお、受信開始直後等
の不安定な状態に於イて、基準レベルそのものでなくそ
の近傍のレベル(フレーム同期信号(′E1の範囲即ち
25〜75%内のレベル)が前記クランプ電位(vo)
にクランプされた時は、上記同期信号(F′l#″を前
述の正規のデジタル値には変換されないが、その最上位
桁は正常時と同様に91′、q″0′ の繰9返しにな
るため、この場合もフレーム同期信号(町を検出できる
。
ル(50%)が正しくクランプ電位(vo)にクランプ
されている場合には、フレーム同期信号(力は前記入力
電圧範囲口)内の25〜75%に正確に位置するので、
そのハイ、ローの各レベルがA/I)変換回路(4)で
前述のデジタル値に変換され、従って、上記同期信号■
が前述のようにして検出される。なお、受信開始直後等
の不安定な状態に於イて、基準レベルそのものでなくそ
の近傍のレベル(フレーム同期信号(′E1の範囲即ち
25〜75%内のレベル)が前記クランプ電位(vo)
にクランプされた時は、上記同期信号(F′l#″を前
述の正規のデジタル値には変換されないが、その最上位
桁は正常時と同様に91′、q″0′ の繰9返しにな
るため、この場合もフレーム同期信号(町を検出できる
。
しかし、前述の受信開始直後等に於いて、フレーム同期
信号tFlが検出される前に、例えば画面全体が黒或い
は白となるような映像信号が故フィールド連続した状態
を考えると、その状態ではクランプパルス作成回路〔9
)からのクランプパルス(CP)は正規のタイミング位
置になっていないのでこのパルス(cp)によって上記
映像信号の黒レベルまたは白レベルが前述した所定のク
ランプ電位にクランプされてしまうことになる。即ち、
第5図の(′b)け黒レベル(0%)が前述のクランプ
電位(vo )にクランプされた場合であし、この場合
はフレーム同期信号(F′!け前記入力電圧範囲007
5%〜100%(図中の破線部分は17 ミッタによっ
てカットされる)に位置することになるためデジタル化
されたフレーム同期信号(Flの最上位桁は常に′″1
′になり、上期同期信8(FJの検出が不可能となるの
である。
信号tFlが検出される前に、例えば画面全体が黒或い
は白となるような映像信号が故フィールド連続した状態
を考えると、その状態ではクランプパルス作成回路〔9
)からのクランプパルス(CP)は正規のタイミング位
置になっていないのでこのパルス(cp)によって上記
映像信号の黒レベルまたは白レベルが前述した所定のク
ランプ電位にクランプされてしまうことになる。即ち、
第5図の(′b)け黒レベル(0%)が前述のクランプ
電位(vo )にクランプされた場合であし、この場合
はフレーム同期信号(F′!け前記入力電圧範囲007
5%〜100%(図中の破線部分は17 ミッタによっ
てカットされる)に位置することになるためデジタル化
されたフレーム同期信号(Flの最上位桁は常に′″1
′になり、上期同期信8(FJの検出が不可能となるの
である。
t/−+ 発明が解決しようとする問題点本発明は上
εの点に留意してなされたものであり、受信開始直後等
の過渡状態に於いても、フレーム同期信号を確実に検出
でき、それによって以後のクランプ動作が正常に行なわ
れるようにすることを目的とする。
εの点に留意してなされたものであり、受信開始直後等
の過渡状態に於いても、フレーム同期信号を確実に検出
でき、それによって以後のクランプ動作が正常に行なわ
れるようにすることを目的とする。
に)問題点を解決するための手段
本発明では、フレーム同期信号が検出されなかった場合
に、フレーム周期以上の時間毎にクランプ電位を切換え
てアナログ映像信号をクランプするようにした。
に、フレーム周期以上の時間毎にクランプ電位を切換え
てアナログ映像信号をクランプするようにした。
(ホ)作 用
本発明に依れば、上記の如くクランプ回路を切換えてク
ランプすることによって、前述の過渡状態に於いても、
フレーム同期信号がA/D変換回路の入力電圧範囲内の
所定のレベルに位置するようにクランプされ、それによ
ってフレーム同期信号が正しく検出されると、正規のク
ランプ電位に復帰する。
ランプすることによって、前述の過渡状態に於いても、
フレーム同期信号がA/D変換回路の入力電圧範囲内の
所定のレベルに位置するようにクランプされ、それによ
ってフレーム同期信号が正しく検出されると、正規のク
ランプ電位に復帰する。
(へ)実施例
第1図は本発明を前述の高品位TV受像機に採用した場
合の実施例を示しており、第3図の従来例と同一部分に
は同じ番号を付すに留め、特徴部分のみについて説明す
る。即ち、この実施例に於いて、αGは本発明によって
設けられたクランプレベル切換回路であり、この回路は
フレーム同期信号検出回路(8)の出力囚と無安定マル
チバイブレータ等で構成されフレーム周期以上の一定時
間毎にJl、′1) に交互に切換わるタイマー回路
(1))の出力を得て、三つのクランプ電位(vo )
(■+)(V−)の一つを選択してクランプ回路(2)
に与えるようになっている。
合の実施例を示しており、第3図の従来例と同一部分に
は同じ番号を付すに留め、特徴部分のみについて説明す
る。即ち、この実施例に於いて、αGは本発明によって
設けられたクランプレベル切換回路であり、この回路は
フレーム同期信号検出回路(8)の出力囚と無安定マル
チバイブレータ等で構成されフレーム周期以上の一定時
間毎にJl、′1) に交互に切換わるタイマー回路
(1))の出力を得て、三つのクランプ電位(vo )
(■+)(V−)の一つを選択してクランプ回路(2)
に与えるようになっている。
すなわら、前記クランプレベル切換回路αGは、第2図
(alに示すように、Dフリ9プ・フロ9プ■、インバ
ータ09)αれアンドゲート(151αe及び第1〜第
3アナログスイツチ(171(1& (1)から構成さ
れており、フレーム周期のタイミングパルス(TP)で
前記検出出力(Nをう9チするDフリ9プ・フロ9プ■
のQ出力が1)″のときに、第1アナログスイッチ面を
閉じて正規のクランプ電位(vo)を出力し上記Q出力
が′″0′のときけ第1図のタイマー回路(1)1の出
力IBIの状態に応じてアンドゲート追又けαeの出力
が1)′となって第2アナログスイリチα印又は第3ア
ナログスイ9チ(1)を閉じ、それによって上側クラン
プ電位(■+)或いは下側クランプ電位(V−)を出力
する。その際、前記Dフリップ・フロヅプaZFi、電
源投入時のイニシャルセットによって受信開始直後はそ
のQ出力が必ず1)′に設定されるようになっている。
(alに示すように、Dフリ9プ・フロ9プ■、インバ
ータ09)αれアンドゲート(151αe及び第1〜第
3アナログスイツチ(171(1& (1)から構成さ
れており、フレーム周期のタイミングパルス(TP)で
前記検出出力(Nをう9チするDフリ9プ・フロ9プ■
のQ出力が1)″のときに、第1アナログスイッチ面を
閉じて正規のクランプ電位(vo)を出力し上記Q出力
が′″0′のときけ第1図のタイマー回路(1)1の出
力IBIの状態に応じてアンドゲート追又けαeの出力
が1)′となって第2アナログスイリチα印又は第3ア
ナログスイ9チ(1)を閉じ、それによって上側クラン
プ電位(■+)或いは下側クランプ電位(V−)を出力
する。その際、前記Dフリップ・フロヅプaZFi、電
源投入時のイニシャルセットによって受信開始直後はそ
のQ出力が必ず1)′に設定されるようになっている。
ここで、正規のクランプ電位(Vo)Fi第3図の場合
と全く同様に設定されているが、上側クランプ電位(V
+)F!正規クランプ電位(vo )よりも入力映像信
号(第5図)の振幅の−y(50%)だけ高い電位に設
定され、下側クランプ電位C”J )は上記振幅の1
だけ低い電位に設定されている。
と全く同様に設定されているが、上側クランプ電位(V
+)F!正規クランプ電位(vo )よりも入力映像信
号(第5図)の振幅の−y(50%)だけ高い電位に設
定され、下側クランプ電位C”J )は上記振幅の1
だけ低い電位に設定されている。
したがって、今、クランプ回路(2)に於りて、入力映
像信号の黒レベルが第5図の(blのように誤って正規
のクランプ電位(vo)にクランプされると、前述した
ようにフレーム同期信号検出出力内はq″0′になるか
ら、タイマー回路(1)1の出力IB+が1)′のとき
はクランプ回路(2)に下側クランプ電位(V )が
与えられ、上記出力の)が加′のときは上側クランプ電
位(■+)が与えられる。従って今、下側クランプ電位
(■−)が与えられたとするト、先の黒レベルがその(
V−)にクランプされるので、上記映像信号中のフレー
ム同期信号(巧け、A/D変換回路(4)の入力電圧範
囲0の25%〜75%に位置することになって、フレー
ム同期信号検出回路(8)で検出され、その検出出力内
は「検出有」を示す1)′になる。そして、フレーム同
期信号(刃が一旦検出されると、クランプパルス作成回
路(9)から正規のタイミングのクランプパルスcap
)が発生するので、このパルス(OF)によってクラン
プ回路(2)は、今度は垂直ブランキング期間内の50
%基準レベルをクランプする。
像信号の黒レベルが第5図の(blのように誤って正規
のクランプ電位(vo)にクランプされると、前述した
ようにフレーム同期信号検出出力内はq″0′になるか
ら、タイマー回路(1)1の出力IB+が1)′のとき
はクランプ回路(2)に下側クランプ電位(V )が
与えられ、上記出力の)が加′のときは上側クランプ電
位(■+)が与えられる。従って今、下側クランプ電位
(■−)が与えられたとするト、先の黒レベルがその(
V−)にクランプされるので、上記映像信号中のフレー
ム同期信号(巧け、A/D変換回路(4)の入力電圧範
囲0の25%〜75%に位置することになって、フレー
ム同期信号検出回路(8)で検出され、その検出出力内
は「検出有」を示す1)′になる。そして、フレーム同
期信号(刃が一旦検出されると、クランプパルス作成回
路(9)から正規のタイミングのクランプパルスcap
)が発生するので、このパルス(OF)によってクラン
プ回路(2)は、今度は垂直ブランキング期間内の50
%基準レベルをクランプする。
このとき上記クランプ回路(2)にけA 、 % 1)
によって正規のクランプ電圧(vo )が与えられてい
るので、上記基準レベルがそのvoにクランプされ従っ
て、以後はフレーム同期信号の検出及びクランプ動作が
正常に行なわれる。一方、タイマー回路αVからの出力
の1によって先ず上側クランプ電位(V+)が与えられ
たときは正常な動作を行なわず、次に上記出力の)が月
′に切換わっで下側クランプ電位(V−)が与えられた
ときに前述の動作を行なう訳である。
によって正規のクランプ電圧(vo )が与えられてい
るので、上記基準レベルがそのvoにクランプされ従っ
て、以後はフレーム同期信号の検出及びクランプ動作が
正常に行なわれる。一方、タイマー回路αVからの出力
の1によって先ず上側クランプ電位(V+)が与えられ
たときは正常な動作を行なわず、次に上記出力の)が月
′に切換わっで下側クランプ電位(V−)が与えられた
ときに前述の動作を行なう訳である。
また、入力映像信号の白レベルが誤ってクランプ電位(
vo 〕にクランプされた場合は、同様にして上側クラ
ンプ電位(V+)に一旦切換わることによって、上記の
正常動作状態に移行するのである。
vo 〕にクランプされた場合は、同様にして上側クラ
ンプ電位(V+)に一旦切換わることによって、上記の
正常動作状態に移行するのである。
なお、上記の如く映像信号の黒レベル(0%)または白
レベル(100%)だけでなく、25幅未満のレベル(
第5図1al中のL)または75%を越える任意のレベ
ルが誤ってクランプされたときも同様である。
レベル(100%)だけでなく、25幅未満のレベル(
第5図1al中のL)または75%を越える任意のレベ
ルが誤ってクランプされたときも同様である。
(ト) 発明の効果
以上の如く本発明のクランプ回路に依れば、正極同期型
式のアナログ映像信号をA/D変換する際の前処理とし
て上記映像信号を一旦直流クランプする場合に於いて、
そのクランプ動作が受信開始直後等の過渡期に誤ったレ
ベルに対して行なわれても、自動的に正規のクランプ状
態に移行させることができ、従って、上記A/D変換及
びその出力を得て行う同期信号の検出等を正確に達成で
き、また、それを非常に構成の簡単な回路を追加するだ
けで安価に実現できる。
式のアナログ映像信号をA/D変換する際の前処理とし
て上記映像信号を一旦直流クランプする場合に於いて、
そのクランプ動作が受信開始直後等の過渡期に誤ったレ
ベルに対して行なわれても、自動的に正規のクランプ状
態に移行させることができ、従って、上記A/D変換及
びその出力を得て行う同期信号の検出等を正確に達成で
き、また、それを非常に構成の簡単な回路を追加するだ
けで安価に実現できる。
第1図は本発明を採用した高品位TV受像機の要部ブロ
ック図、第2図はそのクランプレベル切換回路の内部構
成を示す回路ブロック図である。 第3図は従来の高品位TV受像機の要部ブロック図、第
4図は高品位TV倍信号同期信号部を示す波形図、第5
図はそのクランプ動作の説明のための波形図である。 (2)・・・クランプ回路、(8)・・・フレーム同期
信号検出回路、(9)・・・クランプパルス作成回路、
(1■・・・クランプレベル切換回路、σ1)・・・タ
イマー回路。
ック図、第2図はそのクランプレベル切換回路の内部構
成を示す回路ブロック図である。 第3図は従来の高品位TV受像機の要部ブロック図、第
4図は高品位TV倍信号同期信号部を示す波形図、第5
図はそのクランプ動作の説明のための波形図である。 (2)・・・クランプ回路、(8)・・・フレーム同期
信号検出回路、(9)・・・クランプパルス作成回路、
(1■・・・クランプレベル切換回路、σ1)・・・タ
イマー回路。
Claims (1)
- (1)同期信号が映像信号レベルの範囲内に存在する正
極同期型式のアナログ映像信号をデジタル信号に変換し
、そのデジタル信号から同期信号を検出してクランプパ
ルスを作成し、このクランプパルスによって前記アナロ
グ映像信号を所定の電位にクランプする回路に於いて、
前記デジタル信号からフレーム同期信号が検出されなか
った場合に、フレーム同期信号が検出されるまでフレー
ム周期以上の時間毎にクランプ電位を切換えて前記アナ
ログ映像信号をクランプするようにしたことを特徴とす
るクランプ回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62057486A JPS63222582A (ja) | 1987-03-12 | 1987-03-12 | クランプ回路 |
KR1019880001453A KR960002698B1 (ko) | 1987-03-12 | 1988-02-13 | 클램프 장치 |
US07/165,691 US4853782A (en) | 1987-03-12 | 1988-03-09 | Clamping circuit for clamping video signal |
CA000560960A CA1287682C (en) | 1987-03-12 | 1988-03-09 | Clamping circuit for clamping video signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62057486A JPS63222582A (ja) | 1987-03-12 | 1987-03-12 | クランプ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63222582A true JPS63222582A (ja) | 1988-09-16 |
Family
ID=13057043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62057486A Pending JPS63222582A (ja) | 1987-03-12 | 1987-03-12 | クランプ回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4853782A (ja) |
JP (1) | JPS63222582A (ja) |
KR (1) | KR960002698B1 (ja) |
CA (1) | CA1287682C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0396746A1 (en) * | 1988-11-17 | 1990-11-14 | Matsushita Electric Industrial Co., Ltd. | Picture receiver controller |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0620279B2 (ja) * | 1986-08-20 | 1994-03-16 | 松下電器産業株式会社 | 自動利得制御装置 |
JPH074002B2 (ja) * | 1986-08-20 | 1995-01-18 | 松下電器産業株式会社 | テレビジヨン信号クランプ装置 |
JP2751351B2 (ja) * | 1989-03-24 | 1998-05-18 | ソニー株式会社 | 映像信号再生処理回路 |
US5461489A (en) * | 1990-08-31 | 1995-10-24 | Canon Kabushiki Kaisha | Image signal processing device |
JP3143117B2 (ja) * | 1990-09-25 | 2001-03-07 | キヤノン株式会社 | 信号処理装置 |
EP0512130B1 (de) * | 1991-05-03 | 1996-07-24 | Siemens Aktiengesellschaft | Schaltung zur Klemmung von Videosignalen |
US5274451A (en) * | 1992-03-02 | 1993-12-28 | Thomson Consumer Electronics, Inc. | Sync separator |
US5748263A (en) * | 1995-03-07 | 1998-05-05 | Ball; Bradley E. | System for automatically producing infrared control signals |
US6130719A (en) * | 1998-09-04 | 2000-10-10 | Telecruz Technology, Inc. | Method and apparatus for accurately recovering the synchronization signals contained in composite video signals |
WO2004049833A1 (en) * | 2002-11-29 | 2004-06-17 | Unilever Plc | Beverage with foam maintaining system |
JP4569555B2 (ja) * | 2005-12-14 | 2010-10-27 | 日本ビクター株式会社 | 電子機器 |
US8159609B2 (en) * | 2006-03-13 | 2012-04-17 | Realtek Semiconductor Corp. | Image processing chip and related method for processing video |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6170864A (ja) * | 1984-09-14 | 1986-04-11 | Toshiba Corp | デジタル同期分離クランプ回路 |
JPS6229290A (ja) * | 1985-07-30 | 1987-02-07 | Nec Home Electronics Ltd | Muse方式用自動レベル調整装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3476875A (en) * | 1967-03-03 | 1969-11-04 | Bell Telephone Labor Inc | Digital clamping of pulse code modulated television signals |
JPS58124373A (ja) * | 1982-01-21 | 1983-07-23 | Nippon Hoso Kyokai <Nhk> | 信号クランプ方式 |
FR2565448B1 (fr) * | 1984-06-04 | 1986-10-10 | France Etat | Procede et dispositif d'extraction de synchronisation pour systeme de diffusion a multiplexage temporel de signaux numeriques et analogiques |
JPS61210770A (ja) * | 1985-03-15 | 1986-09-18 | Hitachi Ltd | クランプ回路 |
-
1987
- 1987-03-12 JP JP62057486A patent/JPS63222582A/ja active Pending
-
1988
- 1988-02-13 KR KR1019880001453A patent/KR960002698B1/ko not_active IP Right Cessation
- 1988-03-09 CA CA000560960A patent/CA1287682C/en not_active Expired - Fee Related
- 1988-03-09 US US07/165,691 patent/US4853782A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6170864A (ja) * | 1984-09-14 | 1986-04-11 | Toshiba Corp | デジタル同期分離クランプ回路 |
JPS6229290A (ja) * | 1985-07-30 | 1987-02-07 | Nec Home Electronics Ltd | Muse方式用自動レベル調整装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0396746A1 (en) * | 1988-11-17 | 1990-11-14 | Matsushita Electric Industrial Co., Ltd. | Picture receiver controller |
EP0396746A4 (en) * | 1988-11-17 | 1991-05-08 | Matsushita Electric Industrial Co., Ltd. | Picture receiver controller |
US5087973A (en) * | 1988-11-17 | 1992-02-11 | Matsushita Electric Industrial Co., Ltd. | Clamp signal processing apparatus |
Also Published As
Publication number | Publication date |
---|---|
CA1287682C (en) | 1991-08-13 |
US4853782A (en) | 1989-08-01 |
KR960002698B1 (ko) | 1996-02-24 |
KR880012082A (ko) | 1988-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100307979B1 (ko) | 보조비디오데이타슬라이서 | |
JPS63222582A (ja) | クランプ回路 | |
US4231063A (en) | Frame synchronizer having a write-inhibit circuit | |
JPH02199970A (ja) | フィルムから得たビデオフィールドのシーケンス位置の決定システム | |
US6380980B1 (en) | Method and apparatus for recovering video color subcarrier signal | |
JPH0362078B2 (ja) | ||
WO1991017631A1 (en) | Method and apparatus for synchronization in a digital composite video system | |
JP2572975B2 (ja) | 直流分再生回路 | |
US5270815A (en) | Image compression processing apparatus having means for removing jitter contained at boundary between image and mask portions | |
JPS56102180A (en) | Picture signal encoding system | |
JPH0523019Y2 (ja) | ||
US6441871B1 (en) | Method for correcting amplitude of synchronizing signal of composite video signal and device therefor | |
JP2785339B2 (ja) | クランプ回路 | |
JPS63226176A (ja) | クランプ回路 | |
JPH0810947B2 (ja) | ビデオ信号処理装置 | |
JP2597650B2 (ja) | クランプ回路 | |
JP3338188B2 (ja) | スーパーインポーズ回路 | |
JP2568055Y2 (ja) | テレビジョン信号のクランプ装置 | |
JP2998433B2 (ja) | 色信号処理回路 | |
JPS62227296A (ja) | A/d変換方式 | |
KR950002212Y1 (ko) | 수직동기 분리회로 | |
JP2504169B2 (ja) | ビデオ位相変換装置 | |
JP3001959B2 (ja) | 同期信号発生方法及びその同期信号発生装置 | |
KR910009043Y1 (ko) | 동기신호 위상 자동 변환회로 | |
JPS6323486A (ja) | 映像信号処理装置 |