TWI313490B - Fabrication method - Google Patents

Fabrication method Download PDF

Info

Publication number
TWI313490B
TWI313490B TW093125869A TW93125869A TWI313490B TW I313490 B TWI313490 B TW I313490B TW 093125869 A TW093125869 A TW 093125869A TW 93125869 A TW93125869 A TW 93125869A TW I313490 B TWI313490 B TW I313490B
Authority
TW
Taiwan
Prior art keywords
layer
stamper
substrate
pattern
dielectric
Prior art date
Application number
TW093125869A
Other languages
English (en)
Other versions
TW200512832A (en
Inventor
Michel Bruno
Bietsch Alexander
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200512832A publication Critical patent/TW200512832A/zh
Application granted granted Critical
Publication of TWI313490B publication Critical patent/TWI313490B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1021—Pre-forming the dual damascene structure in a resist layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/946—Step and repeat

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)
  • Drying Of Semiconductors (AREA)

Description

1313490 九、發明說明： 【發明所屬之技術領域】 本發明係有關於用來形成複數層結構之製造方法，及 更特定地，係有關於用來形成導電結構於基材上的方法。 【先前技術】 在半導體製造技術中，存在著有關於提高密積密度、 製造速度及同時降低製造成本的壓力。在積體電路（IC)晶 片上之半導體元件的尺度’特別是互補式金屬氧化物半導 體（CMOS)電晶體元件’已大致上依循摩爾定律（M〇〇re，s Law)進展到次微米領域。集積至一 ic晶片上的元件數量 有幾仟萬個且還在增加中。在這些元件之間的訊號互連已 涉及到許多層被介電物質隔開來的金屬互連線。在現今， 八層互連線層是很平常的。然而’層的數量可預期地將持 續增加。當IC尺度變小時’與互連線内的電阻及互連線之 間的寄生電容相關連的RC時間常數將會變大。這是因為 介於地極平面（ground plane)與訊號線之間的距離縮小且 訊號線的電阻變大。這些效應會對_該1C中的切換速度造成 限制。 在傳統的1C中’互連線典型地是利用負的反應性離子 蝕刻以鋁製成的。在最近的1C設計中，互連線是用銅製成 的。銅的電阻比銘低且可靠度較高。然而，銅互連線無法 輕易地用負的反應性離子蝕刻來製造。相反地，銅互連線 典型地是用一種被稱為雙鑲嵌的處理來製造。在雙鑲嵌處 5 1313490 理中， 接著一 用一化 鋼介層 伸出》 詳 基材上 矽蝕刻 氮化矽 阻且被 層與兩 終層及 後被去 該ILD 基材上 切穿該 用另一 沉積用 該ILD 鍍來沉 渠的頂 雙 用旋轉 介層孔 質（ILD)中，其後 該銅填入物然後 。這可製造出一 訊说線正交地延 一圓柱形的孔被蝕刻到一層間介電 溝渠。該孔及溝渠然後被填入鋼。 學機械研磨（CMP)操作來加以研磨 孔（via)連接，其從一橫向的層内销 言之’雙鑲嵌通常涉及了沉積到—第氮化梦層於一 ’ -第-介電層於該第-氮化矽層上，一第二氮化 停止層於該第-介電層上’―第二介電層於該第二 層上’及-最終的硬罩幕層。該基材然後被塗上光 平版印刷地形成圖案HLD電子特性是兩層介電 層氮切層的平均。-非等方向性㈣❹穿該最 該二介電層’停在該第-氮切層上。的該光阻狹 除留下一在該ILD層中的介層孔。該硬罩幕層保護 層不受光阻去除處理的影響。光阻再次被施加到嘮 並被平版印刷地形成圖案。一溝渠触刻然後被蚀刻 ㈣層到達該㈣停止層。該第—氮切層然後利 蝕刻來將其打開。該光阻被去除掉。_钽阻障層被 以將孔/溝渠結構排成線。該阻障層可防止銅擴散到 中。然後使用PVD來沉積一鋼種晶層。然後使用電 積大量的鋼。銅沉積物利用CMp來加以研磨到該溝 部。此處理可被重復用以建造額外的互連線層。 鑲嵌的一項缺點為，在第二次施加光阻時（通常是利 方式）’光阻材料傾注到介層孔内。這會在將要形成 圖案的區域造成局部區域特別厚。&外，因為將被 1313490 蝕刻的特徵結構係相對地深，所以很難達到有效微影成像 所需之焦聚深度。雙鑲嵌實施時所涉及之相對多的步驟數 量在經濟效益上是很昂貴的。 介於互連線之間的寄生電容可利用形成低k介電材質 的介電層來降低。SiLK (Dow Chemical Company的商標） 疋此種材質的一習知的例子。然而，低k介電材質與雙鑲 嵌並不相谷。這是因為低k介電質易受到雙镶中用來去除 光阻的化學處理的影響。 對基材上的物質形成形狀的另一種傳統的技術為紫外 線（UV)壓印技術或UV模製技術-參照第1圖，在UV壓 印技術中’一層一黏滯性預聚合物液體光阻丨丨〇被施用到 一基材上100。在步驟2’ 一透明的有圖案的壓模120被壓 到該光阻110上。光阻110透過壓模120被曝露在UV下。 被曝露的光阻110被固化及硬化。在步驟3，壓模從該已 形成圖案之固化的光阻110上被移走。該基材100然後被 剝下，留下該硬化的光阻11 0其具有對應於壓模1 2 〇上的 圖案之較厚與較薄的區域。在該光阻層11〇上的壓印是壓 模120的圖案的複製。參見M. Colburn等人在[¥&(；.8(^· Technol. B. 6，2161 (2001)所發表的 ’’patterning non-flat substrate with a low pressure, room temperature imprint process”文章。UV壓印技術能夠模製具有相對高的深寬比 及垂直侧壁的聚合物特徵結構。壓模1 20與基材1 00之間 的對齊可經由該壓模來達成。參見Choi等人在SPIE 2001 所發表的文章 ”Layer-to-layer alignment for step and flash 1313490
imprint lithography” ’ 及 White 與 Wood 在 J. Vac_ Sci. Technol. 18，3 5 52 (2000)所發表的”N〇vel alignment system for imprint lithography”文章。UV 壓印技術亦可用 一彈性體壓模來實施。參見Bietsch及Michel在J. Appl. Phys. 88，4310 (2000)所發表的”Conformal Contract and pattern stability of stamps used for soft lithography，，； Cambridge University Press 所出版 Johnson 所著 的 Contact Mechanics 一 書，及.Mc-Graw_Hill New York 所出版由 S. P. Timmshenko 及 J. n. Goodier 所著 之”Theory of Elasticity”一書。 然而’在一相對大的面積上完全排除阻力以完成一具 有令人滿意的收縮量的圖案是很難的。通常都會有一殘留 層存在。液體位移的計算可從潤滑原理推導獲得，參見
Wiley New York 出版由 A. Cameron 所著” Basic
Lubrication Theory”一書。相對薄的殘留層可藉由去灰處 理來去除掉。去灰處理可一輪廓分明的聚合物層從凸起區 及凹部區中去除掉。去灰處理提供接近所想要的基材區的 途徑用以產生與傳統的光阻圖案形成處埋類似之雙向收縮 (binary contrast)。 【發明内容】 依據本發明一種用來形成一多層結構於一表面上的方 法被提供，該方法包含··沉積一可硬化的液體層於該表面 上，將一具有多層圖案的壓模壓入到該液體層中用以在該 8 1313490 液體層申產生一由該圖案所界定出來的多層結構；及將該 液體層硬化用以製造出一具有該多層結構的固體層。藉由 在該基材上將形成該結構處之複數個間隔開來的凸起與在 該壓模的圖案區上的互補凹部，則機械式對準可被用來加 強該壓模相對於該基材的光學對準。
該方法最好包含，在下塵之前，透過在該壓r模與該表 面上之互補的結構來將該壓模與該表面對準。該對準最好 是包含該壓模透過該液體層相對於該表面的潤滑運動。該 等互補的結構可包含在該壓模與該表面的一者上之凸起， 及在該壓模與該表面的另一者上用來容納該等凸起之凹 部。在本發明的較佳實施例中，該壓模是用一彈性體材質 製成的。該對準則包含拉伸該壓模。在本發明的較佳實施 例中，凸起與相應的凹部相偏移用以產生該壓模的拉伸。 或者，該壓模可用一剛硬的材質製成。
該固體層可由一介電材質製成且該多層結構可包含一 在該固體層上的多層凹穴。或者，該固體層是由一光阻材 質製成，該多層結構包含一在該固體層上的多層凹穴，及 該沉積包含沉積液體形式的光阻物質於一介電層上。然 後，介電層的蝕刻可被進行，透過該固體光阻層將該凹穴 從該固體層轉移到該介電層上。不論是上述兩種情形的哪 一種中，金屬可被沉積到該凹穴中用以產生一埋設在該介 電材質中的導電結構。在本發明的一較佳實施例中，該凹 穴包含一第一層其相應於該導電結構的一縱向元件及一第 二層其對應於該導電結構的一橫向元件。該縱向元件最好 9 1313490 包含一介 相鄰層之 用來完成 發明延伸 該方法包 於該互連 固化 光下。 在本 1C内的多 來取代傳 特別好的 該壓模留 態樣中， 圖案及導 之圖案轉 提供一種 溝渠於一 明之UV 性之下來 本發明的 兩層圖案: 該被模製i 連接及互i 層孔用來完成在一積體電路的多層互連結構中兩 間的電子連接’及該橫向元件最好是包含一電線 在該積體電路的相鄰層的一層中的電予連接。本 至一種製造具有多層互連結構的積電路的方法。 含藉由實施本文中上述的方法來形成一導電結構 結構的至少一對相鄰層之間》 最好是包含透過該壓模將該液體層曝露到紫外線 發明的較佳實施例中，UV模製被用來製造在― 層結構。UV模製可有利地用一單—的模製步驟 統互線線形成處理的複數個步驟。在本發明的— 實施例中，這是透過一多層模製壓模來達成的。 下一多層的壓印於該基材上的聚合物層上。在一 本發明提供一 UV模製處理用來同步形成介層孔 體溝渠於-聚合物光阻上，其後接著將該光阻中 移至底下的介電材質上。在另一態樣中，本發明 UV模製方法用來同步地直㈣成介層孔圖案及 :電材質中。在互連層數量已定之下，體現本發 模製處理可以在低總Rc時間常數及低製造複雜 製造複雜的多層互連結構。在下文中將被說明之 -較佳實施例中，uv M製平版印刷被用來產生 一可uv固化的介電材f中，如低k介電材質。 材質然後被鍍上襯裡及催化劑用以方便介層孔 線的形成。 胃 10 1313490 【實施方式】 參照第2圖，在本發明的一實施例中，1 0 1，一擴散阻 障層1 3 0被沉積到基材1 〇 〇上。該擴散阻障層1 3 0覆蓋介 電質及早先被製造用來連接到一後續被形成的元件層之介 層連線或電線連線。一第一均質介電層140被沉積到該擴 散阻障層1 3 0上。一均勻的氮化係蚀刻停止層1 5 0被沉積 到該第一介電層1 40上。一第二均質的介電層1 60被沉積 到該蝕刻停止層1 5 0上。一氮化矽硬質塗層1 7 0.被沉積到 該第二介電層160上《該液體的預聚合物光阻的均質層180 被沉積到該硬質塗層170上》介電層140及160可用上文 提到的由Dow Chemical Company所生產的SiLK來製造。 光阻層180的坏積可藉由噴灑塗布，旋轉塗布，滴管或透 過一滚子塗布器來實施。該光阻層180可以是丙烯基的或 尿烷基的。這些光阻材質可很容易從Master Bond公司或 Star Tec.公司講得。
在步驟102，透明的、形成有圖案的壓模〗2〇被壓入 到該光阻層180中。該壓模120上的圖案在與該光阻層180 的一被潤滑的接觸中與該基材對準。對準可經由該壓模 1 20被光學地實施。光學對準對於線圖案之較大的遠背端 (> 1 OOnm)而言可達到足夠的精確性，而對於線圖案之較小 的背端則精確度是在30-100 nm之間，這需要採用下文中 所描述的對準。在對準之後，該來自於壓模丨2 〇的圖案被 壓印到該光阻180上。此圖案包含一第一層ι21及一第二 層122。該有圖案的光阻1 80然後利用穿過壓模丨2〇的UV 1313490 曝光來固化。 在步驟103’壓模120與該被模製的光阻層18〇分開 來。任何殘留的光組層可利用去灰處理來去除掉。該圖案 之第二（下面的）層122與該硬質塗層17〇占同一地方。該 硬質塗層170因而被露出來.。
在步驟1 0 4 ’反應性離子蚀刻被實施用以切穿該露出 來的硬質塗層170’及該第二介電層16〇的底下區域，該 蝕刻停止層1 50 ’該第一介電層1 40，及在某些例予中以穿 過該擴散停止層130。在步鄕1〇5，該光阻層利用去灰 處理而被變薄直到只有該有圖案之第一層（上層）121留下 來為止。此變薄處理被最佳化用以將該圖案的侧向尺寸的 影響謹至最小或該圖案加寬可在該壓模中被補償。該圖案
的第一層121現與該硬質塗層17()占同一位置且該開孔對 應於第二平版印刷操作之所想要的尺度相對應。在步驟 反應性離子蝕刻再次被實施用以切穿該被曝露的硬質 塗層1 70與底下之第二介電層】6〇的區域，而到達該蝕刻 停止層150。一凹穴195被形成，其具有跨越該第二介電 層160的第-區及-跨越該第二介電140的第二層。該 光阻層1 8 〇的其餘部分被去除掉。 .在步驟1〇7, 一纽襯裡被均質地沉積到該硬質 17〇 及該凹曰 襯裡， 的内表面上。一電鍍催化劑然後被沉積到該 形：二在步驟108，_ 19°被沉積到該凹穴内195用以 鍍期：：層孔及—電線層互連線。該襯裡與該催化劑在電 .、如該介電層140，160的罩幕般作用。在凹穴195 12 131349ο 卜的鈉沉積係藉由該催化劑的選擇性停止作用而被防止。 '^選择性的停止作用可藉由塗上硫醇類來實施。硫醇鶴奪 布可藉由讓該硬質塗層170與一沒有圖案之上有硫醇麵赛 夂的彈性體壓模接觸來實施。然後，實施CMP處理用以土 除技' 为 •、坪過多的铜來為接下來的處理作準備。此接下來的處硬 可包括加上一或多層的互連線。 參照第3圖，在本發明的另一實施例中，一種，，單 3，
處理被提供’其中在步驟U1，一均勻的液體的預聚人 物低k介電質層2 0 0被直接沉積到該基材1 〇 〇的互連緣層 130上。上文中參照第2圖提到的該犧牲性的光阻層18〇 在此實施例中沒有被使用到。該窒電層200之可能的級成 的細節將在下文中加以說明》介電層2〇〇的沉積可藉由嘴 覆塗布，旋轉塗布，滴管或透過一滚子塗布器來獲得。 它的沉積技術亦可被使用。 、 在穸驟u2，孩迓明的，百圖莱的壓模12 〇被壓入 該介電層200中。該壓模120上的圖案在與該光阻層^ 的一被潤滑的接觸中與該基材對準。再次地，掷峨1 對率可趣
該壓模120被光學地實施，或額外地藉由適當的對準來 施。在對準之後，該來自於壓模120的圖案被壓印到該 體介電層上。該有圖案的介電層200然後利用穿過壓模1 的UV曝光來固化。该壓模120與該被楔激 &灰的介電層2丨 分開來。 去灰處理被實施用以廷氣地露出一與底下的其材1( 上的互連線接觸的點。具有與塵模120的圖案相同的兩 13 1313490 形狀的凹穴195即被形成在該介電層2〇〇中。該凹穴i95 的第二層（下層）與底下的擴散阻障層丨3〇或直接與底下的 互連線金屬的金屬占了相同的地方。在步驟113，一襯裡 230，如钽，被均質地沉積到該介電材質與該凹穴的内表面 上。一電鍍催化劑220被沉積到該襯裡上。在步驟丨14 ’ 鋼190被沉積到該凹穴195中用以形成一介層孔。襯裡23〇 及催化劑220在電鍍處理期間係如該介電層2〇〇的一罩幕 般作用。在凹穴195外的銅沉積係藉由該催化劑的選擇性 停止作用而被防止。該選擇性的停止作用可藉由上文所述 之將硫醇類塗到該介電層200上來實施。然後，實施CMp 處理用以去除掉過多的銅來為接下來的處理作準備。 該低k介電材質最好是具有—小於3 9的介電常數卜 更佳地為介於2與3之間。在本發明的一特佳的實施例中， 該低k材質包含芳香足環，如苯環，磑 ^ 碳虱矽錯合物，或類 此者。包含碳或氟的材質是較不好的， 因為它們與該製造 處理中的其它步驟不相容。詳士之，# " 贶具有所不想要的腐 蝕性。氯具有類似的腐蝕特性。因此 ^ 疋聚氯乙缔之類 的材質就不具吸引力。具有碳氯措合物的材質類 是較不好的因為它們在高溫下的穩定性 。卿， 个住’如燦點士 或玻璃轉變溫度態低。在本發明的特 ‘名太低 物質包含一可UV固化的交聯基困 落低k 矽烷醇（sy丨anol)乙烯基；乙缔基；氣 疋， ^ r . β , . 礼每；環氧化物； 笨乙烯，異戍間一烯，：或胺基甲酸,此 介電常數落在前述的範圍之内。例如 -基囷的 ，對於聚異物二烯而 14 1313490 言，k = 2.4 ;對於聚苯乙烯而言，k = 2.6 ;及對於聚風類而 言，k = 2.1。大體上，芳香族側鏈提供所想要的熱穩定性給 低k材料。
其它的導電金屬，像是錳，可取代銅而被沉積。然而， 銅是較佳的材質。在上文中提到之本發明的實施例該凹穴 195的第二層（下層）形成一介層孔層且該凹穴195的第一 層（上層）形成一電線互連層。體現本發明之單模鑲嵌處理 可有利地避免掉有機溶劑顯影或光阻去除處理。這可加大 可能的低k材質的範圍及簡化製造。詳言之，體現本發明 之單模鑲嵌處理的步驟比傳統的雙鑲嵌處理的步驟少。雙 鑲嵌處理中的每一互連線層典型地都涉及被兩層介電材質 隔開來之三層氮化矽層的沉積。接下來的形成圖案典型地 涉及了兩個光阻旋轉塗布，曝光，顯影，蝕刻，及去除光 阻的循環。可能有複數層互連線層且每一層都要鑲嵌這些 處理步驟。對於每一互連線層而言，體現本發明之單模鑲 嵌處理所涉及的處理步驟要少了許多。體現本發明的單鑲 嵌處理並不需要氮化矽蝕刻停止層或硬質塗層因為UV模 製並不需要溶劑曝光。 多孔性低k介電材質的UV模製是有利的，因為該壓 模機械性地界定邊界條件給在該介電材質中的奈米孔隙 (nano-pore)。這產生閉合的表面於該凹穴中。用於圖案轉 移的去灰處理可讓該等孔隙開放。當半導體特徵結構的尺 度持續縮小時，將介電材質中的奈米孔隙閉合起來是很重 要的，特別是當特徵結構的尺度接近奈米孔隙的尺度時。 15 1313490 體現本發明之UV模製處理並不侷限在„個平面。相 反地，體現本發明之UV模製處理可同步實施在不同的層 級上。在停一平版印刷平面上之相鄰的導體可被交錯地安 排用以增加間距並因而降低電容及/或讓導體能夠垂直地 及/或橫向地加寬來降低電阻。因為體現本發明之UV模製 處理提供比傳統處理遠便宜的替代方案，所以額外的互連 線層可被加至1C設計中。在上文中提及之本發明的實施例 的一個優點為，在複製期間平版印刷層之間的對準。在本 發明中’層間層的對準精度只與壓模製造礎理的精確度有 闕0
壓模120可用剛硬的材質，如玻璃，發，或石英來製 造。例如，該壓模1 20可藉由對一矽基材上的氧化矽層進 行電子東或微影成像圖案形成技術及反應性離子蝕刻來獲 得。該氧化物層首先被照像形成圖案。該被形成圖案的氧 化物然後形成一可防止底下的矽被蝕刻之選擇性的阻障 物。該圖案藉由蝕刻而被轉移到該矽上。該被形成圖案的 硬可被塗上一電漿鐵氟龍（Teflon)層。該鐵氟龍有利於該壓 模120從其被壓入的材質中脫離出來並減少操作期間的模 損。 模製該壓模120的母模或該壓模120可用電子束平版 印刷來製造。例如’該母模可被形成在一矽基材上。一第 一光阻層被沉積在該基材上。該第一光阻層然後被界定出 一第一圖案層之電子束選擇性地曝光。一第二光阻層然後 被沉積到該基材上。該第二光阻層然後被界定出一第二圖 16 1313490 案層之電子束選擇性地曝光。該第一及第二光陴層然後 起被顯影用以留下疊置在該第一圖案層上之第同案層。 結合的圖案因而包含兩層。再次地’一電漿鐵氟龍層被 積到該結合的圖案上以完成該壓模。該第一及第二光阻 可利用旋施技術來沉積。 或者’該壓模120.可用一彈性體材質’如橡膠 pDMS’來製造。pdms硬度是可調整的。剛硬的壓模及 性體的壓模兩者都可達到類似的圖案尺度。約3 5 nm的 徵結構尺度是可能的。實驗顯示本發明的例子可在一直 8公分的基材上達到相當大面積的模製，其中特徵結構 尺度為130nm ’且起在圖案高度約2〇〇nm下可達到相當 的深寬比，且可獲得良好的侧壁定型。彈性體壓模可與 材達到保形接觸。保形接觸具有很好的缺陷容忍度。相 於剛硬的壓模而言，這可達到較高的良率，特別是對於 面積模製而言。另一項優點為，從被模製的材質中釋放 彈性體麗模是淺薄的，即使是對於具有垂直側壁之高深 比的特徵結構而言亦然。 本發明的實施例已在上文中以多層ic互連線為例 以說明。然而’本發明亦可應用到許多其它多層結構的 造上。例如’在上文中參照第2及3圖所述之多層壓 120。此一愿模可藉由將—母模壓入到可固化的材質中來 成。該母模最好是一彈性體材質製成。模製用壓模用彈 體母模來製成的一個好處為許多的壓模可用該母模來複 而不會傷及該母模。一彈性體母模可促進被模製的壓模 該 沉 層 或 彈 特 徑 的 高 基 對 大 該 寬 加 製 模 形 性 製 有 17 1313490 效地脫離，即使是該被模製的壓模包括有垂直的或皺褶的 側壁亦然》 在本發明的一較佳的實施例中’該壓模1 2〇是用—透 明的彈性體母模來模製的，該母模具有一圖燕其包含第一 及第二平版印刷層。最初，一載有一空白片之基材被塗上 一可UV固化之均勻的液體預聚合物光阻層，該壓模即是 由該空白片製成。該母模然後與該光阻層接觸並與該空白 層對齊。透過該母模的光學對準可被使用。在該母模上的 圖案然後被壓入到該光阻層中。該被形成有圖案的光阻層 藉由曝露在穿過該母模的UV光線下而被固化。該母模然 後從該被硬化的光阻層上被取下。任何殘留的光阻可用去 灰處理來去除掉。在此階段’該固化的光阻層的拓樸大致 上與母模上的圖案相符。該圖案的第一層現依照在該光阻 層上的圖案的第一層利用離子磨整而被轉移到該空白片 上。去灰處理被實施用以將光阻層去除掉直到該圖案的第 二層為止.。在只有該光阻層上的圖案的第二層存在的情形 下，離子磨整現被實施。剩下來的光阻被去除掉以露出該 壓模1 2 0。同樣將被暸解的是’該壓模1 2 〇可利用此技術 而被提供多於兩層的圖案。 如在上文中的例子中提到的，光學對準可被用來相對 於載有將被形成圖案之材質的基材故置該壓模120。在本 發明的一較佳實施例中，壓模1 20是用一彈性體材質製成 且機械性的對準被用來加強或取代該壓模1 20相對於該基 材的光學對準。參照第4圖，在本發明的一特佳的實施例 18 1313490 中’基材1 00具有複.數個間隔開來的凸起3 i 〇，32〇從該基 材之將被形成表面突伸出。凸起310，32〇對應在該壓模 120的圖案上的互補凹部330，340。
一開始’在步驟350’可UV固化的液體預聚合物的 液滴300被滴到該基材丨00的該表面上及凸起3丨〇，32〇 上。液滴300可藉由滴液（pipetting)來沉積。在本發明的 另—實施例中，該液體預聚合物可用另一種形式來沉積， 如均質層’但要用被精確測量的量，使得'在模製期間不，需 要預聚合物之長距離的側向液流。在步驟3 6 0，壓模1 2 0 被壓入與該被沉積的預聚合物接觸，其節觸的方式為在壓 模120上的凹部330，340大致上與在基材1〇〇上的凸起 210，320對準》光學技術可被用來該一般的對準上。當該 壓模120被朝向該基材1〇〇壓下時，介於其間的液體聚合 物液滴會合併用以形成一均質層200。該聚合物層2〇〇可 潤滑介於該壓模120與基材100之間的接觸用以降低介於 壓模120與基材1〇〇之間的摩擦，並藉以促進該壓模12〇 相對於基材1 00的側向運動。在步驟3 70，介於基材上相 鄰的凸起3 1 0 ’ 3 2 0之間的間距比介於該壓模1 2 0上相對應 的凹部3 3 0 ’ 3 4 0之間的間距稍微大一些，使得當凹部3 3 〇， 3 4 0位在凸起3 1 0 ’ 3 2 0之上時，該壓模被側向地拉伸。形 成該壓模1 2 0的彈性體材質調節了此拉伸。該側向拉伸改 善了該壓模120上的圖案相對該基材被放置的精確度並藉 以改善該預聚合物被形塑的精確度。應被注意的是，該壓 模可依據製造或處理所引發之介於晶圓與壓模之間的沒有 19 1313490 對準而被拉伸或壓端β 凸起310，320及對應的凹部330，340的形狀可 圓錐形或截頭圓錐形。然而，圓錐及截頭圓錐形製造 對困難。在本發明的較佳實施例中，凸起31〇，32〇及 的凹部330’ 340分別具有與基材ι〇〇及壓模12〇的表 交地延伸出之侧邊。為了要近似一圓錐的形狀及達到 似的拉深及對準效果，每一凸起的末端都包含一内縮 階其界定一縮小的端部類似一圓錐的尖端。該等凸起 部截面可以是圓形或方形。在本發明的其它實施例中 等凹部可被形成在基材100上且對應的凸起可被形成 模120上。應被瞭解的是，其它形式的互補結構亦可 供在壓模120與基材丨〇〇上用以產生上文中提及的拉 對準效果。 參照第5圖，在本發明的多個實施例中，在壓模 上的每一凹部330的中心都與在基材1〇〇上的對應 3 1 0的中心偏移一段位移d。位移d可以是約200nm » 量的潤滑液體預聚合物200被沉積在每一凸起3 1 0 部。當該壓模120與基材1〇〇彼此接觸時，在基材上 凸起310被擴展於該位移d的方向上用以容納對應的 3 1 因此，侧向力被產生在該壓模丨2〇中抵抗該壓模 的彈性。每一凹部330的擴張提供過量的預聚合物一 路徑，其可容許過量的預聚合物在該壓模材質所施加 性壓力下逸逃出來。在每一凹部330中的彈性歷：力與 壓模材質中的一相對回復力相關連。該回復力會將每 以是 上相 對應 面正 一類 的級 及凹 ，該 在壓 被提 伸及 120 凸起 一過 的端 的一 提起 材質 排出 的彈 在該 一凹 20 1313490 部3 30閉合在對應的凸起周圍。當凹部被完全閉合時，介 於每一凹部與對應的凸起之間的偏位會在該壓模材料中， 特別是，形成在該壓模上的圖案，產生一對準拉伸。對於 具有一約250nm長之較窄的端部及在介於該凸起的末端寬 度與該凸起在該基材1〇〇的表面處的寬度之間有約2〇〇nm 每一凹部3 30的深度 之對準容限（tolerance)的凸起而言 約為500nm。其它的尺寸亦可被使用。 施
體現本發明之接觸平版邱刷處理亦提供改良方法來 用催化劑及襯裡，如擴散及電遷移阻障物，的先驅物質 【圖式簡單說明】 本發明的較佳實施例現將以舉例的形式參照附 久說明，其中： 果加 第1圖為一傳統的uv模製處理的方塊圖； 第2圖為體現本發明的uv模製處理的方塊圖； 第3圖為體現本發明的另一 uv模製處理的方塊圖. 第4圖為體現本發明的另一 uv模製處理的方塊圖 文， 第5圖為第4圖的uv模製處理的另一方塊圖。 【主要元件符號說明] 100 基材 110 預聚合物液體光阻 120 壓模 130 擴散阻障層 140 第一介電層 150 蝕刻停止層 21 1313490 160 第二介電層 170 硬質塗層 180 液體預聚合物光阻層 120 壓模 121 第一層 122 第二層 195 凹穴 200 低k介電層 220 催化劑 230 襯裡 190 銅 300 液滴 3 1 0,320 凸起 330,340 凹部
22

Claims (1)

1313490 十、申請專利範圍： 1. 一種在一基材表面上形成一多層圖案化罩幕結構 以圖案化該基材的方法，該方法包含下列步驟： 沉積一可固化的液體層於該基材表面上； 透過在一壓模與該表面上的互補結構，來將該壓模與 該基材表面對準；
將該具有一多層圖案於其中的壓模壓入到該液體層 中，用以在該液體層中產生一由該圖案所界定出來的多層 圖案化罩幕結構； 將該液體層固化，以製造出一具有該多層圖案化罩幕 結構於其中的固體層； 去除該壓模；以及 透過該多層圖案化罩幕結構執行至少一蝕刻製程，以 圖案化該基材。
2.如申請專利範圍第1項所述之方法，其中該對準步 驟包含透過該液體層使該壓模相對於該表面作潤滑運動。 3. 如申請專利範圍第2項所述之方法，其中該等互補 結構包含數個在該壓模與該表面之一者上之凸起，及數個 在該壓模與該表面之另一者上用來容納該等凸起之凹部。 4. 如申請專利範圍第3項所述之方法，其中該壓模係 23 1313490 由一彈性體材質製成。 5.如申請專利範圍第4項所述之方法，其中該對準步 驟包含拉伸該壓模。 6. 如申請專利範圍第5項所述之方法，其中該等凸起 相對於該等對應的凹部偏移以產生該壓模的變形。
7. 如申請專利範圍第1至3項中任一項所述之方法， 其中該壓模係由一剛硬材質製成。 8.如申請專利範圍第1至3項中任一項所述之方法， 其中該固體層係由一介電材質製成且該多層結構包含一在 該固體層中的多層凹穴。
9.如申請專利範圍第1至3項中任一項所述之方法， 其中該固體層是由一光阻材質製成，該多層結構包含一在 該固體層中的多層凹穴，及該沉積步驟包含沉積液體形式 的光阻物質於一介電層上。 10.如申請專利範圍第9項所述之方法，其包含透過該 固體層來蝕刻該介電層，以將該凹穴從該固體層轉移到該 介電層。 24 1313490 11 ·如申請專利範圍第8項所述之方法，其包含沉積金 屬至該凹穴中，以產生一埋設在該介電材質中的導電結構。 1 2 ·如申請專利範圍第1 1項所述之方法，其中該凹穴 包含一第一層其相應於該導電結構的一縱向元件，及一第 二層其對應於該導電結構的一橫向元件。
13.如申請專利範圍第12項所述之方法，其中該縱向 元件包含一介層孔，用來完成一在一積體電路的多層互連 結構中相鄰層之間的電子連接，及該橫向元件包含一電 線，用來完成一在該積體電路之相鄰層的一層中的電子連 接。
14.如申請專利範圍第1至3項中任一項所述之方法， 其中該固化步驟包含透過該壓模將該液體層曝露到紫外線 光下。 15. —種製造一具有多層互連結構之積體電路的方 法，該方法包含藉由執行如申請專利範圍第13項所述的方 法，來形成一導電結構於該互連結構的至少一對相鄰層之 間。 25 1313490 七、指定代表圖： (一） 、本案指定代表圖為：第 (二） 、本代表圖之元件代表符 100 基 材 130 140 第 介 電 層 150 160 第 二 介 電 層 170 180 液 體 預 聚 合物光阻 195 121 第 一 層 122 2圖。 號簡單說明： 擴散阻障層 触刻停止層 硬質塗層 凹穴 第二層 八、本案若有化學式時，請揭示最能顯示 發明特徵的化學式： 4
TW093125869A 2003-09-29 2004-08-27 Fabrication method TWI313490B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP03021935 2003-09-29

Publications (2)

Publication Number Publication Date
TW200512832A TW200512832A (en) 2005-04-01
TWI313490B true TWI313490B (en) 2009-08-11

Family

ID=34384568

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093125869A TWI313490B (en) 2003-09-29 2004-08-27 Fabrication method

Country Status (9)

Country Link
US (1) US7446057B2 (zh)
EP (1) EP1702359B1 (zh)
JP (1) JP4726789B2 (zh)
KR (1) KR100791443B1 (zh)
CN (1) CN100483672C (zh)
AT (1) ATE451717T1 (zh)
DE (1) DE602004024585D1 (zh)
TW (1) TWI313490B (zh)
WO (1) WO2005031855A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323417B2 (en) 2004-09-21 2008-01-29 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7632087B2 (en) * 2003-12-19 2009-12-15 Wd Media, Inc. Composite stamper for imprint lithography
US7875547B2 (en) * 2005-01-12 2011-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Contact hole structures and contact structures and fabrication methods thereof
JP4290177B2 (ja) 2005-06-08 2009-07-01 キヤノン株式会社 モールド、アライメント方法、パターン形成装置、パターン転写装置、及びチップの製造方法
JP2009523312A (ja) * 2005-09-07 2009-06-18 トッパン、フォウタマスクス、インク デュアル・ダマシン構造を製造するためのフォトマスクおよびその形成方法
US20070077763A1 (en) 2005-09-30 2007-04-05 Molecular Imprints, Inc. Deposition technique to planarize a multi-layer structure
GB0523163D0 (en) * 2005-11-14 2005-12-21 Suisse Electronique Microtech Patterning of conductive layers with underlying compressible spacer layer or spacer layer stack
JP4684984B2 (ja) * 2005-12-07 2011-05-18 キヤノン株式会社 半導体装置の製造方法と物品の製造方法
US7422981B2 (en) 2005-12-07 2008-09-09 Canon Kabushiki Kaisha Method for manufacturing semiconductor device by using dual damascene process and method for manufacturing article having communicating hole
WO2007100849A2 (en) 2006-02-27 2007-09-07 Microcontinuum, Inc. Formation of pattern replicating tools
US7468330B2 (en) 2006-04-05 2008-12-23 International Business Machines Corporation Imprint process using polyhedral oligomeric silsesquioxane based imprint materials
DE102006030267B4 (de) * 2006-06-30 2009-04-16 Advanced Micro Devices, Inc., Sunnyvale Nano-Einprägetechnik mit erhöhter Flexibilität in Bezug auf die Justierung und die Formung von Strukturelementen
US8093150B2 (en) 2006-09-19 2012-01-10 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
WO2008087573A2 (en) 2007-01-16 2008-07-24 Koninklijke Philips Electronics N.V. Method and system for contacting of a flexible sheet and a substrate
US8500706B2 (en) 2007-03-23 2013-08-06 Allegiance Corporation Fluid collection and disposal system having interchangeable collection and other features and methods relating thereto
US9889239B2 (en) 2007-03-23 2018-02-13 Allegiance Corporation Fluid collection and disposal system and related methods
JP2009069203A (ja) * 2007-09-10 2009-04-02 Fuji Xerox Co Ltd 高分子光導波路及びその製造方法
US20170004978A1 (en) * 2007-12-31 2017-01-05 Intel Corporation Methods of forming high density metal wiring for fine line and space packaging applications and structures formed thereby
JP4977121B2 (ja) * 2008-03-25 2012-07-18 富士フイルム株式会社 インプリント用モールド構造体及びそれを用いたインプリント方法、並びに磁気記録媒体の製造方法
US8833430B2 (en) 2008-06-26 2014-09-16 President And Fellows Of Harvard College Versatile high aspect ratio actuatable nanostructured materials through replication
EP2172168A1 (en) * 2008-10-01 2010-04-07 3M Innovative Properties Company Dental appliance, process for producing a dental appliance and use thereof
US8021974B2 (en) * 2009-01-09 2011-09-20 Internatioanl Business Machines Corporation Structure and method for back end of the line integration
WO2011008961A1 (en) 2009-07-15 2011-01-20 Allegiance Corporation Fluid collection and disposal system and related methods
EP2482755B1 (en) 2009-09-30 2019-06-26 3M Innovative Properties Company Methods for making layered dental appliances
WO2011041193A1 (en) 2009-09-30 2011-04-07 3M Innovative Properties Company Systems and methods for making layered dental appliances from the outside in
CN102548498B (zh) 2009-09-30 2015-06-17 3M创新有限公司 用于制备层状牙科器械的系统和方法
US8813364B2 (en) 2009-12-18 2014-08-26 3M Innovative Properties Company Methods for making layered dental appliances
CN102214601B (zh) * 2010-04-02 2014-07-30 中芯国际集成电路制造(上海)有限公司 双镶嵌结构形成方法
FR2974194B1 (fr) * 2011-04-12 2013-11-15 Commissariat Energie Atomique Procede de lithographie
CN102760686B (zh) * 2011-04-27 2014-12-03 中芯国际集成电路制造(上海)有限公司 半导体器件、形成互连结构的方法
CN102800623A (zh) * 2011-05-26 2012-11-28 中芯国际集成电路制造(上海)有限公司 形成双镶嵌结构的方法
US9589797B2 (en) 2013-05-17 2017-03-07 Microcontinuum, Inc. Tools and methods for producing nanoantenna electronic devices
TWI664066B (zh) 2014-09-30 2019-07-01 日商富士軟片股份有限公司 多孔質體的製造方法、元件的製造方法、配線結構的製造方法
US10892167B2 (en) * 2019-03-05 2021-01-12 Canon Kabushiki Kaisha Gas permeable superstrate and methods of using the same
FR3108780B1 (fr) * 2020-03-30 2022-03-18 Commissariat Energie Atomique Procédé de réalisation d’une zone d’individualisation d’un circuit intégré

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52152965A (en) * 1976-06-15 1977-12-19 Matsushita Electric Works Ltd Method of embossing synthetic resin tile
JPS613339A (ja) * 1984-06-18 1986-01-09 Hitachi Ltd 高密度情報記録円板複製用スタンパおよびその製造方法
JPH03100942A (ja) * 1989-09-13 1991-04-25 Hitachi Chem Co Ltd 光ディスク用スタンパの製造方法
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
JPH0580530A (ja) * 1991-09-24 1993-04-02 Hitachi Ltd 薄膜パターン製造方法
US6247986B1 (en) * 1998-12-23 2001-06-19 3M Innovative Properties Company Method for precise molding and alignment of structures on a substrate using a stretchable mold
US6517995B1 (en) * 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
GB0010164D0 (en) * 2000-04-27 2000-06-14 Suisse Electronique Microtech Technique for hybrid integration of heteropolysiloxane lenses and alignment structures onto vertical cavity surface emitting laser chips
WO2003030252A2 (en) * 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for producing interconnects
US6743368B2 (en) * 2002-01-31 2004-06-01 Hewlett-Packard Development Company, L.P. Nano-size imprinting stamp using spacer technique
DE60326724D1 (de) * 2002-05-30 2009-04-30 Ibm Strukturierungsverfahren
US6861365B2 (en) * 2002-06-28 2005-03-01 Hewlett-Packard Development Company, L.P. Method and system for forming a semiconductor device
JP3821069B2 (ja) * 2002-08-01 2006-09-13 株式会社日立製作所 転写パターンによる構造体の形成方法

Also Published As

Publication number Publication date
DE602004024585D1 (de) 2010-01-21
CN1860605A (zh) 2006-11-08
EP1702359A1 (en) 2006-09-20
TW200512832A (en) 2005-04-01
KR100791443B1 (ko) 2008-01-10
US7446057B2 (en) 2008-11-04
EP1702359B1 (en) 2009-12-09
ATE451717T1 (de) 2009-12-15
JP2007507860A (ja) 2007-03-29
WO2005031855A1 (en) 2005-04-07
CN100483672C (zh) 2009-04-29
US20070275556A1 (en) 2007-11-29
JP4726789B2 (ja) 2011-07-20
KR20060086354A (ko) 2006-07-31

Similar Documents

Publication Publication Date Title
TWI313490B (en) Fabrication method
KR101336274B1 (ko) 정렬 및 피처 성형에 관해 유연도가 증가된 나노 임프린트 기술
US7691275B2 (en) Use of step and flash imprint lithography for direct imprinting of dielectric materials for dual damascene processing
US7455955B2 (en) Planarization method for multi-layer lithography processing
TWI279830B (en) Compliant template for UV imprinting
TWI453106B (zh) 奈米尺寸形狀之大面積圖案化技術
US8921030B2 (en) Tone inversion of self-assembled self-aligned structures
US7982312B2 (en) Method for fabricating dual damascene structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascene patterning
US7846345B2 (en) Method of manufacturing an imprinting template using a semiconductor manufacturing process and the imprinting template obtained
KR20060004679A (ko) 임프린트 리소그래피를 사용하는 층진 구조물의 형성 방법
US8728380B2 (en) Lithographic method for forming a pattern
KR102351353B1 (ko) 방향성 자기 조립(dsa) 프로세스를 사용한 완전 자기 정렬 비아 형성을 위한 방법
JP5848386B2 (ja) インサイチュ嵌込み構造物形成方法
EP1796159B1 (en) Method for manufacturing a semiconductor device by using a dual damascene process
CN107942617A (zh) 控制压印材料扩散的方法
Stewart et al. Direct imprinting of dielectric materials for dual damascene processing
US20060258144A1 (en) Method of forming metal interconnect for semiconductor device based on selective damascene process
KR20220020834A (ko) 반도체 디바이스의 평탄화

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees