TWI313008B - Integrated circuit chip having non-volatile on-chip memories for providing programmable function and features - Google Patents

Description

1313008 九、發明說明： 【發明所屬之技術領域】 本發明涉及具有可編 本發明涉及積體電路晶片，更具體地， 程功能和特性的積體電路晶片。 【先前技術】 在積體電路晶片的製造過程中和/或製造後，通常希望能夠改變其 力月匕矛特n。爲了做到這樣’可以用使用片上記憶體對這些特性進行 編.程的方式來設計晶片。通常，通過例如金屬炫絲和/或可電擦除的可 #編程唯讀記㈣（E2PRGM)來實現_可編錄力職求的片上記 憶體。 11 例如’已使用金屬輯來調整列中精確的基準電壓源。金 絲通常佔时片中相對較大的面積，從而限制了單個晶壯可包括的 炼絲數量。由於__，使用這種方法實現的可編雛相當有限。 :且’由於騎金屬熔絲需要使用晶片檢測器、鐳射或類似物，因而 运種方法只能在砍片封裳前使用。 丨E2PROM可⑽姆較㈣尺寸製造，是，實現醒⑽ 需要執行附加的處理步驟絲造列，因此顯著增加了成本和製造過 程的複雜度。 、、於是，需要-種在積體電路晶片上提供可編程功能和特性的方 改進籍決已知的解財法的缺點。例如，理想的方法應該，、 使糊雜比佔用較小的封裝面積，與使用咖崎術相比! ^且、複誠更小。理想的方法還應該允許積體電路^在封裝前和 或封裝後都可被編程。 !3130〇8 【發明内容】 根據本發明提供_體電路晶4具有在製造過程巾和/或製造後 •可編程地修改的功能和特性，以適應特定顧客或應用的需要。例如， 在-個實施财，糾的功能和特性可在“封裝後可編程地修改。 、、扁程通過改變-個或多個片上非易失性〇τρ記憶體的狀態來實現。 與使用金屬熔_比’轉本發明朗〇TP記憶體更具有優點， 因爲OTP記憶體比金屬炫絲佔用的封裝面積小。另外，由於炫斷金屬 •熔4而要使用晶片檢測5、錯射或類似物’這種方法只能在秒片封襄 前使用，但S otp記憶體可以在封裝後被編程。另外，由於〇τρ記 $體可以通過製造糾的相同縣製造過㈣—部分來完成，例如， 榇準的互補金屬氧化物半導體（CM〇s)制程，與使用要求附加處理 步驟的E2PR0M技術相比，使用〇τρ記憶體更便宜，且複雜度較小。 由於ΟΤΡ記憶體是非易失性的，料失性記憶體如寄存器相比， 匕們更具有優點’因爲即使晶片的電源_時其仍祕留所存儲的資 砉=。因此’根據本發明-個實施例的可編程積體電路晶片能保持其編 程狀也’即使疋晶片斷電然後又通電之後。相反，每次設備通電後， 寄存器一般都需要被編程。 根據本發_實施例，ΟΓΡ記憶射胁多狀祕絲（pGly也se) 和栅級氧化物熔絲（gate-0Xide fuse)。使用〇τρ記憶體來改變積體電 路的功赫雜的應肚要包括：膽基準電壓，修改電源時序運作 的日守序’或者爲積體電路晶片内部或者外部執行的功能檢測並存儲最 優化的操作參數。 6 1313008 一根據本發_其他實施例，可使用—個或多個 〇ρτ存儲單元 '實現再編程能力和/或用來彌補—個或多個QTP存儲單元有缺陷的 可能性’或者彌補在積體電路“生產邮其他故_可能性。 例如，通過提供這樣的冗餘，積體電路晶片製造商不必像常規的 職基於逐條鱗姉鮮元，較—倾雜且昂 σ 相反通過簡單的提供適當數量的冗餘OTP存儲單元，便

可以補償OTP存儲單元有故障的可能性。 根據本發明的一個方面，提出一種可編程積體電路晶月，包括： 配置來執行一個功能的電路塊； =料路塊連接的—次㈣程（〇τρ)記憶體，所述⑽記憶 體了在所述電路^封織被編程； 個摔電路塊對所述〇TP記憶體的編程狀態做出回應，以在多 她作模式巾的賴式下執行所述舰。 程來=地爾編歧錄彻（議）制 ^選:述⑽記憶體包括至少—個⑽ 存錯早从括失性記憶元件和—悔絲元件。 優可編程積體電路晶M —步 儲早續應的冗餘0TP存儲單元 、至少個⑽存 故障或需要被重編程的情況下，所述冗一個⑽存鮮元有 儲。 餘QTP射轉秘供附加的存 絲元件。 優選地’所述炫絲元件包括柵級氧化物炫 !313008 優％地，所述最優化的操作參數是 中的一個或多個。 電壓電平、頻率、電流或電 ΖΓΤ- 何 根據本發明的一個方面，描Φ _^ 4〇 11^ » 出—種知作包括有一次可編程（OTP) 4體的可編輕積體電路晶片的方法，所述方法包括·· 封裝所述電路晶片後對所述⑽記憶體進行編程； 、夕°應所边OTP战體的編程狀態，在所述可編程積體電路晶片内 以夕個操作模式巾的—雜作模式下執行—個功能。 優選地’編程所述⑽記憶體包括對OTP存儲單S進行編程， 、中所述⑽存儲單S包括—觀絲元件和—個記憶元件。 優選地，編程所述OTP存儲單元包減斷所i〇Tp存儲單元内 的熔絲元件。 f選地调所述ΟΓΡ存鮮元__元件包括輯所述〇τρ 子儲單元内的栅級氧化物熔絲元件。 _地嘴斷所述ΟΤΡ存儲單元崎_树包括輯所述〇τρ 予儲單元内的多狀態熔絲元件。 優選地鳴程所述ΟΤΡ記憶體包括通過所述可編程積體電路晶片 的外引腳執行記憶體寫操作。 優選地’回應麟ΟΓΡ記憶_編餘態在所述㈣程積體電路 ^内以多個操作模式中的-個操作模式下執行—個功能包括生成基 電麗’其帽述基準電壓的電平根據所述οτρ記憶體的編程狀態來 優選地’回颜述QTP記憶體_絲態在所述可編程積體電路 9 1313008 述的特定實施例。在此給出的施實例僅用作說明目的。 根據本巾請巾内容的啓示’其他的各種實_對於本領域的普通 技術人員來說是顯而易見的。 【實施方式】 圖1示出了根據本發明-個實施例的帶有可編程電路塊的可編程 積體電路晶片100。如圖丨所示’可編程積體電路晶片励包括與⑽ 記憶體120連接的電路塊110。 、電路塊110包括有邏輯，用於執行可編程積體電路晶片⑽的— 個或多個功能。例如，該功能可包括提供基準電壓或執行電源定序功 能。但是，這些例子不是對本發明的限定，本領域的普通技術人員报 容易理解’電路塊也可以執行許多其他的功能。 —OTP記憶體120包括一個或多個〇τρ存儲單元。這些⑽存儲 單元可作鱗或者箱—個或_單元_卜每個⑽存儲 單^包括-個«失性記航件和—娜絲元件。該記憶元件可存儲 ,邏輯0或賴1。本領_#通技術人Μ可知，_⑽存儲單元編 程包括施加-編程賴以舰絲元件_或辑，從驗變 元的邏輯狀態。 考早 CTP存儲早研使_極祕麟絲魏。使雜極氧化物 ’糸來實現的ΟΤΡ存儲單元的例子在以下公有的美國專利中有描述，該 專利在此全文引用：專利號爲6,525,955的美國專利，名爲 : 元件的存儲單元”，_年2月25日公告，發明人爲祕等；專糸 利號爲6,693,819的美國專利，名爲“高墨切換電路，，，雇4年2月 11 1313008 17曰公告’發明人爲Smith # ;專利號爲6,7〇4,236的美國專利，名 爲心驗柵級氧化物溶絲元件的方法和設備”，Mo#年3月9日公 告，發明人爲Buer等；專利號爲6,7〇7,696的美國專利，名爲“防黑 客的-次可編程記憶體”，2004年3月16公告，發明人爲T_er等。 但疋，廷一例子並不是對本發明的限制，本發明還可以使用其他的熔 絲結構。例如，使用多狀態熔絲來實現的〇τρ存儲單元也可以用於實 施本發明，夕狀悲炫絲通常比栅極氧化物熔絲大。使用複晶石夕溶絲實 •現的ΟΤΡ存儲單兀在公有的美國專利6,798,684中有介紹該專利名 爲使用多狀態熔絲的可編程記憶體的方法和系統”，2〇〇4年9月28 曰公告，發明人爲L0W等，該專利在此全文引用。 .OTP存儲單元可貫現爲用於生産可編程積體電路剛_同的標 準CMOS制程的一部分。這明顯優於E2pR〇M記憶體，⑽記 憶體需，執行附加的處理步驟，因此增加了成本和生産過程的複雜 度但疋，本發明並不限於CM〇s積體電路晶片。此外，可以想到， 着OTP記鐘還可錢用其他的生越程來實現，包括但不限於雙級 型、BICMOS以及BCDMOS製造過程。 可以在可編_體電路日日日片⑽的製造過財和/或之後將⑽ 記憶體12G編程至想要的賴㈣。優選地，可在可編程電路晶片⑽ 封裝後對QTP記憶體⑽行編程。這可通過，例如，㈣積體電路 晶片腦的一個或多個外引腳執行記憶體寫入功能來實現。 回應ΟΊΠΡ記憶體m的編程狀態，電路塊則在多個操作 的-個操作模式下執行功能’這—赌後續給出更詳細描述。、 12 1313008 根據OTP記憶體的特性，〇TP記憶體120内的每個存儲單元只能 被編程一次。因此，根據本發明的一個實施例，在ΟΤΡ記憶體12〇内 提供冗餘的0ΤΡ存儲單元，以實現再編程能力。例如，可使用一個或 多個0ΤΡ存儲單元的冗餘組來實現0ΤΡ記憶體120，其中，每次對 0ΤΡ記憶體編程時，使用其中的一組〇τρ存儲單元。可保留具有單獨 位址的一組0ΤΡ存儲單元，以識別哪個0ΤΡ資料組是最當前的組。 在發生編程錯誤、0ΤΡ記憶體120的狀態設定不當的情況下，冗 •餘存儲單元非常有用，可允許重寫。本領域的普通技術人貝可知，冗 餘的最佳數量的選擇取決於各種因素，包括可用的封裝空間、被編程 的應用的類型、重編程的預期頻率以及記憶體寫入的預期錯誤率。 此外’冗餘ΟΤΡ存儲單元可用彌補一個或多個〇τρ存儲單元有 缺陷的可能性’或者彌補在積體電路晶片励生産時的其他故障的可 能性。通過提供這樣的冗餘’積體電路晶片100的製造商不必像常規 的E2PROM那樣基於逐位元測試每個存儲單元，那是一個複雜且昂貴 暑的過程。· ’通過鮮地設計—個具有合適數量的冗餘OTp存儲單 元的晶片，便可以補償0Τρ存儲單元有故障的可能性。 圖2示出了根據本發明-個實施例的帶有多個可編程電路塊的可 編程積體電路晶片200。如圖2所示，不編程積體電路晶片勘包括 多個電路塊210a—21〇n，每個電路塊與多個〇τρ記憶體施―22〇n 中對應的一個相連。 每個電路塊210a包括有邏輯電路，用於執行可編程積體電路晶片 中的-個或多個功能。每個〇τρ記憶體22〇a—22〇n都可在可編程 13 1313008 積體電路“ ㈣造過料和/叙彳眺_至想邏輯狀態。 回應每個ΟΓΡ記憶體施—2施的編程狀態，每個電路塊—咖 .在多個操作模式中的-個操倾灯執行—種功能。 除圖1和圖2中提供的例子外，本發明還包括有以下實施例，在 对施例中，使❹個OTP記憶體來可編程地選擇單個電路塊的一個 =夕個#作模式’或者’在該實施辦，使用單個OTP記憶體來可編 程地選擇多個電路塊的一個或多個操作模式。 可編程積«路晶片的魏和特徵的各種不同示例將參照圖3、4 和5在以下給出。 圖3示出了根據本發明一個實施例的帶有可編程基準電壓生成功 :的可編程積體電路晶片姻。如圖3所示，積體電路晶片包括 固與OTP記憶體32〇連接的可編程基準電愿發生器训。 基準麵發生H 祕生絲準麵，該基準賴由積體電路 令的個或多個電路結構使用。例如，參考電壓發生器310 二成-個能帶隙基準電壓，由積體電路晶片中的—個或多個比 =使用。根據圖3中所示的實施例，可對〇τρ記憶體伽編程以在 3電路W _過財繼祕_勤基_發生 後:周Si成的基準·。例如’通過以這種方式在製造過程中和/或之 ^正，考電屢’本發明的—個實施例可用於通過積體電路晶片300 對莖敏類比功能的性能進行微調。 的可Ζ 4 了根據本發明—個實施例的包括有可編程電駭序功能 、.私積體電路晶片·。如圖4所示，積體電路晶片·包括一 14 !313〇〇8 個與穩壓器430和0ΤΡ記憶體420連接 J J、·扁程電源定庠哭 穩壓器430用於將源電壓轉換成多個輪 .的源電壓轉換成 :序_用於從穩壓器430接收多個輸出㈣，並將它們按::的 列提供給積體電路晶片400内的一個或多個電路結 、、 定序器410可將-個電源電壓序列提供 ；電源 加兩& 價聪電路晶片400内的另一 個電路塊。可選擇地，獅定相彻可將—個電源賴相提供給 >積體電路晶片400外部的設備。 〜s 根據圖4中所補實施例，可對〇τρ記憶體42()進行編程， 變電源定序器提供多個輸出電壓的順序。因此，例如，如上 電壓是1.2V、！.8V和3·3ν，〇τρ記憶體42〇可被編程以根據^記 贿402的狀態按任何想要_序提供這三個輸出電壓。目此，胁 一種應用’該輸出電壓序列可被編程爲3 3V、j 8V和！ ^，對於另 一種應用’該輸出電壓序列可被編程爲18V、狀和iΜ。可被編 |程的不同序列的數量僅受限於ΟΤΡ記憶體42〇能存儲的狀態的數量。 在-個可選擇的實施例中，OTp記憶體術用於對預定的轉換速 率進行編程，電源定序器41〇以該轉換速率提供電壓。在另一個實施 例中（圖中未示出），可基於〇TP記憶體樣的狀態I編程地選擇或 修改穩壓器430傳輸的一個或多個輸出電壓。 圖5不出了根據本發明一個實施例的可檢測和存儲一個應用的最 優化操作參數的可編程積體電路晶片500。如圖5所示，積體電路晶 片500包括一個與優化邏輯530連接的電路塊510，每個電路塊均與 15 1313008 雖然以上描述了本發明的不同實施例，但是應該理解，這些實施 例僅僅是對本發明的說明’本發明並不限於此。本領域的普通技術人 員可以理解’可以根據上述實施例在形式和細節上做^各種變化而不 脫離如_要求所定義的本發_精神實f和麵。因此，本發明的 寬度和Ιϋ®不應被任何上述的具體實施例所限制，而應根據以下的權 利要求來定義。

【圖式簡單說明】 一個可編程電路塊的可編程積體電 1是根據本發明一個實施例帶有 路晶片的示意圖； 圖2是根據本發明―個實施例帶有多個可編程電路塊的可編程積體電 路晶片的示意圖； 圖3是根據本發明—個實施例帶有可編程基準電壓生成功能的可編 積體電路晶片的示意圖；

圖4是根據本發明一個實施例包括有可 體電路晶片的示意圖； 編程電源辟魏的可編程積 圖5是根據本發明一個實施例爲一個應用檢測和存儲最優化的 數的可編程積體電路晶片的示意圖； > 圖6 明—個實施例爲積體電路晶片外部的設備檢測並存儲 最k化的刼作參數的可編程積體電路晶片的示音圖。 坷 【主要元件符號說明】 心回 可編程積體電路晶片 100電路塊 OTP記憶體 120可編程積體電路晶片 110 17 200 1313008

電路塊 210a—210η 可編程積體電路晶片 300 ΟΤΡ記憶體 320 可編程電源定序器 410 穩壓器 430 電路塊 510 優化邏輯 530 外部設備 610 優化邏輯 630 ΟΤΡ記憶體 220a—220η 基準電壓發生器 310 可編程積體電路晶片 400 ΟΤΡ記憶體 420 可編程積體電路晶片 500 ΟΤΡ記憶體 520 積體電路晶片 600 ΟΤΡ記憶體 620 18

Claims (1)

1313008 月I。日修正本 十、申請專利範圍·· 1、一種可編程積體電路晶片，包括： ν' :配置來執行—個功能的電路塊； 與所述電路錢接的—次可編綠_，所述OTP記憶體可在所述電 路晶片封裝後被編程； 其中賴電路塊對所述OTP記㈣的編程狀態做㈣應，以在多個操 作板式中的一個操作模式下執行所述功能。 籲2、如申4專利範11第1項所述的可編程積體電路郎，其中：所述電 路晶片使用CMOS制程來製造。 3、如申請專利範圍第1項所述的可編程積體電路晶片，其中：所述 OTP記憶體包括至少—個OTP存儲單元，所述QTp存儲單元包 括一個非易失性記憶元件和一個熔絲元件。 4 士申明專利|&圍第3項所述的可編程積體電路晶片，其巾：所述可 触频電路以進-步包括與至少—個QTp雜單元對應的 几餘οτρ存儲單元’在所述至少—個OTp存儲單元有故障或需 要被重編程的情況下，所述冗餘〇τρ存儲單元提供附加的存铸。 5、一種可編程積體電路，包括： 一次可編程記憶體； biiw (optlmi2ati〇nl〇gic), 輯用於騎述可編程積體電路外部的設備較—個最優化的操作 麥數’並將與所述最優化的參數相關的狀態資訊存儲在所述⑽ s己憶體内以供所述外部設備隨後存取。 19 1313008 6 如申請專利範圍坌 的操作參數是所述的可編程積體電路，其中：所述最優化 :-個或多個。仏电平（V〇ItageleVd)、頻率、電流或電荷中的 7、一種操作包括右„ A 所述方法包括人可編程記憶體的可_積體電路3的方法， 封裝所述電路晶月徭 回應所述⑽雜_rOTPtM進行編程； 個操作模’在所述可編程積體電路晶片内以多 8、如申^ 的—個操作模式下執行—個功能。 申明專利範圍第7項所述 ::〜-，其二==: 9 —個編程，其中所述⑽存健單元包括一個簡元件和 所述方_欠可編程記憶體的可編程積體電路晶片的方法， 叫細設輪—峨較—個最優化 斤述0ΤΡ5己憶體内存儲與所述最優化的操作 以供所述外部設備隨後存取。 m 10、2專利範圍第9項所述的操作包括有一次可編程記憶體的可 貝體電路晶片的方法，其中：確定一個最優化 括確定電壓電平、頻率、電流或電荷中的-個或多個鳥數包 20