JP2008085342A - 集積回路を識別および/またはプログラムするための方法 - Google Patents
集積回路を識別および/またはプログラムするための方法 Download PDFInfo
- Publication number
- JP2008085342A JP2008085342A JP2007250732A JP2007250732A JP2008085342A JP 2008085342 A JP2008085342 A JP 2008085342A JP 2007250732 A JP2007250732 A JP 2007250732A JP 2007250732 A JP2007250732 A JP 2007250732A JP 2008085342 A JP2008085342 A JP 2008085342A
- Authority
- JP
- Japan
- Prior art keywords
- programming
- pad
- integrated circuit
- pads
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
- H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】
低コストのチップ識別回路のためのチップおよびそのチップを製作する方法。1つの実施形態では集積回路を製造する方法が、プログラミング・パッドを備えるパッド・レベルを含む多重メタライゼーション構造の形成を含む。基板上に複数の能動素子が形成され、その能動素子を覆って多重のメタライゼーションが形成され、そのいくつかの能動素子を接続してプログラム可能な回路を形成する。プログラム可能な回路は、ボンド・パッド・レベル上のプログラミング・パッドの対に接続される。いくつかの対でプログラミング・パッドは、マスクレス・インク・ジェット塗布技術で蒸着された導電性インクを使用することによって選択的に相互に接続される。パッドは次いで非導電性保護層で覆われる。
【選択図】図3
Description
同じ機能を指示するために全図にわたって同じ符合が使用されている。図で個々の機能は縮尺通りに描かれていないこともある。
Claims (10)
- 半導体基板を設けるための工程と、
前記基板上に複数の能動素子を形成するための工程と、
前記能動素子のいくつかを相互接続してプログラム可能な回路を形成する、前記能動素子を覆う多重メタライゼーション・レベルを形成する工程であって、前記多重金属層がボンド・パッド・レベルを含む工程と、
前記ボンド・パッド・レベル上にプログラミング・パッドを形成する工程と、
前記プログラム可能な回路を前記プログラミング・パッドに配線する工程を含み、
2つまたは2つを超えるプログラミング・パッドを選択的に相互に接続することができる集積回路を製造する方法。 - 前記プログラミング・パッドを覆って保護コーティングを形成する工程をさらに含む請求項1に記載の方法。
- 前記プログラミング・パッドの選択的接続が、マスクを使用せずに前記プログラミング・パッド間に導電性材料を選択的に適用する工程によって行われる請求項1に記載の方法。
- 前記プログラミング・パッドを選択的に接続する前に1つまたは複数のセラミック保護パッケージ内およびプラスチック保護パッケージ内に前記集積回路をカプセル化する工程をさらに含む請求項1に記載の方法。
- 前記プログラミング・パッドが対になって配置される請求項1に記載の方法。
- 半導体基板と、
前記基板上の複数の能動素子と、
前記能動素子を覆う多重メタライゼーション・レベルであって、前記多重金属層がボンド・パッド・レベルを含むメタライゼーション・レベルと、
前記ボンド・パッド・レベル上に形成されたプログラミング・パッドを備える集積回路であって、
2つまたは2つより多いプログラミング・パッドが選択的に互いに接続されるようになされている集積回路。 - 前記2つまたは2つを超えるパッドが、導電性インクで相互に接続される請求項6に記載の集積回路。
- 前記多重メタライゼーション・レベルが前記能動素子のいくつかを相互接続してプログラム可能な回路を形成する請求項6に記載の集積回路。
- 前記プログラミング・パッドを覆う保護コーティングをさらに備える請求項6に記載の集積回路。
- 1つまたは複数のカプセル化セラミック・パッケージおよびカプセル化プラスチック・パッケージをさらに備える請求項6に記載の集積回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/535,866 US8890338B2 (en) | 2006-09-27 | 2006-09-27 | Method of identifying and/or programming an integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008085342A true JP2008085342A (ja) | 2008-04-10 |
Family
ID=39224069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007250732A Pending JP2008085342A (ja) | 2006-09-27 | 2007-09-27 | 集積回路を識別および/またはプログラムするための方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8890338B2 (ja) |
JP (1) | JP2008085342A (ja) |
KR (1) | KR101460355B1 (ja) |
CN (1) | CN101154626A (ja) |
TW (1) | TW200828481A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016009840A (ja) * | 2014-06-26 | 2016-01-18 | 富士通セミコンダクター株式会社 | 半導体装置、半導体装置のリペア方法、及び半導体装置の製造方法 |
JP2017183707A (ja) * | 2016-02-19 | 2017-10-05 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | 電子デバイス基板およびその製造方法 |
US10269635B2 (en) | 2016-02-19 | 2019-04-23 | Infineon Technologies Ag | Integrated circuit substrate and method for manufacturing the same |
US10340197B2 (en) | 2016-02-19 | 2019-07-02 | Infineon Technologies Ag | Integrated circuit substrate having configurable circuit elements |
US10580753B2 (en) | 2017-07-21 | 2020-03-03 | Infineon Technologies Ag | Method for manufacturing semiconductor devices |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007003514B3 (de) * | 2007-01-19 | 2008-05-29 | Atmel Germany Gmbh | Verfahren und Vorrichtung zur Fälschungssicherung von Produkten |
US8088634B2 (en) * | 2008-11-11 | 2012-01-03 | Johnson Morgan T | Methods of adding pads and one or more interconnect layers to the passivated topside of a wafer including connections to at least a portion of the integrated circuit pads thereon |
KR101083640B1 (ko) * | 2009-07-31 | 2011-11-16 | 주식회사 하이닉스반도체 | 반도체 장치의 퓨즈부 및 그 제조방법 |
GB2546761B (en) * | 2016-01-27 | 2020-07-22 | Neudrive Ltd | Methods and circuits |
CN106057823B (zh) * | 2016-07-29 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
US11004484B2 (en) * | 2018-06-15 | 2021-05-11 | Samsung Electronics Co., Ltd. | Page buffer and memory device including the same |
US11574884B2 (en) * | 2021-01-29 | 2023-02-07 | Texas Instruments Incorporated | Multi-function bond pad |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5764941A (en) * | 1980-10-09 | 1982-04-20 | Hitachi Ltd | Semiconductor integrated circuit device |
JPH0536683A (ja) * | 1991-08-01 | 1993-02-12 | Hitachi Ltd | 配線装置の製造方法 |
JP2001135794A (ja) * | 1999-11-04 | 2001-05-18 | Rohm Co Ltd | 半導体装置、および半導体装置におけるトリミング方法 |
JP2004134459A (ja) * | 2002-10-08 | 2004-04-30 | Renesas Technology Corp | 半導体装置 |
JP2005353728A (ja) * | 2004-06-09 | 2005-12-22 | Mitsubishi Electric Corp | 高周波デバイス |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5281684A (en) * | 1992-04-30 | 1994-01-25 | Motorola, Inc. | Solder bumping of integrated circuit die |
US7064447B2 (en) * | 2001-08-10 | 2006-06-20 | Micron Technology, Inc. | Bond pad structure comprising multiple bond pads with metal overlap |
US20080003718A1 (en) * | 2006-06-30 | 2008-01-03 | Erwin Remoblas Estepa | Singulation Process for Block-Molded Packages |
-
2006
- 2006-09-27 US US11/535,866 patent/US8890338B2/en not_active Expired - Fee Related
-
2007
- 2007-09-21 KR KR1020070096329A patent/KR101460355B1/ko not_active IP Right Cessation
- 2007-09-27 CN CNA2007101616059A patent/CN101154626A/zh active Pending
- 2007-09-27 TW TW096135963A patent/TW200828481A/zh unknown
- 2007-09-27 JP JP2007250732A patent/JP2008085342A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5764941A (en) * | 1980-10-09 | 1982-04-20 | Hitachi Ltd | Semiconductor integrated circuit device |
JPH0536683A (ja) * | 1991-08-01 | 1993-02-12 | Hitachi Ltd | 配線装置の製造方法 |
JP2001135794A (ja) * | 1999-11-04 | 2001-05-18 | Rohm Co Ltd | 半導体装置、および半導体装置におけるトリミング方法 |
JP2004134459A (ja) * | 2002-10-08 | 2004-04-30 | Renesas Technology Corp | 半導体装置 |
JP2005353728A (ja) * | 2004-06-09 | 2005-12-22 | Mitsubishi Electric Corp | 高周波デバイス |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016009840A (ja) * | 2014-06-26 | 2016-01-18 | 富士通セミコンダクター株式会社 | 半導体装置、半導体装置のリペア方法、及び半導体装置の製造方法 |
JP2017183707A (ja) * | 2016-02-19 | 2017-10-05 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | 電子デバイス基板およびその製造方法 |
US10269635B2 (en) | 2016-02-19 | 2019-04-23 | Infineon Technologies Ag | Integrated circuit substrate and method for manufacturing the same |
US10340197B2 (en) | 2016-02-19 | 2019-07-02 | Infineon Technologies Ag | Integrated circuit substrate having configurable circuit elements |
US10580753B2 (en) | 2017-07-21 | 2020-03-03 | Infineon Technologies Ag | Method for manufacturing semiconductor devices |
Also Published As
Publication number | Publication date |
---|---|
KR101460355B1 (ko) | 2014-11-10 |
TW200828481A (en) | 2008-07-01 |
US20080073789A1 (en) | 2008-03-27 |
CN101154626A (zh) | 2008-04-02 |
KR20080028794A (ko) | 2008-04-01 |
US8890338B2 (en) | 2014-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008085342A (ja) | 集積回路を識別および/またはプログラムするための方法 | |
KR100893310B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US6580164B1 (en) | Semiconductor device and method of manufacturing same | |
CN100592509C (zh) | 半导体装置及胶囊型半导体封装 | |
US6812565B2 (en) | Semiconductor device and a method of manufacturing the same | |
KR100843213B1 (ko) | 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법 | |
JP2000252418A (ja) | メモリモジュールおよびその製造方法 | |
US6366209B2 (en) | Method and apparatus for early detection of reliability degradation of electronic devices | |
WO2002050898A1 (fr) | Dispositif a circuit integre semi-conducteur | |
US20090209061A1 (en) | Method of manufacturing semiconductor package | |
TWI452664B (zh) | Semiconductor device and manufacturing method thereof | |
EP2195843B1 (en) | Programmable rom using two bonded strata and method of operation | |
US20120187401A1 (en) | Device allowing suppression of stress on chip | |
JP2008130905A (ja) | 半導体装置の製造方法及びそのテスト装置 | |
JP5885332B2 (ja) | 半導体装置の製造方法 | |
JP2011100898A (ja) | 半導体デバイス | |
US20240096714A1 (en) | Semiconductor chip and method for producing semiconductor package including the same | |
JP2009152421A (ja) | 半導体素子、半導体装置、及びその製造方法 | |
JP2009021398A (ja) | 半導体チップ及び半導体チップへのプロセス・デバイス情報書き込み方法 | |
WO1999060619A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication dudit dispositif | |
JPH04122039A (ja) | 多ピン半導体素子テスト用パッド |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100922 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120613 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120913 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121213 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |