TWI309458B - Micro bga package having multi-chip stack - Google Patents

Description

1309458 九、發明說明： 【發明所屬之技術領域】 本發明係有關於多 ，，崎，付别保有關於— 種能進一步縮小封裝尺寸之多晶片堆疊之微型球格陣列 封裝構造。 ~ 【先前技術】 在早期的多晶片封裝構造中，多個晶片是並排

(side-by-side)方式個別黏貼在同—其 J暴板上，但封裝尺 寸過大。因此，有人嘗試將晶片作縱向的堆疊。 如第1圖所示，-種習知多晶片堆疊之球格陣列封裝 構造100主要包含一第一晶片110、一篦一曰 、 ^ 一日曰Λ 120、一夷 板130'複數個第一銲線14卜複數個第二銲線142、一封ς 體150以及複數個銲球160。該基板13〇作為多晶片栽體並 具有兩面導通的多層線路與鍍通孔（圖未繪出），以使其在上 下表面的接墊133與球墊134能電性導通。在該基板13〇之 上表面131，利用一接著層170將該第二晶片12〇同向堆疊 在該第一晶片110之主動面111上。第二晶片12〇係小於第 一晶片110 ’以不覆蓋第一晶片110之銲墊112，故複數個 第一鮮線141能電性連接第一晶片11〇之銲塾Η:至該基板 130之接墊133。另以複數個第二銲線142電性連接第二晶 片120之銲墊112至該基板130之接墊133。該封膠體15〇 係形成於該基板130之上表面131，以密封該第一晶片11〇、 該第二晶片120、該些第一銲線141與該些第二銲線142。 該些銲球160係設置於該基板130之該些球墊134。該封膠 5 1309458 體150距離該第二晶片12〇之主動面121係有一厚度，以避 免該些第二銲線i 42有裸線的風險，但是會增加熱阻現象。 u基板130在上表面131之該些接塾133排列在該第一晶片 no之外方可打線，故該基板130具有較大於該第一晶片ιι〇 之尺寸，並且該基板130必須是具有鍍通孔之多層印刷電路 板，以達到雙面電性導通，導致基板成本增加。因此，習知 多晶片堆疊之球格陣列封裝構造1〇〇在封裝尺寸、減少封 膠熱阻與基板成本有進—步的改善需求。 【發明内容】 為了解決上述之問題，本發明之主要目的係在於提 供—種多晶片堆疊之微型球格陣列封装構造，將多曰 片大小堆疊或同尺寸交錯結構整合至微型球格陣歹^ + BGA)，藉以使多晶片之堆叠具有縮小封裝尺 、、增進散熱、集中銲球並節省基板成本的功效。 微：广明之次—目的係在於提供—種多晶片堆疊之 電性連接路徑。 -心封膠體之熱阻與縮短 本發明之再一目的係在於提供 微型球格陣列封F槿、皮 办 種多曰曰片堆疊之 堆最广 ，以使多個晶片更能有效率的 堆叠，在不增加整體封裝厚度的情況 以縮小並增進散熱功效。 ’ < 、可 本發明的目的及解決盆 方案來實現的。本發明揭：…以下技術 ^ 月揭不一種多晶片堆疊之Μ刑 格陣列封裝構造，主要包含帛曰y隹疊之微型球 匕含一第一晶片、一第二晶片、 6 1309458 一單層電路板、複數個第一 ^ 衧深、複數個第二銲線、一封膠 體以及複數個鲜球。該第一 g y 弟B曰片主動面周邊係設有複數個第 -銲墊。該第二晶片主動面周邊係設有複數個第二銲墊，該 第二晶片係不大於該第—晶片並堆疊於該第—晶片上，以致 使該第一晶片不遮蓋該些第一銲墊。該單層電路板係設置於 該第二晶片上且不大於該第二晶片，該單層電路板係具有單 層線路層’其包含有複數個打線墊與複數個球墊。該些第一 銲線係電性連接該些第一銲墊至該些打線墊。該些第二銲線

係電性連接該些第二銲墊至該些打線墊。該封膠體形成於該 第一晶片、該第二晶片與該單層電路板之周邊，以密封該些 第一銲線與該第二銲線，但顯露該第一晶片之背面。該些銲 球係設置於該單層電路板之該些球墊。 本發明的目的及解決其技術問題還可採用以下技 術措施進一步實現。 在前述的微型球格陣列封裝構造中，該第二晶片係 具有小於該第一晶片之尺寸，以在封膠前露出該些第一銲 墊。 在前述的微型球格陣列封裝構造中，該第一晶片與 該第二晶片皆為快閃記憶體，且該第二晶片之記憶體容量係 小於該第一晶片之記憶體容量。 在前述的微型球格陣列封裝構造中，該第二晶片係 具有相同於該第一晶片之尺寸，並以十字交錯的堆疊方式’ 以在封膠前露出該些第一銲墊。 在前述的微型球格陣列封裝構造中，該第一晶片與 7 ‘1309458 該第二晶片皆為快閃記情贈，B + ]°己隱體且該兩者記憶體容量係為相 同。 在前述的㈣❹陣列封農構造中，該封膝體係覆 蓋該些第-銲墊、該些第二銲墊、該些打線塾以及該第一晶 片之側面。 在前述的微型球格陣列封裝構造中，該單層電路板 係缺乏鍍通孔（PTH)。 在前述的微型球格陣列封裝構造中，另包含有一散 _ ㉟片’其係貼附於該第一晶片之背面與該封膝體之共平面表 面。 在前述的微型球格陣列封裝構造中，該散熱片係具 有散熱鰭結構。 在前述的微型球格陣列封裝構造中，該單層電路板 係為一軟性電路板時，並以一緩衝樹脂黏貼至該第二 晶片之主動面。 φ 【實施方式】 在本發明之第一具體實施例中，第2圖係為一種多 晶片堆疊之微型球格陣列封裝構造之截面示意圖’第 3圖係為該多晶片堆疊之微型球格陣列封裝構造之俯 視不意圖。 如第2及3圖所示，該多晶片堆疊之微型球格陣列 封裝構造200主要包含一第一晶片21〇、一第二晶片 22〇、一單層電路板23〇、複數個第一銲線241'複數 個第一鲜線242、一封膠體250以及複數個錄球260。 8 1309458 如第2圖所示，該第一晶片210具有一主動面211 與一相對之背面2 1 2，在該主動面2 1 1之周邊係設有 複數個第一銲墊2 1 3。該第一晶片2 1 0不需要使用習 知的B G A之多層電路基板作為晶片載體，可利用製程 中之黏著膠帶或是散熱片即可。 該第二晶片 220亦具有一主動面 221與一背面 222,在該第二晶片220之主動面221周邊係設有複數 個第二銲墊223。利用一接著層 281之黏貼，使得該 第二晶片220可同向堆疊於該第一晶片210上。並且， 該第二晶片220係不大於該第一晶片2 1 0以致使該第 二晶片22 0不遮蓋該第一晶片210之該些第一銲墊 213。如第3圖所示，在本實施例中，該第二晶片220 係具有小於該第一晶片2 1 0之尺寸，以在封膠前露出 該些第一銲墊213。該第一晶片210與該第二晶片220 可皆為快閃記憶體，例如NAND flash或是NOR flash。 此外，在本實施例中，該第二晶片220之記憶體容量 係小於該第一晶片 2 1 0之記憶體容量，例如該第一晶 片210可為2G容量，該第二晶片220可為1G容量， 等等。 該單層電路板23 0係設置於該第二晶片220上且不 大於該第二晶片220。如第3圖所示，該單層電路板 230不遮蓋該第二晶片220之該些第二銲墊223，並以 一接著層282貼設於該第二晶片220之主動面221。 該單層電路板230係具有單層線路層231，其包含有 Γ309458 複數個打線墊23 2與複數個球墊23 3。在本實施例中， 該單層電路板230係缺乏鍵通孔（Plated Through Hole， PTH)，以降低基板成本。 此外，可利用打線技術，該些第一銲線241係電性 連接該第一晶片110之該些第一銲墊213至該單層電 路板230之對應打線墊232。該些第二銲線242係電 性連接該該第二晶片22〇之該些第二銲墊223至該單 層電路板230之對應打線墊23 2。

該封膠體2 5 0係形成於該第一晶片2 1 0、該第二晶 片22〇與該單層電路板230之周邊，以密封該些第— 銲線2 4 1與該第二銲線2 4 2 ’但顯露該第一晶片2丄〇 之背面212。可利用轉移模製（transfer molding)技術步 成該封膠體250。如第2圖所示，該封膠體25〇係覆 蓋該些第一銲墊213、該些第二銲墊223、該些打線墊 2 3 2以及該第一晶片2 1 〇之側面2丨4。此外，該些鋒球 2 6 0係設置於該早層電 較佳地，該微型球格陣列封裝構造2〇〇可另包含有 —散熱片270，其係貼附於該第一晶片21〇之背面 與該封膠體250之共平面表面，以增進散熱功效。該 散熱片270可具有散熱鰭結構271，再加進散熱效能。 因此，該微型球格陣列封裝構造2〇〇係整合多曰b ° 堆疊至微型球格陣列封裝架#，能在不增加封心户 下’縮小多晶片堆疊之封壯 又 袖 ®疋封裝尺寸，更消除了封膠體 的熱阻問題。另可使該些銲球26〇集中並具有節省基 10 1309458 板成本的功效。特別是，當該單層電路板230係為一 軟性電路板時’省下的厚度可使該接著層282選用一 力0厚之緩衝樹脂’改善熱應力集中施加在位於基板角 隅之銲球2 6 0。 在本發明之第二具實施例中，第4圖係為另一種多 晶片堆疊之微型球格陣列封裝構造之截面示意圖。第 5 ®係為該微型球格陣列封裝構造在封膠前之俯視示 意圖。第6圖係為該微型球格陣列封裝構造3 〇〇在封 膠前之立體圖。 如第4圖所示，一種多晶片堆疊之微型球格陣列封 裝構造300主要包含一第一晶片31〇、一第二晶片 320、一單層電路板330、複數個第一銲線341、複數 個第二銲線342、一封膠體35〇以及複數個銲球36〇。 該第一晶片310主動面311周邊係設有複數個第一銲 墊313。該第二晶片320主動面321周邊係設有複數 個第二鲜墊323 ’並設置於該第一晶片310之主動面 311。如第5及6圖所示，在本實施例中，該第二晶片 320係具有相同於該第一晶片310之尺寸，並以十字 交錯的堆疊方式，以在封膠前露出該些第一銲墊313。 例如’該第一晶片3 1 〇與該第二晶片3 2 〇皆可為快閃 記憶體’且該兩者記憶體容量係為相同。該單層電路 板33〇係設置於該第二晶片320上且不大於該第二晶 片32〇，該單廣電路板33〇係具有單層線路層（圖未繪 出），其包含有複數個打線墊331與複數個球墊332。 1309458 此外，可利用該些第一銲線34丨係電性連接該些第一 銲墊313至該些打線墊331。該些第二銲線342係電 性連接該些第二銲墊323至該些打線墊331。該封膠 體3 50形成於該第一晶片310、該第二晶片32〇與节 單層電路板330之周邊，以密封該些第一銲線so與 。亥第—銲線342，但顯露該第一晶片310之背面312 該封膠體350係覆蓋該些第一銲墊3丨3、該此 二乐一錦· 塾323、該些打線墊331以及該第一晶片31〇之侧面 3 14。該些銲球360係設置於該單層電路板33〇之該此 球墊3 3 2。 ~ 因此，該微型球格陣列 晶片 3 1 0與 3 2 0堆疊並 態’並具有縮小封裝尺寸 並節省基板成本的功效。 封裝構造300可將相同尺寸 封裝成微型球格陣列封裝型 、消除封膠熱阻、集中銲球

从上所迷，僅是本發明的較佳實施例而已，並非 本發明作任何形式上的限制，雖然本發明已以較佳= 施例揭露如上’然而並非用以限定本發， η，任何熟悉 本項技術者，在不脫離本發明之技術範圍内，於〜' 彳乍的 任何簡單修改、等效性變化與修飾， ]彳乃屬於本發明 的技術範圍内。 【圖式簡單說明】 第1圖：一種習知多晶片堆疊之微型球格陣列封裝構 造之截面示意圖。 第2圖：依據本發明之第一具體實施 — 檀多晶片 12 第3圖 第4圖 1309458 ，户：a: 〜慨卫外 圖。 依據本發明之第—具體實施例 P 車列封裝構造在封膠前之俯視开 依據本發明之第二具 具體實施例 片堆疊之微塑球格陣列 干夕丨】封裴構] 圖。 第5圖：依據本發明之第二具體實施例 P車列封裝構造在封膠前之俯視元 第6圖：依據本發明之第二具辦 丹體實施例 陣列封裝構造在封膠前之立體方 【主要元件符號說明】 π 之截面示意 該微型球格 意圖。 另一種多晶 i之截面示意 該微型球格 意圖。 該微型球格 意圖。 第一銲墊 第二銲墊 下表面 接著層 皆面 背面 100 多晶片堆疊之球格陣列封裝構造 110 第一晶片 111主動面 112 120 第二晶片 121主動面 122 130 基板 13 1上表面 132 133 接墊 134球墊 141 第一銲線 142第二銲線 150 封膠體 160鲜球 170 200 多晶片堆叠之 微型球格陣列封裝構造 210 第一晶片 2 11主動面 212 213 第一銲墊 2 14側面 220 第二晶片 221主動面 222 223 第二銲墊 13 1309458 230 單層電路板 231 單層線路層 232打線墊 233 球墊 234 防銲層 241 第一銲線 242 第二銲線 250 封膠體 260 銲球 270 散熱片 271 散熱鰭結構 28 1 接著層 282 接著層 300 多晶片堆疊 之微型球格陣列封裝構造 310 第一晶片 311 主動面 312背面 3 13 第一銲墊 314 側面 320 第二晶片 321 主動面 322 背面 323 第二銲墊 330 單層電路板 331 打線墊 332 球墊 341 第一銲線 342 第二銲線 350 封膠體 360 鲜球

14

Claims (1)

1309458 十、申請專利範圍： 1、 一種多晶片堆疊之微型球格陣列封裝構造，主要包含： 一第一晶片，其主動面周邊係設有複數個第一銲墊； 至少一第二晶片，其主動面周邊係設有複數個第二銲 墊，該第二晶片係不大於該第一晶片並堆疊於該第一晶 片上’以致使該第二晶片不遮蓋該些第一鲜塾· 一單層電路板，其係設置於該第二晶片上且不大於該第 二晶片’該單層電路板係具有單層線路層，其包含有複 I 數個打線墊與複數個球墊； 複數個第一銲線，其係電性連接該些第一銲塾至該些打 線墊； 複數個第二銲線’其係電性連接該些第二銲墊至該些打 線墊； 一封膠體，其形成於該第一晶片、該第二晶片與該單層 電路板之周邊’以密封該些第一銲線與該第二銲線，但 _ 顯露該第一晶片之背面；以及 複數個銲球’其係設置於該單層電路板之該些球墊。 2、 如申請專利範圍第1項所述之多晶片堆疊之微型球格陣 列封裝構造，其中該第二晶片係具有小於該第一晶片之 尺寸，以在封膠前露出該些第一銲墊。 3如申請專利範圍第2項所述之多晶片堆疊之微型球格陣 列封裝構造’其中該第一晶片與該第二晶片皆為快閃記 憶體，且該第二晶片之：己憶體容量係小於該第一晶片之 記憶體容量。 15 1309458 蠡 圍第1項所述之多晶片堆疊之微型球格陣 其中該第二晶片係具有相同於該第一晶片 4、如中請專利範 列封裝構造， 之尺寸’並以十字交錯的堆疊方式，以在封膠前露出該 些第一銲墊。 如申清專利範圍第4項所述之多晶片堆疊之微型球格陣 列封裝構造，其中該第一晶片與該第二晶片皆為快閃記 隐體，且該兩者記憶體容量係為相同。

申叫專利範圍第1項所述之多晶片堆疊之微型球格陣 列封裝構造，其中該封膠體係覆蓋該些第一銲墊、該些 第一銲墊、該些打線墊以及該第一晶片之側面。 7 -lit, 申叫專利範圍第1項所述之多晶片堆疊之微型球格陣 J封裝構造，其中該單層電路板係缺乏鍍通孔（PTH)。 申。月專利範圍第1項所述之多晶片堆疊之微型球格陣 歹】封裝構造’另包含有一散熱片，其係貼附於該第—晶 片之背面與該封膠體之共平面表面。 9、如申請專利範圍第8項所述之多晶片堆疊之微型球格陣 列射裝構造，其中該散熱片係具有散熱鰭結構。 申明專利範圍帛1項所述之多晶片堆疊之微型球格 陣列封裝構造，其中該單層電路板係為一軟性電路板 時’並以一緩衝樹脂黏貼至該第二晶片之主動面。 16