TWI308333B - Memory device with pre-fetch circuit and pre-fetch method - Google Patents

Memory device with pre-fetch circuit and pre-fetch method Download PDF

Info

Publication number
TWI308333B
TWI308333B TW094129629A TW94129629A TWI308333B TW I308333 B TWI308333 B TW I308333B TW 094129629 A TW094129629 A TW 094129629A TW 94129629 A TW94129629 A TW 94129629A TW I308333 B TWI308333 B TW I308333B
Authority
TW
Taiwan
Prior art keywords
memory
data
column
memory cells
group
Prior art date
Application number
TW094129629A
Other languages
English (en)
Other versions
TW200636721A (en
Inventor
Ying Te Tu
Yu Chang Lin
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of TW200636721A publication Critical patent/TW200636721A/zh
Application granted granted Critical
Publication of TWI308333B publication Critical patent/TWI308333B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

1308333
五、發明說明（1) 【發明所屬之技術領域】 本發明係有關於_ circuit)的記憶體裝置 及s己憶體更新率的記憶 【先前技術】 種具有預取電路（pre-fetch ’特別是有關於一種降低電流損 體裝置及預取方法。 耗 Μ習=態：機存取記憶體⑻議1。Ra — “-eSS Memory，DRAM)裝置包冬每夕―& — 右砵少妇tm ^ 3弄多圮憶方塊，每一記憶方塊具 ,° ^ ^ 以儲存資料。記憶胞可能以陣列方式排 列而成。同一列的記憶胞耦接至同一字元線（w〇rdiine)， _而同一行的記憶胞耦接至同一位元線組（bitUne Mh)。 位元線組具有二條資料線，其中一條資料線用以傳送位元 育料，而另一條資料線用以傳輪反相的位元資料。透過字 凡線及位元線組便可讀寫每一記憶胞。 . 當§己憶體執行讀取動作時，需先選擇一字元線，並且 -透過一位元線組讀取該字元線所對應之記憶胞的資料。該 .位元線組耦接一第一偵測放大器。該第一偵測放大器用= 偵測該位元線組間的電壓差，並放大所偵測到的電犀差。 接著再利用第二偵測放大器’放大第一偵測放大器二輸出 ⑩信號，並將被放大兩次的資料輸出予一輸出線，例如^叫 输入/輪出匯流排（i n p u t / 〇 u t p u t b u s )。而在記憶體執行 寫入動作時’其步驟恰好與執行讀取動作的步驟颠倒。在 上述的結構之下，一次的資料存取所能讀出的資料量往往 受限於第二偵測放大器的數量。 除了讀取及寫入動作之外，DRAM裝置藉由週期性地選
0492-A40515TWF(N2);93-023;JOANNE.ptd 第 6 頁 1308333
取字元線以維持記憶胞内的資料。然而，由於在相同記憶 ^塊中的字元線係使用相同的第一偵測放大器，故在同一 %間内，同一記憶區塊中，只能有一個字元線被選取。舉 例而言，在執行讀取動作時，若一記憶區塊中的第一字元 、線被選取％ ’則無法選取同一記憶區塊中的第二字元線， 以維持其所對應的記憶胞的資料。因此，必須在第一字元 線為禁選取狀態時，才能對第二字元線進行更新 ref resh)。然後，再次選取第一字元線，以繼續讀取動 作。故若欲維持記憶胞中的資料時，則必須週期性地進行 .更新的動作，因而造成同一字元線不斷地被選取、禁選 取。當字元線不斷地被選取、禁選取時，則造成電流的損 耗’。亚且會增加鄰近記憶胞的漏電流，並影響鄰近記憶胞 • !喿作口而將驾知的控制方式應用在低功率記憶裝置。 • 一般可在第二偵測放大器之後設置一缓衡器，以預先 •擷取（pre-fetch)資料，使得資料的輸入及輪出的速度變 •快。因而形成所謂的兩階、四階、或是更高階數之預擷取 電路（re, f^etch circuit)。然而，不論任何預擷取電路的 尺寸i單子元線為讀取或寫入操作時，該字元線仍會 被重覆地選取或禁選取，使用以對其它字元線進行更新的 動作。. 〇π因此，需要在記憶裝置進行讀取或寫入操作時，降低 單一字元線被重覆地選取或禁選取的次數，可節 並降低漏電流。 【發明内容】
1308333 五、發明說明（3) 本發明提供―種記 器、放大器群纽、、 〇 f 包括弟一記憶區塊、選擇 記憶胞以及複數列^ ϋ衝态。第一記憶區塊具有複數行 以選取列記憶跑中1遠擇态耦接第一記憶區塊，用 憶區塊，用以從胞二放大器群_第-記 至少-資料寫入該:；二’躓取至少-資料、或是將 幸馬接至放大器群組，並;二問鎖群組當作緩衝器， 胞的資料。 有足夠的能力以維持住該列記憶 本發明提供一種資料讀取 η二先，選取列記憶胞中二；r記憶區 在一早一刼作時’將儲存在該^憶胞.然後 .鎖群組。最後，維持該等問鎖群料傳送至1 .本發明另提供-種資料寫入方法，二： 产憶區塊。1*先，選取該等列記憶胞中之，貪料寫入一 :接：貧：。維持由該列記憶胞所讀取之資：記憶胞，用 :1入，辑送至_⑽群組中的至少二；：資料可能 後’在-次的操作下，將儲存在問鎖器。最 該列記憶胞。 ，' 、、、 的資料傳送至 為讓本發明之上述和其他目的、特徵 顯易懂’下文特舉出較佳實 ，優點能更 細說明如下： σ所附圖式，作。 【實施方式】 平 第1圖顯示本發明之記憶裳 ’ S己憶裝置1 0 0具有記憶區 置之一可能實施 塊 102-1 〜1〇2'3 例。如圖 其各自具
所示 1308333 五、發明說明（4) •有以陣列方式排列的記憶胞。第j、3圖的列記憶胞係為垂 直方向，而行s己憶胞係為水平方向。字元線用以控制列記 憶胞，而位元線用以控制行記憶胞。位元線組】〇3可耦接 至記憶區塊102-：!〜102-3的每一記憶單元。每一位元線組 1 〇 3具有二條位元線，用以提供資料予記憶胞，其中位元 線103-1與103-2所提供的資料信號互為反相。因此’在檢 測時作為差異點。舉例而言，記憶胞的極性會被存取，位 元線1〇3-1與103-2其中之—將為高電壓位準，而另一為低 ，£位準。每一位元線組丨〇 3耦接至—第一偵測放大器。 -第偵測放大器包括左側第一偵測放大器群組1 〇 4 -1以及 .右侧第偵測放大益群組1 〇 4 - 2，其分別設置在記憶區域 1 0 2 2»的左側及右側。左側第—偵測放大器群組1 〇 4 —工以及 右侧第一偵測放大器群組104_2輪流耦接位元線組1〇3。由 •閂鎖群組所構成的緩衝器耦接在左侧第一偵測放大器群組 1 〇 4 1以及右側第一偵測放大器群組1 〇 4 — 2之間。舉例而 .吕，，鎖群組106-1耦接在記憶區塊1〇2_2的左側第一偵測 ，大器群組104-1以及記憶區塊102-1的右侧第一偵測放大 2之間。同樣地，關群組iG6-2_接在記憶區 (.塊2~3的左側第一偵測放大器群組1 〇4-1以及記憶區塊 1 0 2 — 2的右侧第一偵測放大器群組1 0 4 - 2之間。 “ 左側開關群組108-1耦接在記憶區域丨〇2 —1的右側第— 器广組1〇4~2與閃鎖群組1 〇6_1之間’ *左側開關 爷、且10 8-2耦接在記憶區域丨〇2_2的左側第一偵測放大器 、、’且1 0 4 1與閂鎖群組丨〇 6 _ j之間。同樣地，右側開關群^
Ϊ308333 ^-- 五、發明說明（5) '〇 8 3轉接在記憶區域1 〇 2 — 2的；彳貞，丨笸 U4-2與問鎖群組1〇6一2之間，===二偵測放大器群組 在記憶區域1〇2-3的左侧Λ _而^ ^關群組輕接 用以控制左侧開關群組1 08-〗以及丨〇 刀換控剎偽號’ ^ 〇-2 „ ^ „ flJ ,f f, , ^ 1 ^ "J 1 1〇8-3以及1。8_4。如第1圖所示：當：二$ :開關群組 左侧開關群組1 08-2時，則可將門二,::工益U 〇- 1導通 佶、·目丨丨从丄 』」將問鎖群组1 06-1與左側第一 偵測放大器群組104-1輕接在—起；备 、左側弟 丨通右侧開關群組108 —3時，則可5門：；關控制器110-2導 —众 」將問鎖群组1 0 6 - ?盥亡你丨笸 ~偵測放大器群組1 04-2耦接在一起。 ”右側弟 每-記憶區塊具有一字元線選、擇器。# 崦取某一字元線時，則可對該字元 、、泉k擇加 -八”次寫 舉 ’字元線選擇器112-1〜u 2-3俜 刀別述取記憶區塊102-卜1〇2_3的字元 ^ ，擇器112-2係藉由選擇記憶區塊1〇2_2 ::二子: =所示)，因而選擇到記憶細(如=== i t器群ί1〇4_1及1〇4 —2均•接位元線組，位元線組依 -二妾至被遙擇的字凡線11 4的記憶胞11 6。如上所述，位 :線.1及1〇3-2被設計成，在檢測時，作為差=。： :;不論鄰近未被選擇的字元線所對應的記憶胞；的資料 ^可，圮憶區塊102-2的位元線組將會提供被選擇的字元 線（如字元線U4)所對應的各個記憶胞不同的讀取。輸入 及輪出線（如局部的DQ線Local DQ Hne ;LDQ、以及主要
第10頁 1308333 五、發明說明（6) ’資料線Main Data Line ; MDL ’均顯示於第3圖中）可能透 過閂鎖群組1 0 6的其它接點而耦接到位元線組丨〇 3，用以在 記憶胞與DQ輪入輪出匯流排之間’傳輪資料 '以下將在第 3圖中’詳細說明LDQ線、MDL線、以及DQ輸入輸出匯流排 的結構及操作。 弟2圖為弟1圖中的閃鎖群組中的單—閃鎖器的·一可能 實施例。如圖所示’閂鎖器2 〇 〇具有反相器2 〇 2 _}、2 〇 2 _ 2 以及對應位元線組的接點2 0 4 - 1、2 0 4 - 2。節點2 〇 4 -1及 2 04-2對應閂鎖器20 0的每一端。接點2 04-1搞接至反相器 2 0 2 - 1的輸入端以及反相器202-2的輪出端。接點204 — 2 _ 接至反相器2 02- 1的輸出端以及反相器202-2的輸入端。舉 例而言，假設閂鎖器200對應至第1圖中的閂鎖群組】on 中的某一閃鎖器’則第2圖中的接點204-1、204-2選擇性 的轉接至右側開關群組1 〇 8 - 2、以及左侧開關群組1 〇 8 -1。 -閂鎖器2 0 0亦可應用至第1圖所示的記憶區域1 〇 2 - 2或是 Ί02-1 ° 第3圖顯示記憶裝置1 〇 〇的讀取及寫入路徑。記憶裝置 1 〇〇 具有LDQ 對302、MDL 對304、以及MOS 開關 30 6、3 0 8。雖 4然位元線組103、LDQ對3 02以及MDL對304各自具有兩條 線’其中的一條線係代表位元資料’而另一條線代表反相 的位元資料，但為了簡化圖示’故將位元線組〗〇3、LDq對 3 0 2以及M D L對3 0 4以單一條線表示，並且亦纟會製少量的閃 鎖群組1 06及第一偵測放大器1〇4。LDQ對3 0 2透過MOS開關 3 0 6而麵接至閃鎖群組。μ D L對3 0 4搞接第二偵測放大器
0492-A40515TWF(N2);93-023;JOANNE.ptd 第 11 頁 1308333 五、發明說明（7) -- 310，並透過M0S開關3 0 8而耦接至ldq對3〇2。第二偵測放 大器3 1 0耦接至DQ輸入輸出匯流排3〗2。如圖所示，㈧輸入 輪出匯流排312係由十六條線所組成，故共有十六個第二 偵測放大器31 0以及十六個MDL對3 〇 4，因此在單一操作 中，十六個閂鎖群組可將資料輸出至DQ輸入輸出匯流排 312。 在讀取操作時，記憶區塊102_2的一字元線會被選 取，因^，資料將透過左側第一偵測放大器群組 及右側第偵測放大器群組1 0 4 - 2而被讀取至閂鎖群組 _1 06-1及106-2。然後禁選取該字元線。接著儲存在閂鎖群 组106-1、1〇6-2中的部份資料會透過第二偵測放大界31〇 而輸出至DQ輸入輸出匯流排312。 為了將部份資料擷取至第二積測放大器3〇1，M〇s開關 _ 06可能會將貧料由四個閂鎖器（兩個閂鎖器丨06 —工以及兩 '個問鎖器1()6_2)中’傳輪至四個LDQ對302。而四個M0S開 -^ 308可g能接著將四個LDQ對3〇2連接至四個〇[對3〇4。可 藉由行選擇線（未顯示）來控制M〇s開關3〇6、3〇8的導通盥 否1儿對304接著將資料傳送至第二摘測放大器31〇。^ =偵測放大器310再將資料傳送至㈧輸入輪出匯流排。？。 精由一條被選取的字元線，便能將資料由四個閂鎖器中， 傳送至DQ輸入輸出匯流排312。為了讀取儲存在閂鎖°。器’ 10 6 1 1 〇 6 2中的任何部份被指定的資料，在閂鎖哭 1 〇 6 — 1、1 〇 6 - 2與D Q輸入輸出匯流排3 i 2之間的資料傳輪 序可能需不斷的重覆。由於資料首先被傳送至閂鎖器王
Ptd 0492-A40515TWF(N2);93-023;J〇ANNE. 1308333 五、發明說明（8) _ ___ 】06~]、]06-2，故若不斷她為/ 礙或尹斯讀取動作。因此本Γ的動作時，並不會妨 被操取出來時，被選取的〜負π 閂鎖态1 0 6 -1、1 0 6 - 2 鄰近的記億區德（如記憶區記憶區塊^2與 會被選取，用以執行更新動作）中的其它字兀線，將 而在寫入操作時，則县，v + ^ 操作步驟。然而，只需在=相反的順序執行上述的讀取 上，便可執行寫入操：在=區，2的預定字元線 料由記憶區塊1〇2-2傳送到門:/君在二操作時’會先將資 的預讀取操作可保證維持 取：、，且」〇6」、106-2。上述 入動作所影響。 隹持被4取的字元線上的資料不被寫 在將資料由記憶區塊1 〇 P 9搜、、，u .2後，資料會寫入至:―鎖群組1〇6-1、 ‘及右側閃鎖群組1〇6-2内;門^的左！^問鎖群組i〇h以 ，輸入輸出匯流測的=;=产3圖為例’蝴 μ〇6-2Λ^ πρ" ? 姑扣〜AA — U b 2内的六個閃鎖群組。為了寓入 重；：Η料，資料寫入閃鎖群組⑽-1、106-2的動：需 >10^1二06二的二旦被指定的資料被傳送到至問鎖群組 會被選取，用問鎖器時’記憶區塊1〇2_2的字元線 的負料。於是資料在一次的 ^ 大器心1|2,由閃鎖群更乂 = 二的字=所對應的記憶胞。在傳送資料予問鎖=被選 、1〇6-2時，閂鎖群組、1〇6_2内的部份閂鎖器
0492-A40515TWF(N2)；93-023；J〇anne. ptd 第13頁 1308333 五、發明說明（9) ‘並不會接收到資料，而 組106-1、1〇6 —2 頂s買取操作時，便可讀取閂鎖群 此，本發明之優點在於刀^鎖器所重新被寫入的資料。因 在記憶區塊可允許選取相同的字元線、或是 其它字元線，用以的、記憶區塊（如記億區塊1 02-3)的 時，執行更新動作。貝；'' 被傳送至閂鎖群組10 6 — 1、106-2 弟4圖·顯示記，降p· @ n 〇。i 取週期信號400代取人週的時序圖。讀 器㈣在讀取週期時，輸出控圖用 ，區塊102-2之一字开綠敁在丨^上 甩以選取§己fe %102-2 ό^ι ^ ^ 控制仏號4 04 一開始先導通記憶區 塊？2 2的左側苐一偵測放大器1〇㈠以及右側 H04用2:控制信號406則開始控制開關控制器11 ο:1、 / w用以將左側第—偵測放大器104-1以及右侧第一偵 -測放大器104-2分別耦接至閂鎖群組以及ι〇6 —2。栌 -制信號408控制閂鎖群組106 — }以及1〇6_2，使其在讀取^ -期時，儲存資料。在時間七丨與^之間’閂鎖群組106 —工以 及W6-2將資料傳送至Dq輸入輸出匯流排312。根據被讀取 的資料的數量’資料可連續地由閂鎖群组丨〇 6 _ i以及丨〇 6 _ 2 _被讀出。當資料連續被讀出時，藉由控制信號41〇、412， 可驅動左側第一偵測放大器1 04-1以及右側第一側測放大 器104-2，並且令字元線選擇器112-2選取記憶區塊1〇2_2 中的其它字元線、或是相同的字元線，用以執行更新動 作。 弟5圖顯不§己憶區塊1 0 2 _ 2在寫入週期時的時序圖。寫
0492-A40515TWF(N2);93-023;JOANNE.pId 第14頁 1308333 五、發明說明（10) •入週期信號50 0代表窝人调i日 .^ 送至門# Μ 4 1 π e ，· ^ 為了將記憶胞中的資料傳 作可、i〇H ’如第3圖所說明的預讀取操 門1匕:在時之前而先被執行。而在時間tl到t2之 ^記憶體的新資料會由㈧輪入輸出匯流排312輸 二中巧存在閃鎖群組Li、1〇6〜2其中之一。由㈧輸入 =出匯k排312所輸出的新資料將取代閃鎖群組、 入眘2其中之一原先所儲存的資料。因此，在新資料未完 王寫入所有閃鎖群組^卜丨或丨⑽^時，問鎖群組丨⑽^或 106-2所維持的資料不會被寫入對應之記憶胞。當資料連 _續地被儲存在閃鎖群組^卜丄、1〇6_2其中之一時，字元線 選擇器112-2可選取記憶區塊102 — 2中的一字元線，用以執 行更新動作，如控制信號5 0 2、5〇4所示（在時間u到以之 =)。當閂鎖群組1〇6-1、106-2接收完所有新資料時（如在 %間1:2後）’字元選擇器112-2可以選取記憶區塊1〇2_2的 -某一字元線，用以接收資料，如控制信號5 〇 6所示。該被 -選取的字元線可能同於被更新的字元線或是其它字元線。 控制信號5 0 8開始控制開關控制器1 1 〇 _ 1、1丨〇 _ 2，用以將 左側第一偵測放大器1 〇 4 - 1以及右側第一偵測放大器1 〇 4 一 2 1#分別搞接至閂鎖群組1 06 _ 1以及1 0 6 — 2。接著控制信號5 1 0 導通記憶區域1 02-2的左侧第一偵測放大器1 〇4-1以及右側 第一偵測放大器1 〇 4 - 2。在單一操作時，資料可能由閂鎖 群組1 0 6 -1以及1 〇 6 - 2寫入至記憶區域1 〇 2 - 2的字元線。為 了選取其它字元線使其接收相同的資料，在時間12後的信 號可以重覆出現’以降低不必要的記憶體測試時間。
0492-A405l5TWF(N2);93-023;JOANNE.ptd 第15頁 1308333 五、發明說明（11) —- ________ 第6圖係為本發明之記憶^ 圖。在讀取資料時’記憶區塊°°中束、在取資料時的流程 (步驟6 0 0 )。對應第一字元線的“的也第一子元線會被選取 資料輸出至閂鎖群組（步驟6〇、記憶胞，會同時將本身的 到的資料，並依序輪出至 J。閂鎖群組維持住所接收 字元線’並選取第二字_ μ出線（步驟6 0 4 )。禁選取第一 6 0 6 )。另外，為了執行以執行更新動作（步驟 次選取。當第-及第二字元：作，第一字元線可能會被再 後，在閂鎖群組上的資 ％泉所對應的記憶胞均被更 他6〇8)。 、’會被輪出至一輸出線（步驟， 弟7圖係為本發明 •圖。為了寫入資料到記5 區塊在寫入資料時的流程 選取（步驟700 )。第〜字胞’記憶區塊的第一字元線會被 至閂鎖群組（步驟7 〇 2)。元線的記憶胞内的資料會被讀取 -線所對應的記憶胞期間在連續寫入資料到被選取的字元 •字元線會被禁選取，迷 可同時更新記憶胞。因此，第— 二字元線會被選取，用且在記憶區塊中的相同字元線或第 7〇4)。當記憶胞的第二=更新所對應的記憶胞（步驟 φ更新後，資料會由一輪予几線（或也可以是第一字元線）被 閂鎖器中（步驟7 0 6 )。" |入線被傳送至閂鎖群組中的至少一 字元線會再次被選取，二字元線會被禁選取，並且第一 (步驟708 );此時第二〜用以將資料寫入相對應的記憶胞 儲存於閂鎖器旳資料备Έ元線所對應的記憶胞已被更新。 線所對應的記憶胞（步胃同步地被傳送至被選取的第—字元 夕〃 7 1 0 )。最後再禁選取第一字元線
第16頁 1308333
0492-A40515TWF(N2);93-023;JOANNE.ptd 第17頁 1308333 圖式簡單說明 ‘【圖示簡單說明】 第1圖為本發明之記憶裝置。 第2圖顯示如第1圖所示之閂鎖群組中之一閂鎖器。 第3圖係為第1圖所示之記憶裝置之另一示意圖。 第4圖係為本發明之記憶裝置之讀取時序圖。 第5圖係為本發明之記憶裝置之寫入時序圖。 第6圖係為本發明之記憶裝置之讀取流程圖。 第7圖係為本發明之記憶裝置之寫入流程圖。 【主要元件符號說明】 1 1 0 0 :記憶裝置； 102_1~102-3:記憶區塊， 1 0 3 :位元線組； 1 04-1 :左侧第一偵測放大器群組； 1 0 4-2 ··右侧第一偵測放大器群組； _ 106-1、106-2 :閂鎖群組； - 108-1、108-2 :左側開關群組； 108-3、108-4 :右側開關群組； 110-1、110-2 :開關控制器； f 112-1〜112-3 :字元線選擇器； 2 0 0 :閂鎖器； 202-1 、 202-2 :反相器； 204- 1、204-2 :接點； 302 : LDQ 對； 304 : MDL 對；
0492 -A40515TWF(N2);93 -023;J OANNE,p t d 第18頁 1308333
0492-A40515TWF(N2);93-023;JOANNE.ptd 第19頁

Claims (1)

  1. ,1308333 ---案號 94129629六、申請專利範圍 1. 一種記憶裝置，包括 一第一記憶區塊以及一第 憶胞以及複數列記憶胞； 一第一選擇器，耦接該第 列記憶胞中之一列記憶胞； 複數放大器，耦接該第一記化 胞中，讀取至少-資料、或是將】：、h 1以從該列最 胞中； 肝至少—資料寫入該列§己u
    記憶區塊 記憶區塊 具有複數行言己 該等 用以選取 記憶 硬W蝨 wN ^八盗，且士 > 該等 以及 2夠的能力以維持住該列記憶胞數】：：份 問編接該第-記憶區塊與該第二記憶區塊：』； 了弟二選擇器，用以選擇性選取複數開關之i數第〆開關 或是複數第二開關，使得部份該等問鎖器盘該 及第； 記憶區塊之一者相關。 /、以 2.如申请專利範圍苐1項所述之記憶裝置，其中該第 一選擇器在該列記憶胞執行一讀取操作、1或是一/寫入操作 時，僅選取該列記憶胞。 3. 如申請專利範圍第1項所述之記憶裝置，其中該等 •閂鎖器具有一第一部份及—第二部份，該第—部份用以閂 鎖該等記憶胞所對應的資料，而該第二部份所閂鎖的資料 係為該第一部份所傳送的資料的反相信號。 4. 如申請專利範圍第3項所述之記憶裝置，其中該等 閂鎖器包括一第一反相器及〆第二反相器，該第一部份應 用於該第一反相器的一輪入端以及該第二反相器的一輸出
    0492-A40515TWFl(N2);93-023;JOANNE.ptc 第2〇頁 修正 曰 1308333 _ 案號.9412%?q 六、申請專利範圍 ""反：Ϊ =部份應用於該第-反相器的-輸出端 用於該第二反相。。2，及該第—反相器的該輸 反相盗的該輸入端以及該第一部份。 放大哭ί』申ff專利範圍第1項所述之記憶裝置，另 器勺二^括稷數第—放大器及複數第二放大器， K八獲數第一問鎖器以及複數第二問鎖器；該： 別轉接該等第一閃鎖器，爾二放 問鎖器；料第_、第二放大器輪 &塊中的該等行記憶胞。 \二如申請專利範圍第1項所述之記憶裝置，其 及該等放…數量係根據該第-記憶 要t 3而。 7 · 種§己憶裝置，包括： -^ H，第一記憶區塊以及一第二記憶區塊，具有 憶胞以及複數行記憶胞； 笙石丨：ΐ —放ί器群組，耦接該等列記憶胞，用 ' 〇思胞的貝料或是寫入資料至該等列記憶胞 。。二緩衝器，㈣該第—放大器群組，具有複 ： 2持該等列記憶胞中的-列記憶胞的資 。嶋：閃鎖器耦接在該第—及第二記憶區之間 放大器群組’叙接該緩衝器，用以將 衝u:或是寫入資料至該緩衝器；以及 數第-用以選取複數開關的複數第一開 數弟一開關，使得部份該等閃鎖器將該第一記憶 以及該第 出端係應 -中該等 该等閂鎖 察第一放 >別耦接 妾該記憶 •中該等 區塊的行 複數列記 以讀取該 9 數閂鎖 料，其中 讀取該緩 關或是複 區塊或該
    0492-A40515TWFl(N2);93-023;J〇ANNE.ptc
    第21胃 1308333 Θ_修正 案號9412恥妁 六、申請專利範圍 第二記憶區塊連接在—起。 8.如申請專利範圍第7項所述之記憶裝置，其中該第 一放大器群組具有複數第—及第二放大器；該等閂鎖器包 含複數第一及第二閂鎖器；該等第一閂鎖器耦接該等第一 放大器；該等第二閂鎖器耦接該等第二放大器；該等第一 及第二放大器輪流耦接該等行記憶胞。 9 ·如申請專利範圍第7項所述之記憶裝置，其中該等 閂鎖器以及該第一放大器群組内的放大器的數量對應於該 第一記憶區塊的該等行記憶胞的數量。 Φ 1 〇. —種資料讀取方法，用以從—第一記憶區域以及 '一弟一 s己憶區塊讀取資料，該第及第一記憶區域均具有 -複數列記憶胞以及一輸出線，該等列記憶胞用以儲存資 料，該資料讀取方法，包括下列少驟： 選取該等列記憶胞中的一第/列記憶胞； ' 選擇性地選取複數開關的複數第一開關或是複數第 -開關，使得一閂鎖群組的部分與該第一記憶區塊或該第 記憶區塊有關； 在—單一操作時，將儲存在該第一列記憶胞中的資料 鲁經由複數放大器傳送至該閂鎖群組；以及 維持該等閂鎖群組中的資料。 11.如申請專利範圍第1 0項所述之資料讀取方法，更 包括： 禁選取該第一列記憶胞；以及 將維持在該等閂鎖群組中的資料傳送至該輸出線
    0492-A40515TWFl(N2);93-〇23;JOANNE.ptc 第22頁 1308333 ----案號 9412%叩 _生月日______ 六、申請專利範圍 ' " ' '一~ 1 2.如申請專利範圍第1 1項所述之資料讀取方法，f 包括： 選取該等列記憶胞中之一第二列記憶胞；以及 在將該等閂鎖群組中的資料傳送至該輸出線時，更新 第二列記憶胞所對應之記憶胞。 1 3 ·如申請專利範圍第1 2項所述之資料讀取方法，其 中忒第二列記憶胞係為該第一列記憶胞。 1 4 .如申清專利範圍第1 〇項所述之資料讀取方法，其 中儲存在該第一列記憶胞中的資料係同時地被傳兮、 瞻閂鎖群組。 ^ 4 ^ 1 5. 一種資料寫入方法，用以寫入資料至一第一記情 ，塊以及一第二記憶區塊，該第一及第二記憶區塊均具有 複數列記憶胞以及—輪入線，該等列記憶胞用以儲存次 料，該資料讀取方法，包括下列步驟： 、 &、、選取該等列記憶胞中之一第一列記憶胞，用以接收該
    選擇性地選取複數開關的複數第一 開關，使得一閂鎖群組的部分與該第一 δ己憶區塊有關； 開關或是複數第二 記憶區塊或該第二 將儲存於該第—列記憶胞中的資料讀取至該閂鎖群 ⑽將該輪入線的資料傳送至該閂鎖群纽的至少一閂鎖 〇§ ?以及 操作時I儲存於該閃鎖群組中的資料經由複數
    1308333 _案號94129629_年月曰 修正_ 六、申請專利範圍 放大器寫入至該第一列記憶胞。 1 6.如申請專利範圍第1 5項所述之資料寫入方法，更 包括禁選取該第一列記憶胞。 1 7.如申請專利範圍第1 6項所述之資料寫入方法，其 中更包括： 選取該等列記憶胞中之一第二列記憶胞；以及 當該資料由該輸入線傳送至該閂鎖群組時，更新該第 二列記憶胞。 1 8.如申請專利範圍第1 7項所述之資料寫入方法，其 中該第二列記憶胞係為該第一列記憶胞。 1 9.如申請專利範圍第1 5項所述之資料寫入方法，其 •中儲存在該閂鎖群組中的該資料係同時傳送至該第一列記 憶胞。 2 0,如申請專利範圍第1 5項所述之資料寫入方法，其 -中’由記憶胞Ί買取至該閃鎖群組的部分貧料係被該問鎖器 _所儲存的資料所取代。
    0492-A40515TWF1(N2);93-023;JOANNE.pt c 第24頁
TW094129629A 2005-04-14 2005-08-30 Memory device with pre-fetch circuit and pre-fetch method TWI308333B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/105,459 US7342835B2 (en) 2005-04-14 2005-04-14 Memory device with pre-fetch circuit and pre-fetch method

Publications (2)

Publication Number Publication Date
TW200636721A TW200636721A (en) 2006-10-16
TWI308333B true TWI308333B (en) 2009-04-01

Family

ID=37108315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094129629A TWI308333B (en) 2005-04-14 2005-08-30 Memory device with pre-fetch circuit and pre-fetch method

Country Status (2)

Country Link
US (1) US7342835B2 (zh)
TW (1) TWI308333B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8090374B2 (en) * 2005-12-01 2012-01-03 Quantenna Communications, Inc Wireless multimedia handset
US9922695B2 (en) 2015-03-25 2018-03-20 Intel Corporation Apparatus and method for page copying within sections of a memory
US9881659B2 (en) 2015-09-25 2018-01-30 Intel Corporation Technologies for clearing a page of memory
TWI648737B (zh) 2015-11-19 2019-01-21 鈺創科技股份有限公司 能夠快速寫入資料的記憶體電路
US9804793B2 (en) 2016-03-04 2017-10-31 Intel Corporation Techniques for a write zero operation
US10249351B2 (en) 2016-11-06 2019-04-02 Intel Corporation Memory device with flexible internal data write control circuitry
US10490239B2 (en) 2016-12-27 2019-11-26 Intel Corporation Programmable data pattern for repeated writes to memory
CN109979502B (zh) * 2017-12-27 2021-03-16 华邦电子股份有限公司 动态随机存取存储器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04318391A (ja) * 1991-04-16 1992-11-09 Mitsubishi Electric Corp 半導体記憶装置
KR0154726B1 (ko) * 1995-09-19 1998-12-01 김광호 프리페치방식의 컬럼디코더 및 이를 구비한 반도체 메모리 장치
EP0935252B1 (en) * 1996-10-28 2004-04-21 Mitsubishi Denki Kabushiki Kaisha Memory integrated circuit device with structure compatible with logic
US6014759A (en) * 1997-06-13 2000-01-11 Micron Technology, Inc. Method and apparatus for transferring test data from a memory array
US5940329A (en) * 1997-12-17 1999-08-17 Silicon Aquarius, Inc. Memory architecture and systems and methods using the same
US6005818A (en) * 1998-01-20 1999-12-21 Stmicroelectronics, Inc. Dynamic random access memory device with a latching mechanism that permits hidden refresh operations
FR2776819B1 (fr) * 1998-03-26 2001-11-02 Sgs Thomson Microelectronics Dram a structure rapide
JP3248617B2 (ja) * 1998-07-14 2002-01-21 日本電気株式会社 半導体記憶装置
US6075740A (en) * 1998-10-27 2000-06-13 Monolithic System Technology, Inc. Method and apparatus for increasing the time available for refresh for 1-t SRAM compatible devices
JP2000163956A (ja) * 1998-11-24 2000-06-16 Sharp Corp 半導体記憶装置
US6198682B1 (en) * 1999-02-13 2001-03-06 Integrated Device Technology, Inc. Hierarchical dynamic memory array architecture using read amplifiers separate from bit line sense amplifiers
JP2001118395A (ja) * 1999-10-18 2001-04-27 Nec Corp 半導体記憶装置及びデータの読み出し方法
KR100372247B1 (ko) * 2000-05-22 2003-02-17 삼성전자주식회사 프리페치 동작모드를 가지는 반도체 메모리 장치 및 메인데이터 라인수를 줄이기 위한 데이터 전송방법
US6876567B2 (en) * 2001-12-21 2005-04-05 Intel Corporation Ferroelectric memory device and method of reading a ferroelectric memory
US7123542B2 (en) * 2004-12-22 2006-10-17 Infineon Technologies Ag Memory having internal column counter for compression test mode

Also Published As

Publication number Publication date
US20060233013A1 (en) 2006-10-19
US7342835B2 (en) 2008-03-11
TW200636721A (en) 2006-10-16

Similar Documents

Publication Publication Date Title
TWI308333B (en) Memory device with pre-fetch circuit and pre-fetch method
EP0199601B1 (en) Cross point switch array
TWI746988B (zh) 順序讀取模式靜態隨機存取記憶體（ｓｒａｍ）
JPH0236417A (ja) ファーストインファーストアウト型半導体メモリ
TWI229338B (en) Semiconductor memory device and the control method thereof
US6097618A (en) Apparatus and method for correcting data in a non-volatile random access memory
KR930020459A (ko) 간단화된 제어하에서 필요한 데이터를 융통성좋게 출력할 수 있는 반도체 메모리장치 및 동작방법
JPH09198873A (ja) 半導体記憶装置
JPH0748301B2 (ja) 半導体記憶装置
KR100236886B1 (ko) 반도체 기억장치
TW201812755A (zh) 記憶體架構
CN110010181B (zh) 实时访问差分存储器的方法、差分存储器和电子系统
KR930000768B1 (ko) 반도체 기억장치
JPS63239676A (ja) 半導体記憶装置
JPH05109272A (ja) 半導体記憶装置
JPH09180464A (ja) 半導体メモリ装置のメモリ駆動方法
JPS5940394A (ja) Ｍｏｓ記憶装置
KR100225551B1 (ko) 반도체기억장치의 독출회로
JPH0485792A (ja) 半導体記憶装置
JPS63205897A (ja) 半導体記憶装置
JPH0579800U (ja) 半導体記憶装置
JPS6243888A (ja) デユアルポ−トメモリ
JPH10125070A (ja) メモリ装置
JPH0376094A (ja) 半導体記憶装置
JPS63228497A (ja) 半導体記憶装置