TWI304312B - Circuit device and process - Google Patents

Description

1304312 u 九、發明說明： •【發明所屬之技術領域】 本發明是關於電路裝置及其製造方法，特別是關於具 有隔著絕緣層疊層的複數個配線層之電路裝置及其製造方 法。 【先前技術】 麥照第16圖說明習知的混合積體電路裝置1 〇〇的構 成（例如參照專利文獻1)。第16圖（〇係混合積體電路裝 置100的斜視圖，第16圖（B)係第16圖（A)的X-X，線之剖 面圖。 習知的混合積體電路裝置1〇〇具有3巨形的基板1〇6、 配設於基板106表面的絕緣層1〇7，在此絕緣層1〇7上形 成有配線層108的圖案。更於配線層1〇8固著有電路元件 104’包路元件1〇4與配線層1〇8係藉由金屬細線1〇5電性 連接。與配線層108電性連接的導線丨〇丨係被導出到外部。 馨而且，混合積體電路裝置100整體係被密封樹脂1〇2密封。 以密封樹脂102密封的方法有：使用熱可塑性樹脂的射出 成形（injection m〇lding)、使用熱硬化性樹脂的轉注成形 (transfer molding) 〇 [專利文獻1] 曰本特開平6-1 77295號公報 【發明内容】 (發明所欲解決之課題） 但是，在上述的混合積體電路裝置100中，因形成有 5 317011 1304312 、單層的配線，故具有可積集的電路規模有限制的問題。解 '=此問題的方法之一有形成隔著絕緣層疊層的多層配線樽 .每的方法。被疊層的配線層彼此係藉由貫通絕緣層而形 接部電性連接。而且，在此絕緣層考慮散熱性 之門題=的無機填㈣，有難以貫通絕緣層形成連接部 二二進行之研發。本上要 方法。藉由本二：;' 化兩立的電路裝置及其製造 維持-動：=1安裝的LSI的溫度上升，據此， 切此力因而削減總消耗能量。 (解決課題用之手段） 本务明的電路裝置，係包含： f 一配線層及第二配線層，隔著絕緣…· 層；以及 配線層連續地〜前述絕緣 層 第一連接部，由前述第- 其中， 昂一配線層連續地埋入前述絕緣 如述第一連接部與前述第二 ^ 的厚度方向的中 間i接=弟二連接部係在前述絕緣層 明的電路襄置之製造方法 在電路基板的表面形成第一配後；：：包含： 隔著含有無機填料的絕緣層纟=程； 述弟一配線層之製程； 罘一蜍電膜疊層於前 31701] 6 1304312 猎由除去所希望的位置的前述第二導電膜及前述絕 以形成貫通孔，而在前述貫通孔的底面使前述第二 導電膜露出之製程； 前述貫通孔形成㈣膜，而使前述第二導電臈 …刖述弟一配線層導通之製程；以及 藉由將前述第二導電膜圖案化（patterning)，而形成第 二配線層之製程。 7 ^取罘 而且，本發明的電路裝置之製造方法，其特徵包含· 声於:^ 有突出於厚度方向的第—連接部之第-配線· 層於包路基板的表面之製程； 述第料的絕緣層’使第二導電膜"於前 述第形成有前述第-連接部的區域之前 找的里入有前述第一連接部而薄薄地形成的區 滅的别述絕緣層’形成貫通孔 前述第-連接部的頂面露出之製程广貝通孔的底面，使 邱，：it 前述貫通孔形成由鑛覆膜構成的第二連接 部’使刖迷第二暮帝腊乂 咬设 及 h膜與雨述第一配線層導通之製程；以 :由將前述第二導電 配線層之製程。 rmng)，形成第一 而且，本發明的電路裝 形成具有突出於厚度方 置之製造方法，其特徵為： 向的第一連接部之第一配線 317011 7 1304312 •層於電路基板的表面， 化成、、邑、、彖層，俾覆蓋前述第—配線層， 除去對應前述第—、击& μ 成露出前述第一連接部的位置之前述絕緣層，以形 钱σ卩頂面之貫通孔， 與前述第一連接邱垃撫 y •二連接部以及與前述第 =接二里人於前述貫通孔的第 固著與前述第_ σ如·而成的第一配線層， ” —配線層電性連接的半導體元件。 絕二=電:裝置，係至少具有:至_ 件，其特徵為與形成於此支持基板上的半導體元 在位於前述支持基 設有第二配線層，在對應己線層上’隔著絕緣層配 層的電性連接部的部分二，層與前述第二配線 上方的弟-連接部，配設有盥 《配線層一體朝 的第二連接部，第一 、*第—配線層一體朝下方 部㈣位 如果依照本發明的電路裝置， :連接部，在第二配線層配設第 一配線層配設第 二—配線層及第二配線層疊層的絕❹:；而且，在使此 連接，-連接部與第二連接部接觸度方向的令間 連接#對熱應力等的外力之可靠戶。口此，形成可提高 鋼省與配線層—體化形成第 而且’藉由利用加工 個’可提高連接部的機械性強度。錢第：連接部的任一 317011 8 ΐ3〇4312 如果依照本發明的電路裝置之製造方法，即使是隔著 夕里混入有無機填料的絕緣層疊層有多層配線層的情形， 也月b形成貫通前述絕緣層，而使配線層彼此導通的連接部。 . 而且’藉由在埋入有第一連接部而薄薄地形成的絕緣 •層設有貫通孔，可容易在前述絕緣層形成貫通孔。而且， 因可淺淺地形成貫通孔，故可容易地使鍍覆膜形成於此貫 通孔。 % 而且，在絕緣層形成貫通孔後，由位於此貫通孔上部 的周邊部的第二導電膜，可藉由電鍍處理形成鑛覆膜。因 此’即使是在形成鍍覆膜用的條件差的狀態，纟能進行鑛 覆膜的形成。 【貫施方式】 <第1實施形態〉 在本形態中，電路裝置的一例係以第1圖等所示 ^ Μq π 1闺f尸If不的/ffc :積體祕裝置為例騎㈣。但是，下述的本形態也能 參=於其他種類的電路裝置。而且，以下的實施形態也能 適用於電路基板及其製造方法。 残第1 ®說明本發明的混合龍電路裝置1〇的構 1圖⑴是混合積體電路裝置10的斜視圖，第1圖 =如圖⑷的x_x，剖面的剖面圖。第U⑹是擴 連接。卩25附近的剖面的圖。 在混合積體電路裝置1〇中，參照第1 =二::基板發揮功能之電路基板-表面形: 有由配線層18及電路元件14構成的電路。而且，形成於 317011 9 1304312 、电路基板16表面的電路係被密封樹脂12密封。在電路基 ^ 的周邊部，導線11係被固著於最上層的配線層18， • V線11的端部係由密封樹脂12導出到外部。在此，在最 上層以外的層的配線層也能固著導線11。在本形態中，配 -線^ 18具有多層配線構造，在此係實現由第一配線層18A /第+配線層18B構成的兩層配線構造。各個配線層18 係隔著絕緣層疊層。以下說明具有這種概略的構成之混合 _積體電路裝置10的細節。 :路基板16在散熱的意義上由金屬或陶瓷等構成的 土板車乂佳。而且，電路基板丨6的材料在金屬方面可採用 jl、Cu或Fe等，在陶瓷方面可採用m A1N。其他也 能採用機械性強度與散熱性優良者當作電路基板16的材 料。 而且，右貫現本案的重點之接觸構造，忽視散熱性， 則I採用可撓性基板、印刷基板、玻璃環氧基板等。在本 ⑩U係考慮散熱性，在由構成的電路基板16的表面形 成巴緣層17，在絶緣層17的表面形成配線層18。而且， 在本形L中，电路基板16的材料也能採用以銅為主體的金 屬。由於銅為熱傳導性佳的材料，故可提高裝置全體的散 熱陸。而且，電路基板16的材料採用A1的情形也能在電 路基板16的表面形成有氧化膜。 ^第一絕緣層17A係形成於電路基板16的表面，俾覆 蓋電路基板16的實質全區域。第―絕緣層m可採用填充 有填料的樹脂。在此，填料可採用例如鋁化合物、鈣化合 317011 10 1304312 、物、鉀化合物、錢化合物或石夕化合物。而且，在第一絕緣 層ΠΑ為了提高裝置全體的散熱性，含有比其他的絕❹ -還多量的填料，其重量填充率例如為_至8〇%左右。而曰 且，藉由將直徑為5Mra以上的大直徑的填料混入第一絕 ，緣層ΠΑ，也能提高散熱性。第一絕緣層m的厚度雖因 被要求的财電壓強度而變化其厚度，惟大約5〇_至數百 # m左右較佳。 • * 一配線層18“系由銅等的金屬構成，在第一絕緣層 ΠΑ的表面係經圖案化（patterning)。此第—配線層m 係與上層的第二配線層18B電性連接，主要具有使其跨 接’拉繞圖案的功能。 第二絕緣層17β係形成於電路基板16的表面，俾覆 蓋第一配線層18Α。而且’在第二絕緣層m係貫通形成 有電性連接第-配線層18Α與第二配線層⑽的連接部 .因此’第二絕緣層m為了使連接部25的形成容易起 #見，混入有與第一絕緣層m相較為少量的填料也可以。 此乃=味著填料的含有率小。而且，依照同樣的理由，包 3於第一、、’巴緣層17β的填料的最大粒徑比包含於第一絕緣 層17Α的填料的最大粒徑還小也可以。 一第二配線層⑽係形成於第二絕緣層17Β的表面。第 一，線層⑽係形成載置有電路元件14的連接部（land)、 ”电路元件上的電極連接的銲墊（pad)、電性連接此銲墊 (pad)的配線部、固著導線u的鋅墊（細）等。而且，第二 配線層18B與第-配線層m可平面地交叉而形成。因此， 317011 11 1304312 ::是半導體元件14A具有多數個電極的情形，藉由本申 ^的多層配線構造，使跨接成為可能，卩自由地進行圖 =拉繞。此第二配線層18Β與上述第一配線層ΐ8Α係經 =連接部25在所希望的位置連接。#然:，由半導體元件的 包極數目、元件的安裝密度等，也能增加層數到3層、4 層、5層或5層以上。 連接部25係貫通第二絕緣層m，電性連接第一配線 擊層18A與第二配線層18B之部位。在本形態中，連接部託 ，由：由第一配線層18A連續地延伸的第一連接部25a與由 第二配線層18B連續地延伸的第二連接部25β構成。針對 連接部25的更詳細，參照第丨圖（〇於後面敘述。 電路元件14係固著於第二配線層18B上，以電路元 件14與配線層18構成有預定的電路^電路元件14係採用 有電晶體、二極體、1C或系統LSI等的主動元件，與電容 口。或黾阻荨的被動元件。而且，功率（p〇wer)系的半導體元 籲件等的發熱量大者也能藉由由金屬構成的散熱片（heat sink)固著。在此，半導體元件係面朝上（face_叩）型，故 經由金屬細線15與第二配線層18B電性連接，惟以面朝下 (face-down)安裝也可以。 在此，系統LSI係指具有類比運算電路、數位運算電 路或記憶部等，以一個LSI實現系統功能的大規模的元屯 件。因此，若與習知的LS I比較，系統ls I係伴隨著大量 的發熱而動作。 在本實施形態中，可採用稱為SIP(System inpackage) 12 317011 1304312 的系統級封裝、晶圓級CSP等當作電路元件i 4。s jp具有： 疊層複數個晶片而成的堆疊型（stack type)、平面地配置 半導體元件或被動元件，進行封膠（11]。1(1)之平面型（pl撕 type)。 、而且，半導體元件14A的背面與接地電位連接的情形 係半導體元件14A的背面以㈣或導電錫f (⑽― paste)等固著。而且，半導體元件UA的背面浮置 (floating)時係使用絕緣性的接著劑，固著有半導體元件 14A的背面。此外，於半導體元件UA以面朝下安裝時係 透過由銲錫等構成的凸塊電極（bump electrode)安裝。 干曰而且，半導體元件14A可採用控制大電流的功率系的 電晶體，例如 PowerMOS、GTBT、IGBT、閘流體（thyrist〇^ 等。而且，功率系的1C也能當作半導體元件14A而採用。 ^近年來，因晶片尺寸小、薄型、高功能，故如第1圖、 第6圖田以裝置整體或模組整體來看時，則產生的熱量 年年增大。例如控制電腦的cpu等為其一例。内裝的元件 數大幅增加，惟Si晶片本身變的更薄、更小型。因此，每 單位面積的熱的產生量年年增加。而且，因此等Ic或带曰 體多數被安裝，故裝置㈣所產生的熱也增大到無法^ 的程度。 導線11係在電路基板16的周邊部固著於第二配線層 18B，具有例如進行與外部的輸入/輸出的作用。在此，^ 一邊配設有多數條導線1卜但配置於相對的兩邊、四邊也 可以。導線11與圖案的接著係藉由銲錫等的銲料19進行。 317011 13 1304312 . 么封祕月曰12係藉由使用熱硬化性樹脂的轉注成形或 -使用熱可塑性樹脂的射出成形而形成。在此，形成有密封 祕知12俾在封電路基板16以及形成於其表面的電路， 電路基二16的背面係由密封樹脂12露出。而且，封膠(m〇ld) -以外的密封方法也能適用例如利用接合（bonding)的密 封，利用外殼（case)材質的密封等的周知的密封方法。參 照第1圖⑻，為了使由載置於電路基板16表面的電路元 件14產生的熱較佳地散逸到外部，電路基板16的背面係 由密封樹脂12露出到外部。而且，為了提高裝置整體的耐 廣性，也可包含電路基板16的背面，藉由密封樹脂12密 封整體。 麥照第1圖（c)的剖面圖，說明連接部25的詳細。此 °J面圖係擴大連接部25及其附近的混合積體電路裝置工〇 的剖面圖。連接部25係使絕緣層17貫通而導通被疊層的 各個配線層18間的部位。而且，進行各配線層間的熱 眷的結合用的散熱通道（thermal via)也能使用連接部Μ。 在本形態中，形成有由第一連接部25Α及第二連接部 25Β構成的連接部25。第一連接部25Α係由第一配線層18Α $接地突出於厚度方向的部位。在此，第—連接部^係 ^出於上方’埋入第二絕緣層17Β。第二連接部25β係由 弟二配線層18Β連接地突出於厚度方向的部位，在此係突 出於下方’埋入第二絕緣層17Β。 、第一連接部25Α係藉由蝕刻加工，以突出於厚度方向 的方式而形成的部位，由鍍覆或壓延形成的Cu箔構成。而 317011 14 1304312 且第連接部25A也能以蝕刻加工以外的方法形成。具 體上’可藉由在第-配線層18A的表面形成電解電錢膜八 (electrolyte plated)或無電解電鍍膜（eiectr〇iess pia、ted) 成凸狀’形成第-連接部25A。而且，也能藉由配設鮮錫 等的銲料或銀膏（paste)等的導電性材料於第一配線層 18A的表面，形成第一連接部25A。 曰 第二連接部25B係藉由電解電鑛或無電解電鍍的錢覆 處理（plating treatment)形成的部位。關於此第二連接^ 25B的形成方法係在說明製造方法的實施形態中敛述。 在本形態中係使上述的第一連接部25A與第二連接部 25B之接觸的位置位於第二絕緣層m的厚度方向的中間 部。在此，中間部係指比第一配線層m的頂面還上方， 比第二配線層18B的底面還下方。因此在紙面中 ^ 2 5 A與第二連接部2 5 B之接觸的位置係變成第二絕緣 曰7B的厚度方向的中央部附近，惟此位置可在上述 ·_:範圍變化。考慮藉由鑛覆處理形成第二連接部25B =，弟-連接部25A與第二連接部25B之接觸的部分設於 配線層的頂面與第二配線層的底面之間，比其中間位 置還上方較佳。據此’具有由鍍覆膜構成的

的形成變得容易之優點。★ ve ^ P - 也就疋說，可糟由後述的製造方 明瞭，此乃因為了形成第二連接部，而形成— 惟此v i a的深度可縮小。而R _ . ，次的部分vie直徑也能減 」。’因vla直徑的作小間隔也被縮短，整體上，可 貫現微細圖案。 317011 15 1304312 而且，也能部分地加厚形成第一配線層18A。據此， =加厚形成的第—配線層⑽當作功率系的電極或配線 m ―而且」▼藉由薄薄地形成的其他區域的第—配線層 18A構成被微細化的配線。 的槿2圖I!各剖面圖，說明利用上述的連接部25 面r妝：點帛2圖(Α)係顯示本形態的連接部25的剖 ==圖⑻及第2圖⑹係顯示與本形態的比較例 參^ 2圖⑷’更詳述本形態的連接部25的構造。 百先，在取下層配設有第一絕緣層17α，在此第一 ^的表面形成有第-配線層18Α的圖案。而且，隔著； 一絕緣層17Β疊層有第- 而且’第二配線層 係被雄、封整體的密封樹脂12覆蓋全區域。 25Β^Γ°Ρ &如上述係由第—連接部…與第二連接部 25Β構成。而且’兩者的接觸的位置係位 的厚度方向的中間部。覆蓋第一配線層1δΑ的：二層⑽ 絕緣層17Β的厚度⑽例如為35㈣左右。而且 : 接β 25Α與第二連接部25β的接觸的部分與第二 ΠΒ的頂面的距離⑽例如為15心左右。藉由：構- 可提高連接部25對熱應力等的外力之可靠度。冓成， μ而且’ D1的長度為D2的-半以下較佳。據

第二連接部25Β的形成較容易。亦即，形成第- W 用的貫通孔的形成，使朝此貫通孔内部的m接部25B 的容易。 w讀的形成變 317011 16 1304312 ▲ 針對上述熱應力來說明。此熱應力可考慮為在各構件 -的界面變大。具體上，第一配線層18A、第二絕緣層17B、 密封樹脂12係熱膨脹係數不同。密封樹脂12與第二絕緣 -層17B都是以樹脂為主體的材料，惟因混入的無機填料的 量不同等的理由，熱膨脹係數多少不同。由此點，由於使 用狀況下的溫度變化，使得在密封樹脂12與第二絕緣層 17B的界面、第二絕緣層ΠΒ與第一配線層18A的界面產 _生應力。簡單地說明該現象之一，則層與層互相滑動 (slip)。因此，藉由本形態的構成，藉由使第一連接部25a 與第二連接部25B接觸的部分位於第二絕緣層丨7β的中間 部，可有助於前述滑動的防止，可提高連接部25β對熱應 力之可靠度。 " 夢照第2圖（B)說明第1比較例。在此係形成有與上 層的第二配線層18B —體化的連接部25。而且，埋入第二 絕緣層17B的連接部25的前端部係接觸第一配線層18八 馨的表面。如果依照此比較例，則連接部25接觸位於第一配 線層18A與第二絕緣層17B的界面的面。因此，可推測為 在上述界面產生的熱應力帶給連接部25β所接觸的部分的 影f (例如滑動）變大。因此，此第丨比較例的構成若與本 形悲的構成比較，則對熱應力的可靠度低。 、參照第2圖（C)說明帛2比較例。在此比較例中係形 成有由下層的第一配線層18A 一體化的連接部託。而且， 連接部25的上端係接觸第二配線層18β的底面。如上述， 可推測為在第二絕緣層17B與密封樹脂12的界面中，^、 317011 17 1304312 、^大地產生。因此’可推測為因上述熱應力作用於連接 -。卩25/、第二配線層18B的接觸的部分，故兩者的連接可靠 -度低。由上述第i比較例及第2比較例與本案的比較，可 、看出本案的連接部25對熱應力之可靠度高。 -參照第3圖的斜視圖，說明形成於電：基板16表面 的第二配線層18B的具體性形狀的一例。在該圖中係圖示 省略密封整體的樹脂。 鲁#照該® ’第二配18B係構成安裝有電路元件14 的接合墊（bonding pad)的部分與固著有導線u的銲墊26 等。而且，在半導體元件14A的周邊部形成有多數個打線 接合（wire bonding)有金屬細線15的銲墊。載置有具有多 數個接合墊的半導體元件14A時，在僅由第二配線層18【 構成的單層圖案中，因配線密度具有極界’故有無法充分 拉繞之虞。在本形態中，藉由在電路基板16的表面構築多 層的配線構造，以實現複雜的圖案的拉繞。 、 • 筝照第4圖說明其他形態的混合積體電路裝置的構 成。第4圖（A)及第4圖（B)係其他形態的混合積體電路裝 置的剖面圖。 ~ 參照第4圖（A)，在此係形成有散熱通道27，俾貫通 第二絕緣層17B。散熱通道27係指在貫通第二絕緣層17]8 的孔填充有金屬的部位，當作散逸到外部的熱的路徑而發 揮功能。因此，散熱通道27亦可不當作電性的通路而發揮 功能。 在此於安裝於散熱通道之上的1C中，晶片背面為浮 317011 18 1304312 %置4，若散熱通道也浮置，則因會發生I c的電位的變動 - 故散熱通道固定於接地較佳。

具體上，散熱通道27係接觸於固著有半導體元件14A 的平台（1 and)狀的第一配線層18B的底面而形成。因此， 即使由半導體元件14A產生大量的熱的情形，也能經由複 數個散熱通道27將該熱傳達到電路基板丨6。此情形的熱 的路徑為半導體元件14A—第二配線層18B—散熱通道27 ⑩—^ 一絕緣層17A—電路基板16—外部。在此散熱通道27 也疋由上述第一連接部25A與第二連接部25B構成。而且， 第一連接部25A與第二連接部25B之接觸的部分變成絕緣 層的厚度方向的中間部。散熱通道27係當作熱的路徑而發 揮功能，為被預測是大的熱應力作用的部位，故本形態的 構成具有意義。 麥照第4圖（B) ’在此於第一絕緣層17A及第二絕緣 層1?f的兩方配設有散熱通道27。如上述，含有大量的填 籲料的，-絕緣層17A係散熱性佳的物f。因此，如該圖所 不藉由在第一絕緣層17A配設散熱通道27，可更提高散 :性。配設於第一絕緣層m的散熱通道27也最好配：： 應伴隨著發熱的半導體元件14A的下方的區域。、 卺敎述’在電路基板16與第一絕緣層17八之間形成 =通道27時’係在電路基板16的表面形成 第的弟:連接部25Α。而且，在第一配線請的背面配二 -連接^ς25β。然後，在第一絕緣層17Α的中間部使第 4 25Α與第二連接部25β接觸。 317011 1304312 ，參照第5圖，說明另外的其他形態的混合積體電路裝 -置的構造。第5圖（A)及第5圖（B)係混合積體電路裝置的 剖面圖。 參照第5圖（A)，在此係藉由隔著絕緣層17疊層配線 層18 ’構成四層的配線構造。具體上係在第一絕緣層17 a 的頂面形成第一配線層18A。而且，由第二配線層1起 第四配線層18D係由第二絕緣層17B隔著第四絕緣層17D ❿而疊層。如此，藉由增加配線層18的層數，可提高配線密 度。由第二絕緣層17B到第四絕緣層17D形成有連接部 25，俾連接各層彼此的配線層。 參照第5圖（B)，在此係在載置有銲墊數多的半導體 元件⑽的區域的電路基板16表面形成多層的配線構造， 在固著有電路元件14B的區域的電路基板16表面形成有單 層的配線構造。 半導體兀件14A如上述係具有數十到數百個電極的元 馨件。因此，為了拉繞與半導體元件14A的電極連接的圖案， 在半導體元件14A的周邊部形成有多層的配線構造。且體 成有由第一配線層18A及第二配線層ΐ8β構成的多 Μ ’形成多層的部分的第二配線層⑽與形成單層 ，的第-配線層18“系、經由金屬細線 電路元件14Β例如為功率 + 大量的發熱的開關元件。體疋件，為伴隨著 單層的配線構造的部分的!由弟一配線層18A構成的 令电路基板1 6若與其他區域比 317011 20 1304312 …較，散熱效果大。因此，如電路㈣14β發熱量大的分離 -式電晶體直接固著於構成單層的配線的第一配線層i8A較 ， 佳。 ―、參照第6圖，說明另一其他形態的電路模組41的構 _成。第6圖（A)係顯示電路模組41的構成的剖面圖，第6 圖⑻係顯示構成電路模組41的一部分的第一電路裝置37 的剖面圖。 參照第6圖⑴’在電路基板16的表面形成有多層的 配線構造。在此構成有由繁—-->4 m 1 n * AA 虿由弟配線層18A至第四配線層isd 個:層配線構&。在取上層的第四配線層18D安裝有複數 2毛路兀件。在此，係固著有兩個電路裝置。而且，裸露 安C體：二第一電路元件39與第二電路元件40係被 女裳於敢上層的第四配線層18D。 第：電路裝置37係具有一個半導體晶片的電路裝 夕層配線係形成於支持基板。關於第-電路裝置37 參的詳細構造係參照第6圖⑻，於後面敘述。而且，第一電 路裝置38係内裝有半導體元丰 弟一冤 siprw . ο 件及破動元件，構築為系統的 SIP(Sme請package··系統級封裝）。在此，雖然圖示平 i配置電路7G件而實現的封裝，惟堆疊構造也可以 裝於第一電路裝置37或第二 照第1圖說明的電路元件一：，路可 被動元件。而且，直接固著 &用主動兀件或 元件39Π— 配線層18D的第一電路 m 路元件40與參照第1圖說明的電路元件 一樣’也可全面地採用主動元件或被動元件。件 317011 21 1304312 參照第6圖⑻說明第—電路裝置37的詳細。第一带 路裝置37係在形成多層的基板覆晶⑴ip cMp)安裝有^ 導體元件。 -在此，係藉由第一配線層44A至第三配線層44C形成 .多層的配線構造。因此，即使半導體元件43為具 個鮮墊的LSI元件’也能進行由該銲㈣配線的拉線。而 且，半導體兀件43為被覆晶安裝的⑶元件，經由銲錫等 的銲料固著於第三配線層44C。 連接板4 2的-方係經由接著劑固著於半導體元件4 3 2背面（在紙面上為頂面）。而且，連接板42的另一方係固 I於配線層桃。此連接板㈣#作排放由半導體元件^ 產生的熱用的路徑而發揮功能。因此，由半導體元件仏 產生的熱經由連接板42傳導到第三配線層桃。而且 接板42所連接的第三配線層桃與其下方的第二配線層 44B及第-配線層44A係藉由連接部46連接。因此，藉曰由 =等連接部46在基板的厚度方向形成有使熱傳導用的^ 徑m。此路徑係當作熱的路徑而發揮功能的部位。而且， 在半導體元件43的背面與接地電位連接時，此等路徑也且 有當作與接地電位連接的路徑之功能。 〃 而且，參照第6圖⑴，位於路徑則的最下部的第一 配線層44A係經由銲料連接於疊層在電路基板㈣面的第 四配線層⑽。而且，在路徑们的下方形成有由藉由連接 部25連接的各配線層構成的路徑H2m2係將由第一 電路裝置37產生的熱傳導至電路基板_的路徑。藉由 317011 99 1304312 上述構成，由内裝於第一電路裝置37的半導體元件產生的 '熱係經由形成於第-電路裝置37内部的第一路錢、形 成於電路基板16表面的第二路徑把傳導至電路基板Μ。 然後，該熱被排放到外部。櫨迚，恭々 德# 丨據此电路模組41變成散熱性 佳的構成。 〈第二實施形態〉 在柄態中，電路裝置的一例係以混合積體電路裝置 為例進行製造方法的說明。作是， 彳-疋下述的本形態的製造方 法也能適用於其他種類的電路裝置的製造方法。 首先，參照第7圖⑴在電路基板16的表面塗佈第一

絕緣層1 7 A，使第一導雷脸9 S A田P ^ ¥窀膜28A豐層。電路基板16可採用 厚度為1.5咖左右的金屬板。而且，第一導電膜2 用以銅為主材料者、以Fe_Ni或A 、 0木 ^ A1為主材料的材料。第一 ¥ €膜28A的厚度需在預定形成 ▲ 疋办烕的弟一配線層18A的厚度 口上弟-連接部25A的高度的厚度以上。具體上 _電膜28A的厚度例如為2〇 # $彳 : 至150#m左右的範圍。阻 劑（resist)29A係覆蓋預宏带士楚 ^ 咏+ 員疋形成苐一連接部25A的區域之 弟一導電膜28A的表面。为 態下，進扞飩糾。 在進仃利用阻劑29Α的覆蓋的狀 . >而且，第一絕緣層17Α可採用在環氧樹 脂寺的絕緣性樹脂混入有盔 科為 Si〇2、ΑΙ2Ο3、SiC、Α1Ν 等。 、 參照第7圖（B)，_ + ,.,♦ ”、、貝不進仃钱刻後的狀態的剖面。j： 中被阻劑29A覆蓋的區域俜孪+ 八 - —糸大出成凸狀。藉由此突出成凸 狀的部位以形成有第一連 β取凸 妾。f5 25A。而且，在表面露出的 317011 23 1304312 』ΐ仃蝕刻的區域的第一導電膜2 8 A係厚度形成-樣 丄。在本製程終了後’阻劑29A被剝離。在此，第一連 = 突出的高度係調整為數十㈣左右。第7圖⑹传 剝離阻劑29A後的狀態之第一連接部25a。 參照第8圖說明在第—導電膜28a的表面形成 妾部25A的其他方法。在此藉由在第一導電膜28a 的表面選擇性地形成鍍覆膜，形成第-連接部25A。、 …、、、第8圖（A) ’首先選擇性地在第一導電膜28a的 表面形成阻劑29B。具體上，在除了預定形成第一連接部 25A的區域外，形成阻劑29B。 其次參照第8圖（B)在由阻劑29B選擇性地露出的第 一導電膜28A的表面使鍍覆膜成長。此鑛覆膜的成膜可採 用私解鍍復處理、無電解鑛覆處理或組合兩者的方法。在 本製程終了後進行阻劑29B的剝離，得到如第8圖（〇所示 的凸狀的第一連接部25A。 • 參照第9圖（A)至第9圖（C)，其次也包含第一連接部 25A的頂面，藉由阻劑29C覆蓋第一導電膜28a。而且，在 切合預定形成的第一配線層18A形成阻劑29C的圖案後， 進行蝕刻。據此，進行第一配線層18A的圖案化。在第— 配線層18A的蝕刻終了後，阻劑29C被剝離。 參照第9圖（D)，其次隔著覆蓋第一配線層18A的第 二絕緣層17B，使第二導電膜28B疊層。此方法可考慮三 個以下的方法。第一方法係形成第二絕緣層17β，俾第— 配線層18A被覆蓋，然後形成由鍍覆膜構成的第二導電祺 24 317011 1304312 -咖於第二絕緣層17B的表面之方法。第二方法係在 -第二絕緣層17B的形成後，將由壓延銅箱等 電膜则接於第二絕緣層ΠΒ的表面之方法冓成== 此第二方法’則第二絕緣層m與第二導電膜咖著' •強度會被提高。第三方法係使在背面附著有第二絕緣層 ΠΒ的第二導電膜28B疊層’俾使第一配線層i曰罢 的方法。利用此第三方法，第二絕緣層m與第 ς =接著強度也會被提高。而且，第一連接部25α的： 面係成錐形狀，據此，具有第一連接部25Α的埋入於第二 樹脂層17Β變得容易之優點。 =第10圖’其次部分地除去將形成連接部25的位 首弈絕緣層17Β及第二導電膜28Β，以形成貫通孔32。 照第，圖⑴，部分地除去對應預定形成貫通孔 通孔3^之弟二導電膜28Β。具體上，在除了預定形成貫 癱後〜 外’形成阻劑29D於第二導電膜28Β的表面 成4 一蜍電膜28B被部分地除去以形 以加=32。而且’藉由除去其下方的第二絕緣層Μ， 層i 8 A ^孔Γ。然後’在貫通孔3 2的底面使第一配線 ‘―、車姑：面路出。在此’係使配設於第一配線層18A的 部25A的頂面露出於貫通孔32的底面。 形態通孔32的形成方法。在本 二έ邑緣: 弟連接邛25Α，使貫通孔32下方的第 域的第/ Πβ變薄。而且’藉由使用雷射等除去變薄的區 —弟—絕緣層ΠΒ，在貫通孔32的下部使第一連接部25α 317011 25 1304312 .露出。在大部分的區域中，第二絕緣層17B的厚度T2例如 f 一5〇//Π1左右。相對於此’對應貫通孔32下方的區域的 弟一、，巴緣層ΠΒ的厚度薄到例如1〇_至25_左右。 .因此’蚊藉由雷射形成有相同的縱橫比（aspect =ti〇)的貝通孔32時’若依照本形態，則可形《直徑小的 I通孔32°如上述條件的情形因可形成貫通孔的直徑成-* 支可減小貝通孔32的佔有面積到1 /4左右。此點 助二裝置全體的小型化。而且’在第二絕緣層⑽為了 石•呆散熱性’藉由混人無機的填料，有利用雷射稍難形成 /通孔:的狀況。在此狀況下’丨了形成貫通孔32，減 盖、形成貝通孔32的區域的第二絕緣層17B的厚度係有意 義。 參照第10圖(〇,顯示藉由上述方法形成貫通孔％ [，剖面圖。由貫通孔32的底面係露出第一連接部m :頂面i後，由利用雷射處理形成的貫通孔32的侧 •出：入第二絕緣層17B的填料。在本形態的 ’為了提南散熱性而混入有直徑較寬的填料。因此，♦ =2的侧壁成具有凹凸的形狀。此等填料的代表性物； 為 Al2〇3、A1N 等。此夕卜，於 μ# 、 外於上述雷射處理在貫通孔32的 底㈣留殘渣時，係進行去除此殘渣用的洗淨。 方^:連接部2^的平面的大小係形成為比形成於其上 貝UL 32還大。換言之’貫通孔32及第一連 貝通孔32的直徑還大。若舉一例，貫通孔32的直徑们 317011 26 1304312 為1〇〇/ΖΠΙ左右時，第一連接部25A的直徑W2係形成150 ㈣至綱心左右。又，貫通孔32的直徑W1為3〇"至 5〇#ra左右時，第一連接部25A的直徑W2係被調整成5〇 Am至70/zm左右。如此，藉由使第一連接部25a的平面 的大〗比貝通孔32還大，即使是貫通孔％伴隨著若干 ，位置偏移而形成的情形，也能使貫通孔32位於第一連接 部的上方。因此’可防止起因於上述位置偏移之連接

可靠度的降低。而且，第—連接部25a的平面上的形狀也 能採用圓形以外的形狀。 翏照第10圖（D)，說明形成貫通孔32的其他方法。 在上述說明中係在以第二導電膜28β覆蓋第二絕緣層 後，形成貫通孔32,惟也能藉由其他的方法進行貫通孔 的形成。具體上係在覆蓋第二導電膜28A之前可藉由除去 第二絕緣層ΠΒ，由貫通孔32的下部使第—連接部25a的 頂面露出。 φ >若第10圖（A)的貫通孔實質上為1〇微米以下，則據 說利用二氧化碳雷射無法由其波長使樹脂去除。相對地 慮YAG雷射’惟此情形有使Cu被去除的問題。因此，不配 設=二導電膜28B，直接利用YAG雷射去除絕緣樹脂而形 成貫通孔32也可以。對雷射的點徑，可燒#( abi^ 的深度係比點徑還淺。據此，由於具有第一連接部W , 可減小燒蝕的深度，可降低脈衝數。 而且’取代雷射㈣向性（isQt_〇進行濕式钱刻 (wet etching)也可以。在此情形下如周知的，第一連接 317011 27 1304312 25A的高度，亦即第二絕緣層17β的厚度會影響開口徑。 因此，可減小第二絕緣層nB的厚度係具有可減小開口徑 的優點。也能藉由周知的半導體技術的乾式蝕刻 _ etching)貫現。此情形也因開口深度淺，而能因其淺縮短 钮刻時間。 而且，為了在下一製程進行鍍覆處理，進行當作前處 理的鋅酸鹽處理（zincate treatment)。在此，所謂辞酸_ 處理係指藉由使用包含Zn離子的驗溶液，進行無電解鍍& 處理，使鍍覆處理容易的處理。 ^麥照第11圖及第丨2圖，其次說明藉由在貫通孔32 :成鍍覆膜，形成第二連接部25B，使第一配線層18八與 弟二導，膜28B導通的製程。此鍍覆膜的形成可考慮兩種 ^法。第一方法係在藉由無電解鍍覆形成鍍覆膜後，藉由 :解鍍覆再度形成鍍覆膜的方法。第二方法係僅藉由電解 鍍覆處理，形成鍍覆膜的方法。 ▲茶照第11圖，說明形成鍍覆膜的上述第一方法。首 = >…、第11圖（A)，在也包含貫通孔32的側壁的第二導電 港咖的表面，藉由無電解錢覆處理形成錢覆膜34。此鑛 復膜34的厚度為至5//m左右較佳。 參照第n圖⑻’在鍍覆膜34的頂面，藉由 34=^，鍍覆膜35。具體上係以形成有鑛覆膜 •膜^28B #作陰極電極，藉由電解錢覆法形成 “。二由上述無電解鍍覆法，在貫通孔32的内壁 ’又復馭34。因此，在此所形成的鍍覆膜35也包含 317011 28 1304312 •貫通孔32的内壁，形成一樣的厚度。據此，形成由鍍覆膜 構成的第二連接部25B。具體的鍍覆膜35的厚度例如為20 //m左右。上述的鍍覆膜34及鍍覆膜35的材料可採用與 第一導電膜28B相同的材料之銅。而且，也能採用以銅以 外的金屬當作鍍覆膜34及鍍覆膜35的材料。 芩照第11圖（c)，在此藉由進行充填鍍覆（fiUing Plating)，利用鍍覆膜35埋入貫通孔32。藉由進行此充 填鍍覆，可提高第二連接部25B的機械性強度。 • 其次，參照第12圖說明使用電解鍍覆法形成第二連 接部25B的方法。 參照第12圖（A)，首先使包含金屬離子的溶液接觸貫 通孔32。在此，鍍覆膜的材料可採用銅、金、銀、鈀等。 而且若以第一 ‘龟膜28B為陰極電極流過電流，則在& 極電極之第二導電膜28B析出金屬’形成有鍍覆膜。在J， 以36A、·表示鍍覆膜成長的樣子。在電解鑛覆法，在電 馨場強的位置優先地形成鍍覆膜。在本形態中，此電場在面 向貫通孔32的周緣部的部分的第二導電膜28β變強。因 此，如此圖所示，由面向貫通孔32的周緣部的部分 導電膜28B優先地成長鍍覆膜。在所形成的鑛覆膜接觸第 -連接部25A的時間點’第—配線層m與第二導電膜娜 之後’在貫通孔32内部一樣地形成鍍覆膜。據此， 在貝通孔32的内部形成與第二導電膜28b 接部25B。 弟一運 參照第 12 圖（B)， 接著說明形成第二連接部25B的其 317011 29 1304312 他方法。在此，藉由配設凸J】3於貫通孔32的周邊部， 使利用電解鍍覆法形成第二連接部25β容易。在此，[凸 係9指由突出的第二導電膜咖構成的部位，俾覆蓋貫通。孔 32的周邊部。凸们3的具體的製造方法係當進行利用雷 射$成貝通孔32 fl夺，可藉由加大此雷射的輸出而進行。夢 由加大雷射的輸出’利用雷射的第二絕緣層ΐ7β的除去係 $方向進行，藉此使凸心3下方的區域的樹脂被除去^ 2由以上述條件進行令第二導電膜28Β作為陰極電極 =復處理’由凸们3的部分優先地成長鑛覆膜。藉由由 S 13成長鍍覆膜，與第丨2圖（Α)的情形比較，可在下方 向優先地使鍍覆膜成長。因此，可確實地進行利 的埋入貫通孔32。 》如上述’本形態的貫通孔32 _壁係成具有凹凸的 浴狀而且，在貫通孔32的侧壁露出混入第二絕緣層⑽ :無機填料。據此，在貫通孔32的側壁形成鑛覆膜變得困 • AIM ·般在無機物之填料表面很難附著鍍覆膜。特別是在 路出於貝通孔32的侧壁時，鑛覆膜的形成 ，在本形態中係藉由使用上述電解鑛覆法的方法二 弟二連接部25B。 々、欽从且，ί本形態中，藉由在貫通孔32形成錢覆膜， 也在第一 $電膜咖的表面也形成鍵覆膜，其厚度 交旱。但是，在本形態中因如上述在10//m左右的淺的貫 =32 t成鍍復膜’故可減小所形成的鑛覆膜的總厚度。 口鍍復膜的附著造成的第二導電膜28B的厚度增加 317011 30 1304312 .，故可保持第二導電膜28B於薄的狀態。據此，可使 由弟二導電膜28B形成的第二配線層ΐ8β微細。 ，而且’即使疋藉由實施充填鍍覆埋入貫通孔32的情 -:’因如上述貫通孔32係淺淺地形成’故可容易進行充埴 鍍覆。 /、 第13圖⑴’藉由形成第二連接部25β，以形成 弟一連接部25A及第二連接部25β構成的連接部25。而 •且，、參照第13圖⑻’藉由使用阻請的選擇性姓刻， 形成第二配線層18B。而且參照第13圖⑹，在此係形成 有由第一配線層18A、第二配線層18β、第三配線層⑽ 構成的三層的多層配線。此情形係在第二配線層⑽，於 頂面及底面的兩方形成有突出成凸狀的連接部託。 參照第14圖（A) ’接著透過銲錫或導電錫膏等固著電 路元件14於第二配線層18B(island :島部）。在此，因需 要=面朝下安裝主動元件，故以面朝下也可以。而且，參 _恥第14圖（B) ’經由金屬細線15進行電路元件14與第二 配線層18B的電性連接。 在上述製程終了後，進行各單元24的分離。各單元 24的分離可藉由使用衝壓機的衝壓、切割（dicing)、彎曲 等進行。之後，在各單元24的電路基板16固著導線u。 筝照第15圖，接著進行各電路基板16的樹脂密封。 在此，係藉由使用熱硬化性樹脂的轉注成形進行密封。也 就是說’在收納電路基板16於由上金屬模具3〇A&下金屬 模具30B構成的金屬模具3〇後，藉由使兩金屬模具咬合， 317011 31 1304312 進打導線11的固定。而且，藉由將樹脂封入空穴 (⑽咖31 ’進行樹脂密封的製程。藉由以上的製程製造 在例如第1圖顯*其構造的混合積體電路裝置。 【圖式簡單說明】 第1圖是說明本發明的混合積體電路裝置的斜視圖 (A)、剖面圖（B)、剖面圖（c)。 第2圖是說明本發明的，曰人 “、 、月的此合積體電路裝置的剖面圖 ()、：不比較例的剖面圖⑻、顯示比較例的剖面圖⑹ 說明本發明的混合積體電路裝置的斜視圖 〇〇 明本發明的混合_電路 CA)、剖面圖（B)。 第5圖是說明本發明的合 ⑴、剖面圖⑻。 心“積體電路裝置的剖面圖

(A) 第6圖是說明本發明 、剖面圖（B)。 的混合積體電路裝置的剖面圖 弟7圖是說明本發明 的剖面圖（A)至（C)。 的混合積體電路裝置之製造方法 的犯合積體電路裝置之製造方法 的’心a %體電路裝置之製造方法 第8圖是說明本發明 的剖面圖（A)至（C)。 第9圖是說明本發明 的剖面圖（A)至（D)。 弟10圖是說明本發明 法的剖面圖（A)至（D)。 弟11圖是說明本發明 的此&積體電路裝置之製造方 的此3積體電路裝置之製造方 317011 1304312 • 法的剖面圖（A)至（C)。 第12圖是說明本發明的混合積體電路裝置之製造方 法的剖面圖（A)、剖面圖（B)。 第13圖是說明本發明的混合積體電路裝置之製造方 法的剖面圖（A)至（C)。 ' 第14圖是說明本發明的混合積體電路裝置之製造方 法的剖面圖（A )、剖面圖（B)。 第15圖是說明本發明的混合積體電路裝置之製造方 ⑩法的剖面圖。 第16圖是說明習知的混合積體電路裝置的斜視圖 (A)、剖面圖（B)。 【主要元件符號說明】 10, 100 混合積體電路裝置 11 導線 12 密封樹脂 14 電路元件 14A 半導體元件 15 金屬細線 16 電路基板 17A 至 17D 絕緣層 18, 18A 至 18D 配線層 19 銲料 24 早兀 25, 25A，25B 連接部 26 鲜塾 33 317011 1304312

27 散熱通道 28A，28B 導電膜 29A 至 29D 阻劑 30 金屬模具 30A 上金屬模具 30B 下金屬模具 31 空穴 32 貫通孔 33 雷射 34, 35 鍍覆膜 36A，36B 鍍覆膜成長的樣子 37, 38 電路裝置 39, 40 電路元件 41 電路模組 42 連接板 43 半導體元件 44A 至 44C 配線層 46 連接部 101 導線 102 密封樹脂 104 電路元件 105 金屬細線 106 基板 107 絕緣層 108 配線層 HI, H2 路徑 34 317011

Claims (1)

1304312 •十、申請專利範圍： 1 · 一種電路裝置，係包含： 第一配線層及第二配線層，隔著絕緣層疊層； ’ 第一連接部，由該第一配線層連續地埋入該絕緣 層；以及 第連接邛，由該第二配線層連續地埋入該絕緣 層，其中， 迷接4係在該絕緣層 %牧邱興該第 度方向的中間部接觸。 2·如申清專利|巳圍f i項之電路裝 纟含有填料的樹脂構成。 &緣層 3·如申請專利範圍第1項雷 立"— 貝之电路裝置，其中，該第一連接 其中，該第一連接 其中，該第一連接 4.，申請專利範圍第i項之電路裝置>^白而形成 邛或该第二連接部係由鍍覆膜構成 • 5·如巾請專利範圍第1項之電路裝置 部係藉由蝕刻加工一片銅箔而形成 "亥第二連接部係由鍍覆膜構成。 •如申請專利範圍第丨項之電路裝置 緣處理的恭改冀认主I 在表面經絕 配線層 的表面形成該第一配線層及該第二 7·—種電路裝置之製造方法，其特徵係包含： 在電路基板的表面形成第一配線層之穿程. 隔著含有填料的絕緣層，將第二導電膜叠主層’於該第 317011 35 1304312 一配線層之製程； 藉由除去所希望的位置的該第二導電膜及該絕緣 層，以形成貫通孔，在該貫通孔的底面使該第二導電膜 露出之製程； 藉由在該貫通孔形成鍍覆膜，使該第二導電膜與該 第一配線層導通之製程；以及 藉由將該第二導電膜圖案化(patterning)，形成第 二配線層之製程。 8· 一種電路裝置之製造方法，其特徵係包含： ,將具有突出於厚度方向的第一連接部之第一配線 層形成於電路基板的表面之製程； 一：:有:料的絕緣層’使第二導電㈣於該第 第二應形成有該第-連接部的區域之該 除去藉由埋入該第一；查垃立 ★ λα ^ έδ ^ jg 妾邛而潯潯地形成的區域 的I、邑緣層，以形成貫通孔，在 第一連接部的頂面露出之製程丨、、氏面’使該 部：二Γ該貫通孔形成由鍍覆膜構成的第二連接 部弟二導電膜與該第一配線層導通連接 糟由將該第二導電膜圖案 、王，乂及 程。 ^风弟一配線層之製 9.如申請專利範圍第7項或第δ項之電 法，其中，該貫通孔的形成係由以下的方、法=造方 317011 36 1304312 藉由部分地除去該第二導電膜，使該絕緣層露出， 藉由照射雷射至露出的該絕緣層而進行除去該絕緣層。 1〇·如申請專利範圍第7項或第8項之電路裝置之製造方 去〃中在藉由無電解鑛覆處理在該貫通孔的側壁形 成鍍覆膜後，藉由進行電解鍍覆處理，形成新的鍍覆膜 於該貫通孔，而使該第一配線層與該第二導電膜導通。 U·如申請專利範圍第7項或第8項之電路裳置之製造方 =，其中，藉由進行以該第二導電膜作為電極使用的電 解鍍覆處理，由位於該貫通孔的周邊部的該第二導電膜 _貫通孔的_形成㈣膜’並藉由該鍍覆膜使該第 一配線層與該第二導電膜導通。 申清專利範圍第U項之電路裝置之製造方法，其 /成由4第_導電膜構成的凸簷於該貫通孔的周邊 :甶_朝該貫通孔的内側 #種電路裝置之製造方法，其特徵為. 將具有突出於厚度方向的第一 層形成於電路基板的表面， 之第配線 形成絕緣層，俾覆蓋該第一配線層， 出該連接部的位置之該絕緣層，形成露 建接"卩頂面之貫通孔， 與該第一連接部接觸 連接部以及與該第二、鱼：形成埋入於該貫通孔的第二 固著盥_ 部—體而成的第二配線層， 亥弟—配線層電性連接的半導體元件。 37 317011 1304312 14·如申請專利範圍第13項之電路裝置之製造方法，其 中’在該絕緣層混入有填料。 15·如申請專利範圍第13項之電路裝置之製造方法，其 中’在露出該第一連接部時，係使用YAG雷射。 16. —種電路裝置，係至少具有··至少表面經絕緣處理的支 持基板，與形成於此支持基板上的半導體元件，其特徵 為： 长位於該支持基板的 設有第二配線層 部的=對應該第—配線層與該第二配線層的電性連接 -連接部，配設有與該第二配=一:並朝上方的第 二連接部，第—連接部":為―體補下方的第 第—連接部的頂面與第二連 2接部的接觸部分係位於 η·如申請專利範圍第i6項之電η之間。 分係配置於對第-連接部頂面輿;其中’該接觸部 離1 /2以上的位置。 ，、一連接部底面的距 317011 38