TWI300269B - High frequency semiconductor device - Google Patents

High frequency semiconductor device Download PDF

Info

Publication number
TWI300269B
TWI300269B TW091104615A TW91104615A TWI300269B TW I300269 B TWI300269 B TW I300269B TW 091104615 A TW091104615 A TW 091104615A TW 91104615 A TW91104615 A TW 91104615A TW I300269 B TWI300269 B TW I300269B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
high frequency
frequency semiconductor
insulating
heat dissipating
Prior art date
Application number
TW091104615A
Other languages
English (en)
Inventor
Baba Osamu
Mimono Yutaka
Aoki Yoshio
Gotoh Muneharu
Original Assignee
Fujitsu Quantum Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Quantum Devices Ltd filed Critical Fujitsu Quantum Devices Ltd
Application granted granted Critical
Publication of TWI300269B publication Critical patent/TWI300269B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Description

1300269 A7 ___B7__ 五、發明説明(1 ) 本發明係有關於高頻半導體裝置,尤係有關一種供使 用於千兆赫或更高頻率之單片微波積體電路(MMIC)。 (請先閲讀背面之注意事項再填寫本頁) 在一單片微波積體電路(MMIC)中,高速度的半導體元 件例如高電子移動性電晶體(HEMTs)及異雙極電晶體 (HBTs)等,會與被動元件例如電容器及電阻器尊整合,而 在高頻範圍中具有優.異信號傳輸特性的微帶傳輸線等,通 常會被用來傳輸各元件之間的信號。為能增加該等MMIC 的整合密度,該等傳輸線路通常係為多層式的。 第1圖乃示出一具有多層接線結構之習知技術的 MMIC之剖視圖。如第1圖所示,一主動元件2例如HEMT, 及一被動元件3例如電容器或電阻器乃被設在一 GaAs基材 1上。該等元件2、3會被覆設一表面絕緣層4,並有一接地 板5設於其上,而具有一固定於接地電位的電位。絕緣中介 層6、8、10及接線層7、9、11等,將會依據該等接線層之 所須層數,來輪流地疊設在該接地板5上。 第1圖係示出一三層的接線結、構,其中各接線層7、9、 11會輪流堆疊,而以各絕緣層6、8、10來介設其間。該各 接線層7、9、11會結合接地板5來形成各傳輸線。 具有上述多層接線結構的MMIC,相較於具有單層接 線結構之普通MMIC,其整合密度將可輕易地增加。但是, 其功率消耗亦會相對地增加,且所產生的熱將會使元件特 性變差,及令其可靠度減低。 為抑止該MMIC因所生之熱造成的溫度提升,通常會 使用一種方法,包括下列步驟:微薄地研磨一半導體基材 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -4 - 五、發明説明(2 ) 的背面’嗣在其上製成:金屬電極,並將該金屬電極連接 於一散熱板,以使所產生的熱能由該半《隸的背面釋 出。形如熱源的半導艘元件係被設在該基材上。因此必 /頁使用導熱基材,且該基材厚度必須被充分地減少,俾使 該熱能穿過基材的内部而由其背面逸出。 但是,該MMIC有-問題,即其難以減少該基材的厚 度因為在井多十月況下導熱性比石夕更低的複合半導體材料 例如GaAs等會被用來作為該基村的材料;且研磨該基材背 面所造成的損害’可能會經由内部而影響該基材表面上的 半導體元件。 雖由各半導體元件所產生的熱,會經由一絕緣令介層 來由該基材表面散出,但亦難以增強該基材表面的一散熱 效率’因為用來作為該絕緣層的有機樹腊層係具有低導熱 I1生尤其疋,具有多層接線結構的MMIc會有一問題,即 ,更難以提升散熱的效率,因為該等絕緣中介層係多層地 疊設而會形成一較大的厚度。 本發明之一目的係在提供一種能增強散熱效率之高 頻半導體裝置例如MMIC者。 而依據本發明’上述目的乃能藉提供一種高頻半導 體裝置來達成,其包含半導體元料設在—半導體基材 上,一表面絕緣層可覆蓋該等半導體元件,至少一線 設在該表面絕緣層上方,独至少—絕緣中介層來介設其 間’而能與接地電位組合來形成傳輸線,及至少一散熱柱 設在至少-貫孔内,乃會貫穿該等絕緣中介層,而不貫穿 1300269 A7 I— ---- 67_— 五、發明説明(3 ) 該表面絕緣層。 較好是,該至少一散熱柱係被設在該半導體基材上除 了接墊區域以外的表面區域上。 該等散熱柱係被設在各貫孔内。 該至少一散熱柱可被連接成具有一預定電位。 該至少一散熱柱亦可被連接成具有接地電位。 具有接地電位的接地板可被設在該表面絕緣層 上,而該散熱柱乃經由貫孔來連接於該接地板。 在該至少一絕緣中介層的頂部外表面上,該至少一散 熱柱乃可連接於至少一具有預定電位的接墊。 可覆蓋該至少一散熱柱之至少一散熱板,可被設在該 等絕緣中介層的頂部外表面上。 該等散熱板可覆蓋該等散熱柱。 該等散熱板可被設成與該等散熱柱互相分離,而以一 距離介於其間。 在料縣巾介層的頂科表面上,該至少—散熱板 乃可連接於至少一具有預定電位的接墊。 談至少一散熱板亦可直接連接於該等絕緣中介層的 頂部外表面上,而來具有一外部電位。 倒裝片之連接方式亦可用來連接外部電路。 —頂部保護層可被設在該等散熱柱及/妹熱板上。 該高頻半導體裝置可更包含至少—接線層設在該等 、絕緣中介層的頂部外表面上。該保護層亦可被設來覆蓋該 接線層。 度適用中國國家標準(CNS) A4規格^210X2^^—----——^一 1300269 _ A7 I ' ----B7 五、發明説明(4 ^ ~'~;------- 魅少-絕緣中介層係可由—絕緣樹脂材料來製成。 二緣樹脂材料乃可為㈣亞胺或苯環丁烯。 n。該等接線層係可多層疊設,而以各絕緣中介層介設其 料接線層亦可單層地設在該絕緣巾介層上。. &依據本發明,由_熱源例如半導體元件所產生的熱, 將:經由-散熱才主而從半導體基材的表面發散。故,該等 + 1 %件的溫度提升將可被減至比f知技術更低。 | 藉著在半導體基材上除了散熱墊以外的區域中,設 4^數的散熱柱等,—半導體電路佈局之自由度的限制將 I 可減至最少。 #著將該各散熱柱的電位固定於—預定電位,例如接 也%位則其凡件特性將可被穩定化。為將該散熱柱的電 ㈣定於接地電位’例如’該散熱柱乃可被連接於一設在 表面保濩層上之接地板,或亦可被連接於具有接地電位 的接墊。 I 藉著σ又置可覆盖散熱柱的散熱板,故由半導體元件所 產生的熱將能被容易地發散。相同於散熱柱,藉著將該散 熱板的電位固定於接地電位,則半導體元件的特性將可被 穩定化。例如,將散熱板連接於具有固定在接地電位之電 位的接墊,並形成該接墊的倒裝片式連接,則所產生的熱 將可由該等散熱板發散至外部。 I 藉著在一表面絕緣層上設置一散熱柱,將可防止外部 | .水刀ί由一貝孔來渗人该寺半導體元件内。此外,藉著在 2|! ^張尺度適财Η ®家標準(CNS) Α4規格(210X297公釐) ——~
丨.·丨訂| (請先閱讀背面之注意事項再填寫本頁) 1300269 A7 ___B7___ 五、發明説明(5 ) 該散熱柱或散熱板上形成一保護層,則外部環境的不良影 響將可被有效地抑止。 (請先閲讀背面之注意事項再填寫本頁) 藉著使用一低介電的有機樹脂來作為分隔接線層的 絕緣中介層,將可減少寄生電容,而能改善該半導體裝置 的特性及達成優異的散熱效果。較好使用聚醯亞胺或苯環 丁烯來作為該有機樹脂,更可加強該等優點。 雖上述構造亦可使用於單層的接線結構中,但當被使 用於具有多層接線結構的高頻半導體裝置時,其各優點將 可大為增強。 如上所述,依據本發明,由一半導體晶片散熱的效率 將會比習知技術更大,因為熱可由其表面發散。因此,本 發明乃能增強一使用多層接線結構來高度整合之高頻半導 體裝置的性能,並提升該裝置的可靠性。 圖式之簡單說明: 第1圖為一習知技術之MMIC的剖視圖; 第2A圖為本發明一實施例之MMIC的頂視圖; 第2B圖為沿第2A圖中之IIB-IIB截線的剖視圖; 第3A圖為本發明另一實施例之MMIC的頂視圖; 第3B圖為沿第3A圖中之IIIB-IIIB截線的剖視圖。 本發明的實施例等將參照所附圖式來說明如下。第2A 圖乃示出本發明一實施例之MMIC的頂視圖。第2B圖為沿 第2A圖中之IIB-IIB截線的剖視圖。該MMIC具有一主動元 件2例如HEMT,及被動元件3等例如一金屬/絕緣體/金屬 (MIM)電容器及一電阻器等,乃被設在一GaAs基材1上。一 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐〉 ::v D ZI £ 1300269 A7 I--------—B7 _____ 五、發明説明(ό ) 可隔絕外部環境的表面絕緣層4會被設在該等元件2與3 上。一穩定的材料例如氮化矽可被用來作為該表面絕緣層 4。一具有固定於接地電位之電位的接地板5會被設在該表 面絕緣層4上。而在談接地板5上方,乃設有一第一層的絕 緣中介層6及一第一層的接線層7,一第二層的絕緣中介層8 及第一層的接線層9 ’ 一第三層的絕緣中介層1 〇及一第三 層的接線層11等。該等接線層的數目係依據電路設計的需 要而來決定。 一導電材料例如金(Au)會被用來作為揍地板5與接線 層7、9、11等的材料。一有機樹脂例如聚醯亞胺或苯環丁 烯乃會被作為該等絕緣中介層6、8、1〇的材料。該有機樹 知之優點係旎抑止各接線層之間,或接線層與半導體元件 之間的寄生電容,因為該有機樹脂具有低介電常數。相對 地,該有機樹脂由於具有較低的導熱性,.故其透過絕緣中 介層的散熱效率會較低。此缺點將可藉使用散熱柱及散熱 板而來彌補,如下所述。 有許多的散熱柱12乃可藉形成貫孔而來製成,該等貫 孔係由該絕緣中介層10的頂部外表面貫穿達到該接地板 /、内則ό又有一金屬材料,例如金(Au)。可供連接外部端 I 子的接墊13导乃被設在該絕緣層1 〇的外表面上。 如第2A圖所示,該等散熱柱12係被設在該接墊13以外 的區域中’未没有任何接線層的區域處。由半導體元件所 產生的熱將會經由該等散熱柱丨2等而從該基材1的表面發 扮本鎌尺度適财規格-——-
、可丨 (請先閱讀背面之注意事項再填寫本頁) 五 第 散 10 因 的 1300269 發明説明( 在該例巾,料散熱柱12係料在接地板5 A方,而t貫穿該表面絕緣層4〇在此配設方式中,即使外 部的水分等經由該等散熱柱12的貫孔進人該顧C中,亦 會破該表面絕緣層4所阻推,而不會影響半導體元件。 該等散熱柱12具有—電位,其會被該接地板5固定於 接地電位。故,此乃可使該等散熱柱對半導體元件2、3等 之特性,及對由該接地板5舆接線層7、9、U共同組合形成 之傳輸線的傳輸特性等之不良影響減至最小。 此外,藉著將該等散熱柱12連接於該絕緣中介層1〇的 外表面上之-具有接地電位的接塾13,而使該等散熱柱Η 的電位固定於接地電位,則半導體元件之特性及傳輸線之 傳輸特性等將可被穩定化。 第3A與3B圖乃示出本發明另一實施例&mmic。第3A 圖示出該MMIC的平面圖,而第3B圖為沿第3a圖中之 ΙΠΒ-ΙΙΙΒ線的截面圖。其中與第2八及2]8圖中之構件具有相 同功能的構件,會被以相同的標號來表示。本實施例與 貝把例不同之處係’有散熱板14等會被設來覆蓋該等 熱柱12。具言之,該等散熱板14係被設在一絕緣中介層 的外表面上,而可覆蓋該等散熱柱12。該等散熱板14係由 一導電材料例如金所製成。此種設計可使由各元件2、3所 產生的熱經由該等散熱柱12來傳導至該等散熱板14。 此’較諸第2A與2B圖所示的第一實施例,更可獲得加強 散熱效果。 該散熱板14係針對互相靠近之多數散熱柱12的各組 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁)
1300269 A7
五、發明説明(8 ) 群來共用叹置。但,每一散熱板14亦可針對一散熱柱12來 設置。 雖在上述貫施例等所示的散熱柱12及散熱板14皆被 曝現於外部環境中,但較好是在該等散熱柱12與散熱板14 的外表面上形成一保護層,以使該等元件2、3及傳輸線的 特性能穩定化。不僅是一有機樹脂層例如聚醯亞胺或苯環 丁烯可被用來作為該保護層的材料,一無機材料層如氮化 石夕亦可使用。 雖上述各貫施例係描述多層式MMIC,.但應容易可知 本發明的優點亦可在具有單層接線結構的]^%1(::來獲得。 元件標號對照 1…基材 2…主動元件 3…被動元件. 4…表面絕緣層 5…接地板 6,8,1〇···絕緣中介層 7,9,11··•接線層 12···散熱柱 13···接塾 14···散熱板 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) ~T n . 〜

Claims (1)

  1. C8
    申請專利範圍 I3〇〇269 一種高頻半導體裝置包含: 半導體元件等設在一半導體基材上; 一表面絕緣層可覆蓋該等半導體元件.; 至少一接線層設在該表面絕緣層上方,並以至少一 絕緣中介層介設其間,而能結合接地電位來形成一高頻 傳輸線;及 至少一散熱柱設在至少一貫孔内,乃貫穿該等絕緣 中介層,而不貫穿該表面絕緣層。 2·如申請專利範圍第1項之高頻半導體裝置,更包含至少 一接墊;. 其中該至少一散熱柱係被設在該半導體之表面上 .未被該等接墊所占用的區域中。 3.如申請專利範圍第1項之高頻半導體裝置,其中該等散 熱柱係被設在貫孔内。 4·如申請專利範圍第1項之高頻半導體裝置,其中該至少 一散熱柱係被連接成具有一預定電位。 5. 如申請專利範圍第4項之高頻半導體裝置,其中該至少 一散熱柱係被連接成具有接地電位。 6. 如申請專利範圍第5項之高頻半導體裝置,其中: —具有接地電位的接地板係被設在該至少一表面 絕緣層上;及 該至少一散熱柱係經由該至少一貫孔來連接於該 接地板。 w本紙張尺度適用中國國家標準(CNS) A4規格(21〇><297公楚) (請先閱讀背面之注意事項再填窝本頁}
    申清專利範谓 1300269 7. 如申請專利範圍第4項之高頻半導體裝置,其_在該等 &緣中介層的頂部輕面上,該至少_散齡係連接於 至少一具有預定電位的接墊。 8. ·如申請專利範圍第1項之高頻半導體裝置,其中至少有 可復蓋該至少一散熱柱的散熱板被設在該等絕緣中 介層的頂部外表面上。 9. 如申請專利範圍第8項之高頻半導體裝置,其中該等散 熱板會覆蓋該等散熱柱。 10·如申請專利範圍第8項之高頻半導體裝置,其中該等散 熱板係與散熱柱等以一距離介於其間而互相分離地嗖 置。 口又 u·如申請專利範、圍第8項之高頻半導體裝置,其中在該等 絕緣中介層的頂料表面上,該至少一散熱板係連接於 至少一具有預定電位的接墊。 12.如申請專利範圍第8項之高頻半導體裝置,其中該至少 一散熱板係直接連接於該等絕緣中介層的頂部外表面 上,而具有一外部電位。 如申請專利範圍第丨項之高頻半導體裝置,其中有1 部保護層會被設在該至少一散熱柱及/或該至少一散熱 板上。 15.如申請專利範圍第14項之高頻半導體裝置,更包含至少 一接;線層没在該等絕緣中介層.的頂部外表面上. 本紙張尺度適用中國國家標準(qjs ) Α4規格(210X297公爱) (請先閲讀背面之注意事項再填窝本頁) •-訂J 13·如申請專利範圍第12項之高頻半導體裝置,其中倒裝片 式連接會被用來將該高頻半導體裝置連接於外部電路。 頂 £1! 13 1300269 A8 B8 C8 D8 申請專利範圍 其中該保護層係覆蓋該至少一接線層。 (請先閲讀背面之注意事項再填窝本頁) 16. 如申請專利範圍第1項之高頻半導體裝置,其中該至少 一絕緣中介層係由絕緣樹脂材料所製成。 17. 如申請專利範圍第16項之高頻半導體裝置,其中該絕緣 樹脂材料係為聚醯亞胺或苯環丁烯。 18·如申請專利範圍第1項之高頻半導體裝置,其中該等接 線層係為多層疊設,並以絕緣中介層介設其間。 19.如申請專利範圍第1項之高頻半導體裝置,其中該接線 層係為單層地,設在該至少一絕緣中介層上。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 14
TW091104615A 2001-03-30 2002-03-12 High frequency semiconductor device TWI300269B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001099956A JP3458120B2 (ja) 2001-03-30 2001-03-30 高周波半導体装置

Publications (1)

Publication Number Publication Date
TWI300269B true TWI300269B (en) 2008-08-21

Family

ID=18953442

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091104615A TWI300269B (en) 2001-03-30 2002-03-12 High frequency semiconductor device

Country Status (3)

Country Link
US (1) US6580166B2 (zh)
JP (1) JP3458120B2 (zh)
TW (1) TWI300269B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7110165B2 (en) * 2002-10-29 2006-09-19 Wavestream Wireless Technologies Power management for spatial power combiners

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551747A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
JPS63307768A (ja) * 1987-06-09 1988-12-15 Hitachi Chem Co Ltd 半導体搭載用多層回路板
US5506755A (en) * 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
US5952709A (en) * 1995-12-28 1999-09-14 Kyocera Corporation High-frequency semiconductor device and mounted structure thereof
KR100677005B1 (ko) * 1996-10-31 2007-01-31 라미나 세라믹스, 인크. 전자 집적 회로
US6262478B1 (en) * 1997-04-08 2001-07-17 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Electronic interconnect structure and method for manufacturing it
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
US6121659A (en) * 1998-03-27 2000-09-19 International Business Machines Corporation Buried patterned conductor planes for semiconductor-on-insulator integrated circuit
TW430959B (en) * 1998-04-22 2001-04-21 World Wiser Electronics Inc Thermal enhanced structure of printed circuit board
JP2000112236A (ja) * 1998-09-30 2000-04-21 Fuji Xerox Co Ltd 現像装置
TW410446B (en) * 1999-01-21 2000-11-01 Siliconware Precision Industries Co Ltd BGA semiconductor package
JP2000244118A (ja) * 1999-02-23 2000-09-08 Matsushita Electric Works Ltd ビルドアップ多層配線板の製造方法
US6477054B1 (en) * 2000-08-10 2002-11-05 Tektronix, Inc. Low temperature co-fired ceramic substrate structure having a capacitor and thermally conductive via

Also Published As

Publication number Publication date
US20020140087A1 (en) 2002-10-03
JP3458120B2 (ja) 2003-10-20
US6580166B2 (en) 2003-06-17
JP2002299524A (ja) 2002-10-11

Similar Documents

Publication Publication Date Title
US6507115B2 (en) Multi-chip integrated circuit module
US6222246B1 (en) Flip-chip having an on-chip decoupling capacitor
US9543228B2 (en) Semiconductor device, semiconductor integrated circuit device, and electronic device
TWI433292B (zh) 單石微波積體電路
US5982630A (en) Printed circuit board that provides improved thermal dissipation
WO2006012167A1 (en) Bottom heat spreader
US20210005527A1 (en) Stacked semiconductor package having heat dissipation structure
JP2004214548A (ja) 部品内蔵基板型モジュール、それを搭載した基板、部品内蔵基板型モジュールの製造方法、および部品内蔵基板型モジュールを搭載した基板の製造方法
JP2008103387A (ja) 半導体装置
JP3322432B2 (ja) 多層配線基板
US3308354A (en) Integrated circuit using oxide insulated terminal pads on a sic substrate
TW531866B (en) Monolithic microwave integrated circuit chip package with thermal via
TWI300269B (en) High frequency semiconductor device
JPH10335521A (ja) 半導体装置
US11056423B2 (en) Semiconductor device
US7898078B1 (en) Power connector/decoupler integrated in a heat sink
US11217502B2 (en) Semiconductor device packages and methods of manufacturing the same
US9520368B1 (en) Integrated circuit system having stripline structure
JP3490851B2 (ja) 回路基板
JP2002141436A (ja) 半導体装置及びその製造方法
JP3586435B2 (ja) 高周波半導体装置
JPH06204355A (ja) 半導体装置用パッケージ及び半導体装置
JP3962347B2 (ja) 回路基板および半導体装置
CN112385033A (zh) 半导体装置
JP2007150335A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees