TWI299791B - Semiconductor integrated circuit and method for testing connection state between semiconductor integrated circuits - Google Patents

Description

1299791 , ⑴ 九、發明說明 相關申請案之交互參考 本發明包含與2005年4月13日向日本專利局申請之 日本專利申請案JP 2005- 1 1 6209相關之標的，其全部內容 在此倂入作爲參考。 【發明所屬之技術領域】 0 本發明係有關於半導體積體電路。更特別而言，本發 明係有關於使用凸塊技術的半導體積體電路，以及測試半 導體積體電路之間的連接狀態之方法。 【先前技術】 由於高效能的高速電子裝置（如個人電腦（PC )、家 庭遊戲裝置、以及可攜式終端機）之近來的需求，所以用 於電子裝置的半導體積體電路中之較高密度及較多層的需 ^ 求已增加。 增加半導體積體電路的密度之主流方法之一爲形成單 一晶片裝置，或形成所有系統於單晶片上（系統單晶片法 )。然而，單一晶片上的多重功能會由於個別功能失去效 用、製程步驟的複雜性、較長的TAT、高發展成本等等而 導致低良率的問題。 爲了克服此種問題，將複數個半導體晶片組裝成單一 封裝之所謂的系統級封裝（SiP )解決方式已吸引愈來愈 多的注意。SiP解決方式包括多晶片模組/多晶片封裝（ -4- 1299791 · (2) MCM/MCP )技術及層疊式晶片堆疊封裝技術。 並列式封裝及晶片堆疊封裝爲主流的封裝。並列式封 裝係藉由將複數個半導體晶片並列地放置於相同基板上而 製造出來，而晶片堆疊封裝係藉由將複數個半導體晶片以 多層堆疊，並且將晶片打線接合至基板而製造出來。 特別而言，藉由堆疊半導體晶片所製造出之打線接合 的晶片堆疊封裝可產生高密度。 > 然而，在需要數千個半導體晶片間的連接之情況中， 打線接合的晶片堆疊封裝會很昂貴，並且封裝尺寸會變的 很大。 因此，複數個半導體晶片以多層堆疊且半導體晶片使 用凸塊連接之封裝技術已吸引愈來愈多的注意（此封裝技 術所製造出的封裝之後稱爲「凸塊封裝」）。此爲使用凸 塊之層疊式晶片堆疊封裝技術。 在需要數百個或數千個半導體晶片間的連接之情況中 P ，凸塊封裝不需打線接合的空間，並且比晶片堆疊封裝的 成本低。 然而，凸塊封裝的連接品質低於打線接合封裝的連接 品質。因此，需要改善連接品質，以及用於製造過程中的 連接品質之檢查測試的建立之技術。 用於連接品質的某些檢查測試係藉由目視檢查或藉由 使用測試墊而達成。在凸塊封裝的半導體積體電路中，大 部分的連接係僅建立於半導體晶片之間，並且使用凸塊的 大部分連接並未曝露於外部，使得由於有限的空間而導致 -5- 1299791 、.（3) 很難提供測試墊。因此’會使用判斷是否可在半導體晶片 之間傳送及接收訊號’以測試半導體晶片的連接之方法。 特別而言，第一半導體晶片的輸出訊號會輸入至第二半導 體晶片，並且判斷第二半導體晶片是否可接收此輸出訊號 ，以檢查兩個晶片的連接（見例如是日本已審查的專利申 請案公開號3 -5 1 3 06及日本未審查的專利申請案公開號2-99877 ) 〇 > 在近來的半導體積體電路中，一般而言，JTAG (其 爲聯合測試行動小組所採用的標準且用來當作IEEE標準 1 1 49.1 - 1 990「標準測試存取埠及邊界掃瞄架構」）元件係 嵌入於半導體晶片上。這樣可輕易地從第一半導體晶片輸 出訊號，以及於第二半導體晶片接收此訊號，並且可使上 述的連接測試輕易地進行。 【發明內容】 | 在以上所提及的公開案中所揭露之連接測試方法中， 雖然可判斷半導體晶片是否連接，但是很難測試半導體晶 片連接的程度。 同時，由於半導體積體電路近來的高密度封裝，所以 凸塊封裝中所使用的凸塊尺寸已逐年降低。在製造過程中 ，凸塊可以離正常位置的差値進行連接，但是某種程度會 導致不可靠連結。 若將此種不可靠連結的半導體裝置組裝成電子設備旦 販賣爲市場上的產品，凸塊處的連接失敗會取決於使用瓌 -6 - ,(4) 1299791 境而發生。特別而言，在產品係用於溫度及/或濕度的差 異很大之處的環境中’連接失敗更可能會發生。 因此，藉由測試凸塊的連接狀態而消除不可靠連結裝 置可改善封裝品質。 測試凸塊的連接狀態之一種方法爲從第一半導體裝置 輸出訊號，並且量測第二半導體晶片接收到此訊號時的電 流値，以量測連接電阻値。 量測電流値，以量測連接電阻値之方法將參考圖4做 詳細的說明。圖4係系統級封裝半導體積體電路200 (之 後稱爲「SiP半導體積體電路」）的圖形，係顯示量測電 流値，以測試半導體晶片之間的連接狀態之方法。 如圖4中所顯示，SiP半導體積體電路200包括第— 半導體晶片2〇1及第二半導體晶片202，並且半導體晶片 20 1及202係使用凸塊203連接。凸塊203爲所謂的內部 凸塊，其僅提供半導體晶片201與202之間的連接，並且 未連接至任何元件。 第一半導體晶片201包括兩顆電晶體210及21 1 ,用 以從來自內部電路2 1 2的訊號及來自輸入端204的訊號中 ，選擇輸出至第二半導體晶片2 02的訊號。 第一半導體晶片202包括兩顆電晶體220及221，用 以從來自第一半導體晶片2 0 1的訊號及來自內部電路2 2 2 的訊號中，選擇輸出至輸出端205的訊號。 在具有上述結構之半導體積體電路200中，爲了測試 半導體晶片201與202之間的連接狀態，首先，電晶體 1299791 ,(5) 21 1及220會導通且電晶體210及221會關閉，藉此經由 電晶體211及220與凸塊203，而使輸入端204與輸出端 205連接。 然後，LSI測試器23 0於輸入端204與輸出端205之 間施加電壓，並且量測流於其間的電流，而量測出輸入端 204與輸出端205之間的電阻値Rtotal。 電阻値Rtotal爲電晶體21 1及220的導通電阻Ra及 _ Rb與凸塊連接電阻RB之總和，如以下的方程式所示：

Rtotal = Ra+ Rb + Rb ···方程式（1) 因此，一旦決定出電晶體21 1及220的導通電阻Ra 及Rb，凸塊2 0 3的電阻値RB係藉由L SI測試器2 3 0所量 測出的電阻値Rtotal減去電晶體211及220的導通電阻 Ra及Rb而決定出來。 然而，電晶體的導通電阻時常爲數百歐姆，而凸塊電 {〇 阻一般爲1歐姆或更低。因此，藉由使用上述的計算，很 φ 難精確地量測出凸塊電阻。另外，電晶體的導通電阻因生 產等的變化而有約20%的變化，因此很難量測出導通電阻 〇 另外，在此測試方法中，需逐一量測凸塊電阻，因此 需要很長的測試時間。 另外，單一輸入與輸出電路需要兩顆電晶體。因此， 若連接於半導體晶片之間的大量凸塊存在，製造半導體晶 片上的電晶體之空間及聚集電晶體的接線空間會很大，這 樣會很昂貴。 -8 - 1299791 • (6) 因此希望提出一種半導體積體電路，以及測試半導體 積體電路之間的連接狀態之方法，其中可精確地測試經由 凸塊而連接的半導體積體電路之連接狀態。 根據本發明的一實施例，半導體積體電路包含輸入端 及連接至該輸入端的輸入電路，此半導體積體電路包括以 下的元件。測試電路係置於輸入端與輸入電路之間，並且 改變輸入端與預定電位之間的電阻値。測試端係用以使測 g 試電路運作。因此可精確地偵測出用於半導體晶片之間的 連接之凸塊的連結失敗。 根據本發明的另一實施例，半導體積體電路包含複 數個輸入端及對應地連接至該等輸入端的複數個輸入電路 ，此半導體積體電路包括以下的元件。複數個測試電路係 置於輸入端與輸入電路之間，並且改變輸入端與預定電位 之間的電阻値。共同測試端係用以使複數個測試電路運作 。因此可精確地偵測出用於半導體晶片之間的連接之凸塊 I 的連結失敗。另外，用於半導體晶片的單一測試端係足以 用來測試，因此可防止半導體晶片的接線數增加。 測試電路可根據施加至測試端的電壓而改變輸入端與 預定電位之間的電阻値。因此，僅藉由改變施加至測試端 的電壓，可精確地偵測出用於半導體晶片之間的連接之凸 塊的連結失敗。 用於輸入電路的一部分保護電路係由測試電路所組成 。因此，一部分保護電路也可用來當作測試電路，因此可 防止電路數進一步地增加。 -9- .(7) 1299791 根據本發明的另一實施 的輸出端與第二半導體積體 之方法包括控制第一半導體 位準的電壓；控制置於第二 與預定電位之間的電阻値之 變；比較輸入端的電壓與第 値；以及根據比較步驟的結 I 此可精確地偵測出用於半導 結失敗。另外，用於半導體 測試，因此可防止半導體晶 測試電路可藉由施加預定電 端係用於第二半導體積體電 此方法可更包括根據比較步 驟。因此，可取決於半導體 。因此，不需預先設定臨界 【實施方式】

本發明的一實施例將於 本發明的一實施例之半導體 示根據本發明的一實施例之 狀態之原理的圖形。圖3係 測試半導體裝置中的凸塊連 如圖1中所顯示，根據 置1包括第一半導體晶片1C 例，測試第一半導體積體電路 電路的輸入端之間的連接狀態 積體電路，自輸出端輸出預定 半導體積體電路且改變輸入端 測試電路，使輸入端的電壓改 二半導體積體電路的預定臨界 果，測試連接狀態之步驟。因 體晶片之間的連接之凸塊的連 晶片的單一測試端係足以用來 片的接線數增加。 壓至測試端而進行控制，測試 路，以使測試電路運作，以及 驟的結果，重置預定電壓的步 積體電路的特性來設定測試端 値。 之後做說明。圖1係顯示根據 裝置的外觀之圖形。圖2係顯 測試半導體裝置中的凸塊連接 顯示根據本發明的一實施例之 接狀態之運作的圖形。 本發明的一實施例之半導體裝 >(根據本發明的一實施例之第 -10- (8) 1299791 一半導體積體電路）及第二半導體晶片20(根據本發明的 一實施例之半導體積體電路或第二半導體積體電路）。半 導體裝置1具有層疊式晶片堆疊SiP結構，其中置於第一 半導體晶片1 0上的電極1 6及置於第二半導體晶片20上 的電極26係經由凸塊 30而連接。 第二半導體晶片20具有複數個電極27，其位於與配 置電極26的表面相對之表面上，電極26係配置用來使半 導體裝置1連接至電氣裝置或類似裝置的基板，以及電極 27具有凸塊32。在使所使用的項目「凸塊」意謂複數個 凸塊或單一凸塊。在圖1中，參考標號16、26、以及27 中的每一參考標號代表一電極，而參考標號3 0及3 2中的 每一參考標號代表一凸塊。然而，如圖1中所顯示，可提 供複數個電極及凸塊。 相關於兩個半導體晶片1 0及2 0係經由複數個凸塊3 0 而連接之半導體裝置1，用來測試凸塊3 0的連接狀態之配 置將特別參考圖2做說明。 如圖2中所顯示，在根據此實施例的半導體裝置1中 ，第一半導體晶片1 0具有輸出緩衝器n，而第二半導體 晶片2 0具有輸入緩衝器2 3。輸出緩衝器1 1係經由第一半 導體晶片1 〇的電極1 6、凸塊3 0、以及第二半導體晶片2 0 的電極26而連接至輸入緩衝器23，並且來自第一半導體 晶片1 〇的訊號會經由電極1 6、凸塊3 0、以及電極2 6而 輸入至第二半導體晶片20，以進行處理。連接至輸出緩衝 器1 1的電極1 6之後係稱爲「輸出端」，而連接至輸入緩 -11 - '1299791 .(9) 衝器23的電極26之後係稱爲「輸入端」。 -在第二半導體晶片20的輸入緩衝器23之逆流中（亦 即，在輸入端26與輸入緩衝器23之間），會提供根據本 發明的一實施例之測試電路21及抗靜電放電、電湧等之 保護輸入緩衝器23的保護電路22。例如，保護電路22可 由MOS電晶體或使用接面的二極體所組成。 電極27a (其爲第二半導體晶片20的電極27其中之 φ 一）係用以使測試電路21運作。電極27a之後係稱爲「 測試端」。 如圖2中所顯示，輸出緩衝器1 1係由p通道電晶體 1 1 a及η通道電晶體所組成。測試電路2 1係由η通道電晶 體21 a所組成。保護電路22係由ρ通道電晶體及η通道 電晶體所組成。輸入緩衝器2 3係由ρ通道電晶體及η通 道電晶體所組成。 在具有上述結構之半導體裝置1中，用來測試凸塊3 〇 % 的連接狀態之測試裝置40係經由凸塊32而連接至第二半 導體晶片2 0的電極2 7。測試裝置4 0控制半導體裝置1， 以測試凸塊3 0的連接狀態。藉由測試裝置4 0的測試方法 將特別做說明。 首先，測試裝置40經由第二半導體晶片20的預定凸 塊3 2及電極2 7控制第一半導體晶片丨〇及第二半導體晶 片2 0，以自第一半導體晶片1 〇的輸出緩衝器1 1輸出高位 準（Vdd)訊號’以及將第二半導體晶片20的輸入緩衝器 23中之輸入結果輸出至測試裝置40。 -12- 1299791 do) 然後，測試裝置40將預定電壓V 1施加至與用於第二 半導體晶片20的測試端27a對應之凸塊，並且使測試電 路2 1的電晶體2 1 a運作於未飽和運作狀態中。然後，當 改變施加電壓V 1時，測試裝置 40會偵測臨界電壓Vt， 以偵測出輸入緩衝器23中的高位準電壓，以及此時所施 加的電壓V 11。 若輸出緩衝器1 1的電晶體1 1 a之導通電阻係由Rp所 | 表示，凸塊3 0的連接電阻係由RB所表示，以及有關施加 電壓V 11之電晶體2 1 a的導通電阻係由RN所表示，會符 合以下的方程式：

Vt/Vdd = RN/ ( RP+ Rb+ Rn ) …方程式（2) 因此，例如，當 Vt =1.5V，Vdd = 3V，Rp =500Ω ，以 及凸塊30的連接電阻RB具有0至5Ω的正常範圍時，導 通電阻Rn具有以下的範圍： 5 00 ( Ω ) ^ RN ^ 5 05 ( Ω ) | 測試裝置40將電壓施加至電晶體2 1 a，使得導通電阻Rn 具有上述的範圍中之値，藉此精確地測試凸塊連接狀態。

Vt、Vdd、以及Rp之値取決於半導體晶片10及20中 之輸入緩衝器1 1及輸出緩衝器23的電晶體尺寸，與晶圓 製程。Rn之値除了取決於施加至保護電路22的電壓V 1 之外，還取決於保護電路22的電晶體尺寸及晶圓製程。 在半導體晶片的製造過程中，這些電阻的特性會有約 ±20%的變化。在此種情況中，若凸塊連接電阻RB僅藉由 方程式（2 )進行量測，會產生問題。 -13- (11) 1299791 另一方面，若電晶體尺寸相同，倂入相同半導體晶片 中之相同型式的電晶體（例如，P通道電晶體）有相同的 製造條件，以及這些電晶體的特性之變化很小，並且相互 很靠近。 因此，在半導體裝置1中，在半導體晶片10及20包 括複數個輸入緩衝器及輸出緩衝器的情況中，只要電晶體 的配置、尺寸、以及型式相同，輸入緩衝器或輸出緩衝器 0 的緩衝器特性實質上相同。在在半導體晶片1 0及20包括 複數個保護電路的的情況中，只要電晶體的配置、尺寸、 以及型式相同，保護電路的特性實質上也相同。 可藉由使用上述的此失敗及方程式（2 )測試凸塊的 連接狀態之半導體裝置1 00及測試裝置40將特別參考圖3 做說明。 與半導體裝置1相同的是，半導體裝置1〇〇也爲層疊 式晶片堆疊SiP半導體裝置，其中第一半導體晶片110( φ 根據本發明的一實施例之第一半導體積體電路）及第二半 導體晶片1 2 0 (根據本發明的一實施例之半導體積體電路 或第二半導體積體電路）係經由凸塊τ 3 〇而連接。半導體 裝置1 ο 〇的外觀與圖1中所顯示的半導體裝置1之外觀類 似，並且相對的元件會給予藉由將1 〇 〇加入圖1中所顯示 的對應元件之參考標號而得到之參考標號。 第一半導體晶片110包括用以自內部電路115輸出資 料之輸出緩衝器1 1 1 a至1 1 1 d、分別連接至輸出緩衝器 111a至llld之電極116a至116d、電極ll6e至116g、分 -14- .(12) 1299791 別連接至電極116e至116g之測試電路112a至112c、分 別連接至測試電路112a至112c之保護電路113a至113c 、以及分別連接至保護電路1 1 3 a至1 1 3 c之輸入緩衝器 114a至114c，用以將輸入至電極116e至116g的訊號輸 出至內部電路1 1 5。 第二半導體晶片120包括電極126a至126d、分別連 接至電極126a至126d之測試電路121a至121d、分別連 接至測試電路121a至121d之保護電路122a至122d、分 別連接至保護電路122a至122d之輸入緩衝器123a至 123d，用以將輸入至電極126a至126d的訊號輸出至內部 電路1 2 5、用以自內部電路1 2 5輸出資料之輸出緩衝器 124a至124c、以及分別連接至輸出緩衝器124a至124c 之電極126e至126g。 第二半導體晶片120進一步包括複數個電極127，其 位於與配置電極1 2 6的表面相對之表面上，並且電極1 2 7 a (其爲電極1 2 7的其中之一）係用以使測試電路1 1 2 a至 1 1 2 c及1 2 1 a至1 2 1 d運作。電極1 2 7 a之後係稱爲「測試 端」。分別連接至輸入緩衝器114a至114 c之電極116e 至1 1 6 g，以及分別連接至輸入緩衝器1 2 3 a至1 2 3 d之電極 126a至126d之後係稱爲「輸入端」。分別連接至輸出緩 衝器1 1 la至1 1 Id之電極1 16a至1 16d，以及分別連接至 輸出緩衝器124a至124c之電極126e至126g之後係稱爲 「輸出端」。 用於第一半導體晶片1 1 0的輸出緩衝器1 1 1 a至1 1 1 d -15- (13) 1299791 係分別經由電極1 1 6 a至1 1 6 d、凸塊1 3 0 a至1 3 0 d、以及 電極126a至126d，而連接至用於第二半導體晶片12〇的 輸入緩衝器123a至123d。來自第一半導體晶片H0的訊 號係輸入至第二半導體晶片1 20，以進行處理。 用於第二半導體晶片120的輸出緩衝器124a至124c 係分別經由電極126e至126g、凸塊130e至130g、以及 電極116e至116g，而連接至用於第一半導體晶片110的 $ 輸入緩衝器114a至114c。來自第二半導體晶片120的訊 號係輸入至第一半導體晶片1 1 0，以進行處理。 在第一半導體晶片110的輸入緩衝器114a至114c之 逆流中（亦即，在輸入緩衝器1 14a至1 14c與電極1 16e 至1 1 6 g之間），分別會提供測試電路1 1 2 a至1 1 2 c及抗 靜電放電、電湧等之保護輸入緩衝器1 1 4a至1 1 4c的保護 電路113a至113c。在第二半導體晶片120的輸入緩衝器 123a至123d之逆流中（亦即，在輸入緩衝器123a至 φ 1 2 3 d與電極1 2 6 a至1 2 6 d之間），分別會提供測試電路 1 2 1 a至1 2 1 d及抗靜電放電、電湧等之保護輸入緩衝器 123&至123d的保護電路122a至I22d。 輸出緩衝器111a至llid及124a至124c符合且具有 與上述的輸出緩衝器1 1相同之配置。輸入緩衝器n 4a至 lJ4c及123a至123d符合且具有與上述的輸入緩衝器23 相同之配置。保護電路113a至U3c及i22a至122d符合 且具有與上述的保護電路22相同之配置。測試電路1〗 至U 2c及1 2 1 a至1 2 1 d符合且具有與上述的測試電路2 ι -16- (14) 1299791 相同之配置。然而，輸出緩衝器llla至ii1(j及124a至 124c、輸入緩衝器H4a至114c及123a至123d、保護電 路1 1 3 a至1 1 3 c及1 2 2 a至1 2 2 d、以及測試電路1 1 2 a至 112c及12 1a至121d之電晶體尺寸係與圖2中所顯示之對 應的衝益及電路之電晶體尺寸不同。 輸出緩衝器1 1 1 a至1 1 1 d的導通電阻相同（亦即， RP a)，並且輸出緩衝器124a至124c的導通電阻相同（ I 亦即，RPb)。輸入緩衝器123a至123d的臨界電壓相同 (亦即，Vta)，並且輸入緩衝器！ 14a至丨14c的臨界電 壓相同（亦即，Vtb )。測試電路1 2 1 a至1 2 1 d之未飽和 區的特性相同，並且測試電路1 1 2a至1 1 2c之未飽和區的 特性相同。 在具有上述結構之半導體裝置1 〇 〇中，用來測試凸塊 1 3 0的連接狀態之測試裝置1 4 0係經由凸塊1 3 2而連接至 第二半導體晶片1 2 0的電極1 2 7。測試裝置4 0控制半導體 φ 裝置1 00，以測試凸塊1 30的連接狀態。藉由測試裝置 1 40的測試方法將特別做說明。 首先，測試裝置1 4 0經由第二半導體晶片1 2 0的預定 凸塊1 3 2控制第一半導體晶片1 1 〇及第二半導體晶片1 2 〇 ，以自第一半導體晶片1 1 0的輸出緩衝器1 1 1 a輸出高位 準（Vdd )訊號，以及將第二半導體晶片12〇的輸入緩衝 器123a中之輸入結果輸出至測試裝置140。 然後，測試裝置1 40將預定電壓V2施加至與用於第 二半導體晶片120的測試端127a對應之凸塊，並且使測 -17- (15) 1299791 試電路1 2 1 a的電晶體運作於未飽和運作狀態中。然後， 當改變施加電壓V2時，測試裝置140會偵測臨界電壓 Vta ( Vin)，以偵測出輸入緩衝器123a中的高位準電壓 ，以及此時所施加的電壓V2t。 測試裝置140將電壓V2t儲存於儲存單元141中。 若輸出緩衝器Ula的電晶體之導通電阻係由Rp所表 示，凸塊1 3 0的連接電阻係由RB所表示，有關施加電壓 V2t之電晶體121a的導通電阻係由Rn所表示，以及電壓 Vin係輸入至施加電壓V2t的輸入緩衝器123a，會符合以 下的方程式：

Vin/Vdd = RN/ ( Rp+ Rb+ Rn) …方程式（3) 當凸塊1 3 0的連接狀態正常時，凸塊1 3 0的連接電阻 Rb爲數歐姆或更低，並且電阻Rp及Rn具有比電阻RB的 値大兩到三個大小級之値。因此，當凸塊1 3 0的連接狀態 正常時，凸塊1 3 0的連接電阻RB會小到可以忽略。 g 另一方面，當凸塊1 3 0的連接狀態不正常或異常時， 連接電阻Rb會比連接狀態正常時之値大兩到三個大小級 〇 因此，會符合以下的方程式 正常連接狀態中的Rb : ...方程式（4 ) .··方程式（5 )

Vin/Vdd ^ K/ ( 1 + K ) 異常連接狀態中的以8:

Vin/Vdd = κ/ ( 1 + M + K ) 其中 K= RN/Rp 及 M= RB/Rp。 -18- .(16) 1299791 因此，當凸塊1 3 0的連接狀態不正常或異常時 値很小。，此意謂甚至當施加至測試電路的電晶體 很低時，輸出緩衝器會輸出高電壓。 例如，當 Vt =1 .5 V，Vdd = 3 V，Rp =500 Ω ，以 1 3 Ο的連接電阻Rb具有〇至5 Ω的正常範圍時，1 具有 5 00 ( Ω ) S RN S 5 0 5 ( Ω )的範圍： 當凸塊130的連接電阻RB具有50Ω或更高的 圍時，異常連接狀態中的電阻Rn具有5 5 0 ( Ω )= 範圍。 當測試電路的施加電壓V2增加時，電阻RN之 的很小，而當施加電壓V2降低時’電阻RN之値會 大。因此，測試電路的施加電壓 V2可爲低於儲 141中所儲存的電壓V2t之電壓V2t’。因此可達成 置1 4 0的測試運作。 特別而言，測試裝置1 40會將低於儲存單元 儲存的電壓V2t之電壓V2t’（預定電壓V3)施加 端1 2 7 a。電壓V 3係取決於輸出緩衝器及輸入緩衝 性之預定電壓，用以判斷凸塊1 3 0的連接狀態之異 且係儲存於儲存單元1 4 1中。 然後，第一半導體晶片1 1 0及第二半導體晶片 經由第二半導體晶片1 2 0的凸塊1 3 2進行控制，以 第一半導體晶片1 1 0的輸出緩衝器1 1 1 b至1 1 1 d輸 準（Vdd)訊號，以及將第二半導體晶片120的輸 器1 2 3 b至1 2 3 d中之輸入結果輸出至測試裝置1 4 0 ，K的 之電壓 及凸塊 I阻Rn 異常範 g Rn之 値會變 變的很 存單元 測試裝 U中所 至測試 器的特 常，並 120係 同時自 出高位 入緩衝 -19- ,(17) 1299791 當輸入緩衝器123b至123d中的任何輸入結果係處於 高位準時，可判斷出與輸入高位準訊號的輸入緩衝器對應 之凸塊1 3 0的連接狀態不正常。 在測試裝置140中，當測試凸塊130的連接狀態時， 會選擇具有等效特性之輸入緩衝器的其中之一’並且電壓 會施加至測試電路的輸入，使得電壓會設定爲藉由將預定 値加上所選擇的輸入緩衝器之臨界電壓Vta而得到的電壓 I 。另一種是，可選擇複數個輸入緩衝器，並且當改變施加 至測試端1 27a的電壓時，可決定出使所有選擇的輸入緩 衝器能偵測高位準訊號之電壓V2t。再者，在此情況中， 依據電壓V2t，可偵測出與具有相同特性之此組輸入緩衝 器及輸出緩衝器之凸塊的連接狀態之異常。 同樣地，之後，測試裝置1 40會檢查具有相同特性之 這些組的輸入緩衝器及輸出緩衝器，以循序地測試與輸入 緩衝器及輸出緩衝器對應之凸塊的連接狀態，藉此可精確 φ 地偵測出半導體裝置1 00中之複數個凸塊的連接狀態之異 常。 如以上所述，在根據此實施例的半導體裝置1 00及測 試裝置1 40中，複數個測試電路係置於倂入半導體裝置 1 00中的半導體晶片之複數個輸入端與複數個輸入緩衝器 之間’並且測試電路係藉由共同測試端進行運作。測試裝 置1 40會將電壓施加至測試端，以使測試電路運作，並且 會依據某些輸入緩衝器的輸出結果而決定出及儲存參考電 壓。測試裝置1 4 0進一步會將參考電壓施加至測試端，並 -20- .(18) 1299791 且從遺留的輸入緩衝器之輸出結果中，判斷凸塊的連接狀 態之異常。 參考電壓的決定及依據參考電壓進行判斷係僅用於具 有相同特性之一組輸入緩衝器及輸出緩衝器。當複數組存 在時，參考電壓的決定及依據參考電壓進行判斷係用於每 一組。 因此，根據此實施例的半導體裝置及測試裝置，複數 個測試電路係置於倂入半導體裝置中的半導體晶片之複數 個輸入端與複數個輸入緩衝器之間，並且這些測試電路係 藉由單一測試端進行運作。因此，可精確地偵測出用於半 導體晶片之間的連接之凸塊的連結失敗。 另外，用於半導體晶片的共同測試端係足以用來測試 ，因此可防止半導體晶片的接線數增加。 再者，可同時測試與具有相同特性的數組輸入緩衝器 及輸出緩衝器對應之凸塊的連接，因此與測試凸塊的個別 連接相較，可大大地降低測試時間。 若同時測試數百個凸塊，會需要數安培或更大的電流 ，而導致電源供應線的電位差，而使測試精確度降低。限 制同時自輸出緩衝器輸出的高位準訊號之數量，藉此可避 免此問題。 然而，在上述的實施例中，爲了測試凸塊連接狀態’ 測試電路會置於輸入端與接地電位之間，並且測試電路係 用來改變輸入端與接地電位之間的電阻値，可使用反向配 置。亦即，P通道電晶體可用來當作測試電路。此測試電 -21 - (19) 1299791 路可置於輸入端與Vdd電位之間，並且測試電路可用來改 變輸入端與Vdd電位之間的電阻値。低位準訊號可自輸出 緩衝器輸出，藉此測試凸塊的連接狀態。 另一種是，保護電路中的一個電晶體可用來當作測試 電路。例如，在藉由自輸出緩衝器輸出高位準訊號而進行 的測試之情況中，保護電路中的η通道電晶體也可用來當 作測試電路。在藉由自輸出緩衝器輸出低位準訊號而進行 的測試之情況中，保護電路中的ρ通道電晶體也可用來當 作測試電路。這樣可防止電路數進一步地增加。 熟習此項技術者應該瞭解到的是，各種修飾、組合、 子組合、以及變化可依據後附的申請專利範圍及其等效之 範圍內之設計需求及此範圍的其他因素而產生。 【圖式簡單說明】 圖1係顯示根據本發明的一實施例之半導體裝置的外 I 観之圖形； 圖2係顯示根據本發明的一實施例之測試半導體裝竄 中的凸塊連接狀態之原理的圖形； 圖3係顯示根據本發明的一實施例之測試半導體裝寘 中的凸塊連接狀態之運作的圖形；以及 圖4係SiP半導體積體電路的圖形，係顯示量測電流 値’以測試半導體晶片之間的連接狀態之方法。 【主要元件符號說明】 -22- (20) (20)1299791 1 :半導體裝置 1 〇 :第一半導體晶片 1 1 :輸出緩衝器 1 1 a : p通道電晶體 1 6 :電極 20 :第二半導體晶片 2 1 :測試電路 2 1 a : η通道電晶體 22 :保護電路 23 :輸入緩衝器 2 6 :電極 2 7 :電極 2 7 a :電極 3 0 :凸塊 3 2 :凸塊 40 :測試裝置 100 :半導體裝置 1 1 〇 :第一半導體晶片 1 1 1 a :輸出緩衝器 1 1 1 b :輸出緩衝器 1 1 1 c :輸出緩衝器 1 1 1 d :輸出緩衝器 1 1 2 a :測試電路 112b :測試電路 -23- (21) (21)1299791 112c :測試電路 1 1 3 a :保護電路 113b :保護電路 1 1 3 c :保護電路 1 1 4 a :輸入緩衝器 1 1 4 b :輸入緩衝器 1 14c :輸入緩衝器 1 1 5 :內部電路 1 1 6 a :電極 1 1 6 b :電極 116c:電極 1 1 6 d :電極 1 1 6 e :電極 1 1 6 f :電極 1 1 6 g :電極 120 :第二半導體晶片 1 2 1 a :測試電路 1 2 1 b :測試電路 1 2 1 c :測試電路 1 2 1 d :測試電路 122a :保護電路 122b :保護電路 122c :保護電路 122d :保護電路 -24- (22) 1299791

123a :輸入緩衝器 123b :輸入緩衝器 123c :輸入緩衝器 123d :輸入緩衝器 124a :輸出緩衝器 124b :輸出緩衝器 124c :輸出緩衝器 125 : 內部電路 12 6a :電極 126b :電極 126c :電極 1 26d :電極 1 26e :電極 126f :電極 126g :電極 127 ： 電極 127a :電極 130 ： 凸塊 130a :凸塊 130b :凸塊 130c :凸塊 1 30d :凸塊 1 30e :凸塊 1 3 0 f :凸塊 (23) (23)

1299791 130g :凸塊 132 :凸塊 140 :測試裝置 141 :儲存單元 200 :系統級封 201 :第一半導 202 :第二半導 203 :凸塊 204 :輸入端 205 :輸出端 2 1 0 :電晶體 2 1 1 :電晶體 2 1 2 :內部電路 2 2 0 :電晶體 221 :電晶體 2 2 2 :內部電路 230 ： LSI 測試 裝（SiP)半導體積體電路 Η* Θ LL. 體晶片 體晶片 -26-

Claims (1)

1299791 十、申請專利範圍 第95 1 1 2474號專利申請案 中文申請專利範圍修正本 民國97年3月4日修正 1· 一種半導體積體電路，包含輸入端及連接至該輸 入端的輸入電路，該半導體積體電路包括： 測試電路，置於該輸入端與該輸入電路之間’並且改 φ 變該輸入端與預定電位之間的電阻値；以及 測試端，使該測試電路運作。 2· —種半導體積體電路，包含複數個輸入端及對應 地連接至該等輸入端的複數個輸入電路，該半導體積體電 路包括： 複數個測試電路，置於該等輸入端與該等輸入電路之 間，並且改變該等輸入端與預定電位之間的電阻値；以及 共同測試端，使該等測試電路運作。 0 3.如申請專利範圍第1或2項之半導體積體電路， 其中該測試電路根據施加至該測試端的電壓而改變該輸入 端與該預定電位之間的該電阻値。 4. 如申請專利範圍第1或2項之半導體積體電路， 其中用於該輸入電路的一部分保護電路係由該測試電路所 組成。 5. —種測試第一半導體積體電路的輸出端與第二半 導體積體電路的輸入端之間的連接狀態之方法，該方法包 括下列步驟： 1299791 控制該第一半導體積體電路，自該輸出端輸出預定位 準的電壓； 控制置於該第二半導體積體電路且改變該輸入端與預 定電位之間的電阻値之測試電路，使該輸入端的電壓改變 9 比較該輸入端的該電壓與該第二半導體積體電;路的預 定臨界値；以及 根據該比較步驟的結果，測試該連接狀態。 6.如申請專利範圍第5項之方法，其中該測試電路 係藉由施加預疋電壓至測試知而進行控制，該測試端係用 於該第二半導體積體電路，以使該測試電路運作，以及 該方法更包括根據該比較步驟的結果，重置該預定電 壓的該步驟。 7 · —種系統級封裝，其包含使用凸塊來予以連接之 第一半導體積體電路與第二半導體積體電路，該系統級封 裝包括： 複數個輸入端； 輸入電路，對應地連接至該等輸入端； 複數個測試電路，置於該等輸入端與該等輸入電路之 間，並且改變該等輸入端與預定電位之間的電阻値；以及 共同測試端，使該等測試電路運作。