TWI298990B - Method and apparatus for routing a differential pair on a printed circuit board - Google Patents

Method and apparatus for routing a differential pair on a printed circuit board Download PDF

Info

Publication number
TWI298990B
TWI298990B TW095109994A TW95109994A TWI298990B TW I298990 B TWI298990 B TW I298990B TW 095109994 A TW095109994 A TW 095109994A TW 95109994 A TW95109994 A TW 95109994A TW I298990 B TWI298990 B TW I298990B
Authority
TW
Taiwan
Prior art keywords
wiring
group
metal layer
circuit board
printed circuit
Prior art date
Application number
TW095109994A
Other languages
English (en)
Other versions
TW200640306A (en
Inventor
John C Barron
Peter J Bartels
Gary R Burhance
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of TW200640306A publication Critical patent/TW200640306A/zh
Application granted granted Critical
Publication of TWI298990B publication Critical patent/TWI298990B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Telephone Exchanges (AREA)

Description

1298990 九、發明說明： 【發明所屬之技術領域】 本發明概言之係關於差分對且更具體而言係關於在印刷 電路板上安排差分對路徑。 【先前技術】 例如放大器電路等許多電子電路係利用差分對來傳送信 號。含有雙絞線對之電纜係一種用於傳送差分信號之習知 途徑。儘管含有雙絞線對之電纜會提供較佳之抗雜訊性， 然而其在微電子世界中卻不切合實際。在微電子電路中安 排差分信號之路徑時，通常一直係使用在印刷電路板上並 排敷設之佈線。圖1顯示由在印刷電路板1 〇 6上並排敷設並 轉接至電子組件108之佈線102、104所形成的一差分對1〇〇 之路徑。然而，該等平行的線1 〇2、1 〇4往往會自田比鄰電路 上拾取信號，從而在線上引起雜訊。若該兩條線自不同的 源吸收雜訊，則信號可能會變得不平衡且雜訊位準差可能 會傳遞至放大級。 相應地，需要提供一種供用於電子電路中之改良之差分 對。 【發明内容】 簡言之’根據本發明，在本文中提供一種緊密地模擬電 纜中之雙絞線對之差分對。根據本發明，提供一種印刷電 路板’其包括至少一個具有兩個毗鄰金屬層之高密度互連 卿)基板，該高密度互連基板上敷設有一使用該兩個毗鄰 金屬層形成一第-鑛齒形圖案之第一佈線、_使用該等相 109495.doc 1298990 信號 同=屬層形成一第二鑛齒形圖案之第二佈線，其中該第 錯齒形圖案相交疊以在該兩個佈線之間提供正交 【實施方式】 又互連(HDI)通常定義為可進行雷射鑽孔並然後鍍 復以將一頂部金屬声雷万；鱼$ τ : 丨士屬層電互連至下一金屬層之介電基板。由 ；路（I50 μΐη)及捕獲銲墊（<400 μηι)比在傳統PCB技術 籲+所用的變小且連接銲塾密度（>20個銲墊/⑽比在傳統 PCB技術中所用的變高，因而hdi技術使人們能夠使用更細 小的線及空間（<75_。顧用於減小尺寸及重量、以及增 強電效此。根據本發明形成之差分對利用η〇ι來提高差分對 ' 之共模拒斥比（CMRR)。 圖2-5顯示一根據本發明來安排路徑之差分對2〇〇。圖2顯 示俯視圖，其中以部分剖視圖來顯示一内層。圖3顯示頂 部金屬層，圖4顯示内金屬層且圖5顯示一剖視圖。 • 印刷電路板202包括一具有第一及第二金屬層212、218 之高密度互連（HDI)基板204,第一及第二金屬層212、218 上蝕刻第一及第二佈線206、208以形成一根據本發明之差 分對200。根據本發明形成之差分對2〇〇向或從一電子組件 23 0傳送差分信號。根據本發明，第一佈線2〇6係由以一第 一預定角度Θ 214蝕刻於第一金屬層212上之第一組上部佈 線部分210及以一與第一預定角度214正交之角度ψ 22〇蝕 刻於第二金屬層2 18上之第二組下部佈線部分2 16形成。微 通路222將第一組上部佈線部分2丨〇耦接至第一組下部佈線 109495.doc 1298990 部分216。第二佈線208係由在第一組上部佈線部分210之間 以第一預定角度214蝕刻於第一金屬層212上之第二組上部 佈線部分224形成。一第四組下部佈線部分226在第二組下 部佈線部分216之間以與第一預定角度正交之角度22〇#刻 於第二金屬層21 8上。微通路228將第三組上部佈線部分224 耦接至第四組下部佈線部分226。 根據本發明以正交方式安排差分對2〇〇之路徑必然會平 衡該對中之雜訊位準。因此，可在該差分對下方、此鄰該 差分對來安排其他組件232、234且對雜訊之影響微乎其 微。另外，可將鋸齒形圖案之跡線寬度及間距選擇成使HDI 板之介電常數提供一會正面影響電路效能之預定電容量/ 平方面積。 下表顯示針對一根據本發明形成的且自各種電路向上面 注入聲頻信號的差分對所收集之資料之實例。 絕緣資料 : +25C，所需信號^^^在^評卯情況下)
跡線長度 干擾線負載阻抗=43 Ohm IM亍線之 ^(dBV) CMRR 之 提高量(dB) _ -6.9 67.6 一 0 68 _ 3.5 66.03 _ 4.6 66.6 _ 5.38 61.62 _ 5.35 60.55 _ 3.27 61.27 _ 3.25 58.25 干擾頻率 差分對(根據本發明形成） 之串擾位 "^68 -62^53 109495.doc 1298990
干擾線負載電壓=5V 干擾線負載電流=117 mA 所有量測值皆為差分值 由该負料可見’共模拒斥比（CMRR)存在明顯提高。將以 正父方式安排差分對路徑與HDI技術相組合會提供密切地 模擬雙絞線對優點之機會。根據本發明以正交方式安排差 分對之路徑在效能上優於當前所用之技術。 參見圖6 ’其顯示一種用於根據本發明安排一印刷電路板 之路徑以形成一差分對之方法6〇〇 ^方法6〇〇首先在步驟6〇2 中提供至少一個具有第一及第二金屬層iHm基板。可使用 HDI與傳統印刷電路板（例如FR4)之組合，例如1:2:1 HDI* 2:4:2職或另一選擇為，亦可使用一包含全画之板。藉 由以—第一角度604在HDI基板中的一個金屬層上安 ^ 二組佈線部分之路徑並以—第二角度_在職基板之下^ :屬層上安排一第二組佈線部分之路徑來安排差 役，該第二角度與該第一角 路 蔣兮一 , 《又止乂很據本發明，步驟6〇8 μ個金屬層互連至該下一金屬層以 組佈線部分形成差分對。 弟，，且及弟二 另等該一個金屬層 .^ ^ 如下方式來達成、屬曰⑽8之步驟係藉由 . 達成.使用微通路將第一組佈線部分中之^ , 妾弟一組佈線部分中之每隔一個佈蠄 成-第-佈線；及 個佈線，以形 绩如 、 、第一、、且與第二組佈線部分中之i μ 線相耦接以形成一第二佈線 ，之其餘佈 成差分對。視電路靡、^ 一 、、、與第二佈線即形 應用而定，將第-組佈線部分之路經安 ^9495.000 1298990 排成距第二組佈線部分—預定距離及間距，以提供一預定 的所需電容量。 根據本發明形成之差分對具有佔用空間極小之優點，從 而留出空間以供其他電路在下面的層上敷設。由於本發明 之差分對更不易受到雜訊影響，因而其他電路中之組件無 需再像先前技術之並排平行構造之情形__樣遠地與差分對 相間隔。 儘管上文係結合本發明之具體實施例來說明本發明，然 而熟習此項技術者將會容易地想出其他優點及修改形式。 因此，本發明在其更廣泛之態樣中並不僅限於所示及所述 之，、體細即、代表性裝置及例示性實例。熟習此項技術者 根據上文所述將易知各種改變、修改及變化形式。因此， 應瞭解，本發明並不受限於上述說明，而是涵蓋仍符合隨 附申請專利範圍之精神及範疇的所有此等改變、修改及變 化形式。 【圖式簡單說明】 上文僅以舉例方式參照附圖闡述了本發明之較佳實施 例，附圖中： 圖1 ·、’、員示上面安排有一先前技術差分對路徑之印刷電 路板； 圖2顯不一根據本發明來安排路徑的位於印刷電路板上 之差分對之俯視圖； 圖3顯示根據本發明形成之差分對之頂部金屬視圖； 圖4顯示根據本發明形成之差分對的一内金屬層； 109495.doc 1298990 圖5顯示一根據本發明形成之差分對之剖視圖；及 圖6顯示一種用於根據本發明在印刷電路板上安排路徑 以形成一差分對之方法。 【主要元件符號說明】 100 差分對 102 佈線 104 佈線 106 印刷電路板 108 燈組件 200 差分對 202 印刷電路板 204 高密度互連（HDI)基板 206 第一佈線 208 第二佈線 210 第一組上部佈線部分 212 第一金屬層 216 第二組下部佈線部分 218 第二金屬層 222 微通路 224 第三組上部佈線部分 226 第四組下部佈線部分 228 微通路 230 電組件 232 其他組件 234 其他組件 109495.doc -11 -

Claims (1)

1298990 十、申請專利範圍： L 一種印刷電路板，其包括： 至夕個具有第一及篦-入鹿 基板· 弟—孟屬層之高密度互連（HDI) 佈線’其由如下來形成： —第一組上部佈線部分 於該第-金屬層上；m第一預定角度㈣ • f弟二組下部佈線部分’其以-與該第-預定角度 正：,角度蝕刻於該第二金屬層上； __ 八將δ亥第一組上部佈線部分耦接至該第 一、，且下部佈線部分； - -第二佈線’其由如下來形成： ’上。卩佈線部分，其在該第一組上部佈線部 》：間以該第-預定角度蝕刻於該第-金屬層上； 第H下佈線部分’其在該第二組下部佈線部 • 》之間以與該第—預定角度正交之該角度餘刻於該第 一金屬層上； 微通路，其將該第三組上部佈線部分耦接至該第 四組下部佈線部分，·及 /第佈線與该第二佈線提供一用於傳送一差分信號 之差分對。 2. 一種印刷電路板，其包括·· 至少一個高密度互連（HDI)基板； 一第一佈線，其使用該至少一個HDI基板之兩個毗鄰金 109495.doc 1298990 屬層來形成一第一錯齒形圖案； 兩個金屬層來形成一 一第二佈線，其使用該等相同的 第二鋸齒形圖案；及 以在該兩個佈線之 *7亥第與5亥弟一錐齒形圖案相交叠 間提供正交信號。 3·如請求項2之印刷電路板，其中 、T 4弟一佈線與該第二佈矣 相隔一預定距離，以提供一由 由°亥電路板的一介電常數本 制的預定電容量/平方面積。 · 4. =項:之印刷電路板’其中該第—與該第二鑛_ 案模擬一雙絞線對。 5. 一種安排一印刷電路板之路徑之方法，其包括： 提供至少一個具有第一 (HDI)基板； 汉弟一金屬層之兩密度互達 分之路徑；以一第二自疮 ...... 第一角度在该苐二金屬層上安排一第
6. 組之路徑，該第二角度與該第-角度正交； :弟金屬層互連至該第二金屬層，以自該第一 以弟一組佈線部分形成一差分對。 如請求項5之方法，其中 該步驟包括： 中將違-個層互連至該另-個層 使用微通路將該第 至該第二組佈線部分 線；及 一組佈線部分之每隔一個佈線耦接 之每隔一個佈線以形成一第一佈 福接该第一組與該第 組佈線部分中之其餘佈線以形 109495.doc 1298990 成第二佈線，該第一佈線與該笫二佈線形成該1分對。 如％象項5之方法，其中安排該第一組與該第二組佈線部 分之路徑之該等步驟進一步包括距該第二組佈線部分一 預定距離來安排該第〆組佈線部分之路裎以提供一〜 電容量之步驟。 "預疋
109495.doc
TW095109994A 2005-03-25 2006-03-23 Method and apparatus for routing a differential pair on a printed circuit board TWI298990B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/089,986 US7375979B2 (en) 2005-03-25 2005-03-25 Method and apparatus for routing a differential pair on a printed circuit board

Publications (2)

Publication Number Publication Date
TW200640306A TW200640306A (en) 2006-11-16
TWI298990B true TWI298990B (en) 2008-07-11

Family

ID=37016066

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095109994A TWI298990B (en) 2005-03-25 2006-03-23 Method and apparatus for routing a differential pair on a printed circuit board

Country Status (3)

Country Link
US (1) US7375979B2 (zh)
CN (1) CN1838856B (zh)
TW (1) TWI298990B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626658B (zh) * 2008-07-08 2011-12-21 鸿富锦精密工业（深圳）有限公司 印刷电路板
DE102012206330B4 (de) 2012-04-17 2015-11-12 Lisa Dräxlmaier GmbH Verdrillte Leitungen durch Drucktechnologie
US9101046B2 (en) 2013-01-29 2015-08-04 Mediguide Ltd. Shielded twisted pair of conductors using conductive ink
US10820410B2 (en) * 2019-03-04 2020-10-27 Quanta Computer Inc. Loop shaped radiation reduction filter for high speed differential signal trace
CN112133687B (zh) * 2020-10-12 2023-02-21 成都振芯科技股份有限公司 一种多通道dds芯片基板封装结构及方法
CN112911802B (zh) * 2020-12-25 2022-05-10 无锡市同步电子科技有限公司 一种类双绞线错层结构的差分信号线布线方法
JP2023046880A (ja) * 2021-09-24 2023-04-05 株式会社東芝 半導体装置
CN114423156B (zh) * 2021-11-19 2024-02-13 研祥智慧物联科技有限公司 一种pcb板上ic引脚与电阻引脚之间的布线算法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761842A (en) * 1972-06-01 1973-09-25 Bell Telephone Labor Inc Twisted pair flat conductor cable with means to equalize impedance and propagation velocity
US3757028A (en) * 1972-09-18 1973-09-04 J Schlessel Terference printed board and similar transmission line structure for reducing in
JP2736107B2 (ja) * 1989-03-14 1998-04-02 株式会社東芝 信号配線基板
JPH033289A (ja) * 1989-05-30 1991-01-09 Gurafuiko:Kk ツイスト・プリント配線
US5430247A (en) * 1993-08-31 1995-07-04 Motorola, Inc. Twisted-pair planar conductor line off-set structure
US5618185A (en) * 1995-03-15 1997-04-08 Hubbell Incorporated Crosstalk noise reduction connector for telecommunication system
KR100287956B1 (ko) * 1997-12-26 2001-09-17 이 은 신 비차폐 꼬임 케이블 접속용 차등모드 누화 억제장치
CN1185912C (zh) * 2000-11-30 2005-01-19 英业达股份有限公司 印刷电路板的差动电路构造及其制法
US6744329B2 (en) * 2001-12-14 2004-06-01 Yazaki North America, Inc. Cross talk compensation circuit

Also Published As

Publication number Publication date
US7375979B2 (en) 2008-05-20
TW200640306A (en) 2006-11-16
CN1838856B (zh) 2010-05-12
US20060215375A1 (en) 2006-09-28
CN1838856A (zh) 2006-09-27

Similar Documents

Publication Publication Date Title
KR100983401B1 (ko) 다층 회로기판에서 층수를 줄이는 기술
US7411134B1 (en) Hybrid ground grid for printed circuit board
US6388890B1 (en) Technique for reducing the number of layers in a multilayer circuit board
CN102860140B (zh) 各层通过导电通孔互连的电路板
TWI326485B (en) Multilayered integrated circuit with extraneous conductive traces
JPH07152823A (ja) 多層プリント回路基板の製造方法
CN100502614C (zh) 适用于高速信号的印刷电路板结构
ATE553636T1 (de) Leiterplattentopologie für eine hochfrequenzschaltung
US6373139B1 (en) Layout for a ball grid array
JP2009021511A (ja) プリント配線基板および電子装置
JP2011018673A (ja) Ｌｓｉパッケージ、プリント基板および電子装置
JP2014107494A (ja) 多層基板、回路基板、情報処理装置、センサー装置、および通信装置
JP2008527724A (ja) 差動信号対のために改良されたシグナルインテグリティを備えるプリント回路板等
TWI298990B (en) Method and apparatus for routing a differential pair on a printed circuit board
JP2004207727A (ja) 信号伝達用多層ｐｃ基板の層数減少方法
US20050251777A1 (en) Method and structure for implementing enhanced electronic packaging and PCB layout with diagonal vias
TWI329898B (en) High density microvia substrate and carrier with high wireability , and miethod of increasing the density of holes and positioning holes or connection points on carrier
CN108401357A (zh) 一种印制电路板的布线结构
US10709019B1 (en) Printed circuit board connection for integrated circuits using two routing layers
US7107673B2 (en) Technique for accommodating electronic components on a multiplayer signal routing device
Ouyang et al. Methods to reduce crosstalk in flex circuit and PCB
JP5304185B2 (ja) プリント配線板および電子装置
US6818838B1 (en) PCB component placement and trace routing therebetween
TWI361028B (zh)
CN1971897B (zh) 球格阵列布线架构

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees