CN102860140B - 各层通过导电通孔互连的电路板 - Google Patents

各层通过导电通孔互连的电路板 Download PDF

Info

Publication number
CN102860140B
CN102860140B CN201180018633.XA CN201180018633A CN102860140B CN 102860140 B CN102860140 B CN 102860140B CN 201180018633 A CN201180018633 A CN 201180018633A CN 102860140 B CN102860140 B CN 102860140B
Authority
CN
China
Prior art keywords
hole
pair
layer
circuit board
signal path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180018633.XA
Other languages
English (en)
Other versions
CN102860140A (zh
Inventor
B·M·穆特努利
N·H·法姆
T·罗德里格斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Enterprise Solutions Singapore Pte Ltd
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN102860140A publication Critical patent/CN102860140A/zh
Application granted granted Critical
Publication of CN102860140B publication Critical patent/CN102860140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0792—Means against parasitic impedance; Means against eddy currents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

电路板包括多个层、填充以导电材料并且穿过各层的一对通孔、第一对和第二对导电信号路径、和至少部分穿过各层并且位于所述一对通孔之间的孔。所述第一对导电信号路径在第一层内被连接到所述一对通孔；所述第二对导电信号路径在第二层内被连接到所述一对通孔。所述一对通孔具有限定在第二层和底层之间的一对通孔根。差分信号将通过所述一对通孔在第一对和第二对导电信号路径之间传送。所述孔具有比各层低的介电常数，以增大所述一对通孔根的谐振频率超出差分信号的频率。

Description

各层通过导电通孔互连的电路板
技术领域
本发明一般涉及具有填充以导电材料以互连电路板的不同层的通孔的电路板。
背景技术
复杂电路板具有不同的若干层。一般来说，所述若干层包括信号层和电源/接地层，其中，每个电源/接地层是电源层或接地层。信号层一般与电源/接地层交错，使得没有两个信号层彼此直接相邻，也没有两个电源/接地层彼此直接相邻。为了互连两个信号层，可以采用穿过各层并填充以导电材料的通孔。每个信号层被电连接到通孔，使得两个信号层变成相互电连接。
发明内容
从第一方面看，本发明包含一种电路板，所述电路板包含多个层，所述多个层包括第一层、第一层下面的第二层、和底层。电路板包括填充以导电材料并且穿过各层的一对通孔。所述一对通孔具有一对通孔根。电路板包括第一层内的连接到所述一对通孔的第一对导电信号路径和第二层内的连接到所述一对通孔的第二对导电信号路径。因而，所述一对通孔根被限定在第二层和底层之间。具有频率的差分信号将通过所述一对通孔在第一对导电信号路径和第二对导电信号路径之间传送。提供用于增大通孔根的谐振频率超出差分信号的频率的装置。
优选地，所述装置包含至少部分穿过各层并位于所述一对通孔之间的一个或多个孔。所述孔具有比各层低的介电常数，以增大所述一对通孔根的谐振频率超出差分信号的频率。
优选地，所述孔完全穿过各层。
优选地，所述孔不被填充任何材料，使得环境空气位于孔内。
优选地，每个孔的半径小于每个通孔的半径。
优选地，所述孔沿着所述一对通孔的中心点之间的线布置。
优选地，所述孔包括沿着环绕所述一对通孔中的第一通孔的第一曲线布置的多个第一孔，和沿着环绕所述一对通孔中的第二通孔的第二曲线布置的多个第二孔。
优选地，每个通孔根是具有谐振频率的传输线天线。
优选地，电路板进一步包括：与所述一对通孔同心并且穿过各层的一对反焊盘；第一层上的与所述一对通孔同心并接触所述一对通孔的第一对焊盘，所述第一对焊盘连接第一对导电信号路径和所述一对通孔，第一对导电信号路径穿过所述一对反焊盘；以及第二层上的与所述一对通孔同心并接触所述一对通孔的第二对焊盘，所述第二对焊盘连接第二对导电信号路径和所述一对通孔，第一对导电信号路径穿过所述一对反焊盘，其中，每个焊盘的半径小于每个反焊盘的半径。
优选地，所述多个层包括多个信号层和多个电源/接地层，所述信号层相对于所述电源/接地层交错，使得没有两个信号层彼此直接相邻，也没有两个电源/接地层彼此直接相邻，其中，第一层和第二层都是信号层之一，以及其中，每个电源/接地层是接地层和电源层之一。
从第二方面看，本发明包括一种方法，所述方法包括：提供具有多个层、填充以导电材料并且穿过各层的一对通孔、第一对导电信号路径、以及第二对导电信号路径的电路板。所述多个层包括第一层、第一层下面的第二层、和底层。所述第一对导电信号路径在第一层内被连接到所述一对通孔，所述第二对导电信号路径在第二层内被连接到所述一对通孔。所述一对通孔具有限定在第二层和底层之间的一对通孔根。差分信号将通过所述一对通孔在第一对导电信号路径和第二对导电信号路径之间传送。所述方法包括形成至少部分穿过各层并且位于所述一对通孔之间的一个或多个孔。所述孔具有比各层低的介电常数，以增大所述一对通孔根的谐振频率超出差分信号的频率。
优选地，形成所述孔包括激光蚀刻所述孔。
优选地，所述孔完全穿过各层。
优选地，所述孔不被填充任何材料，使得环境空气位于孔内。
优选地，每个孔的半径小于每个通孔的半径。
优选地，所述孔沿着所述一对通孔的中心点之间的线布置。
优选地，所述孔包括沿着环绕所述一对通孔中的第一通孔的第一曲线布置的多个第一孔和沿着环绕所述一对通孔中的第二通孔的第二曲线布置的多个第二孔。
优选地，每个通孔根是具有谐振频率的传输线天线。
从第三方面看，本发明包括一种电子设备，所述电子设备包含一个或多个电气组件和所述第一方面的电路板，每个电气组件被安装在所述电路板上、安装到所述电路板、或者安装在所述电路板内。
从第四方面看，本发明涉及一种电路板，所述电路板具有填充以导电材料以互连电路板的不同层的通孔，所述电路板具有孔，所述孔具有比各层低的介电常数，以增大作为结果的通孔根的谐振频率超出在不同层之间传送的差分信号的频率。
附图说明
下面参考附图，举例说明本发明的优选实施例：
图1是按照本发明的一个实施例的电路板的顶视图；
图2是按照本发明的一个实施例的图1的电路板的截面正视图；
图3是按照本发明的一个实施例的图1和2的电路板的截面顶视图；
图4是说明按照本发明的一个实施例，降低电路板的通孔附近的电路板的介电常数如何增大使信号衰减达到最大的谐振频率的示图；
图5是按照本发明的另一个实施例的电路板的顶视图；
图6是按照本发明的一个实施例的基本方法的流程图；以及
图7是按照本发明的一个实施例的典型电子设备的方框图。
具体实施方式
在本发明的例证实施例的以下详细说明中，参考了附图，所述附图构成所述说明的一部分，并且其中举例说明了其中可以实践本发明的具体例证实施例。
如在背景技术部分中所述的，利用穿过各层并且填充以导电材料的通孔，能够互连多层电路板的两个信号层。每个信号层被电连接到通孔，使得两个信号层变得相互电连接。例如，第一信号层可以是电路板的顶层，第二信号层可以是电路板的所述顶层下面但是在底层上面的一层。把第一信号层和第二信号层都电连接到通孔导致这两个信号层变得相互电连接。
在这个例子中，可在第一信号层上的信号路径和第二信号层上的信号路径之间传送具有频率的差分信号。为了确保高性能，传送差分信号的频率较高，比如大于5吉比特/秒(Gbps)。然而，使用通孔相互电连接第一信号层和第二信号层会引起潜在问题。
具体地，在本例中，虽然第二信号层在电路板的底层上面，但通孔穿过电路板的所有各层。通孔的在第一信号层和第二信号层之间的部分被有效地用来把第一信号层和第二信号层相互电连接在一起。然而，通孔的在第二信号层下面的部分，即，在第二信号层和底部信号层之间的部分却不是这样。通孔的这些后者部分被称为通孔根。
通孔根起传输线天线的作用，并且具有谐振频率。在通孔根的谐振频率，在第一信号层上的信号路径和第二信号层上的信号路径之间传送的差分信号被大大地衰减，比如衰减3-10分贝或更多。对低频差分信号来说，该问题不是太大的难题，因为差分信号是在明显低于通孔根的谐振频率的频率传送的。然而，对随着性能规范的增加而变得日益常见的高频差分信号来说，该问题成为一个难题，因为差分信号是在接近通孔根的谐振频率的频率或者是在通孔根的谐振频率传送的。
对这种难题的常规解决方案是在通孔处对电路板进行背钻以挖出通孔根，使得通孔根的长度减小(即使未被完全去除)。然而，背钻一般需要昂贵并且专门的设备，还要求使背钻设备精确定位在通孔上。因而，背钻处理既昂贵又费时。
比较起来，本发明的实施例从不同的角度研究了这个问题。通孔根的谐振频率与通孔周围电路板各层的介电常数成反比。因此，本发明的实施例降低介电常数，这用于增大通孔根的谐振频率。通过增大通孔根的谐振频率超出差分信号的频率，通孔根的衰减效应不再成为问题。
具体地，在一个优选实施例中，利用例如激光蚀刻来形成至少部分穿过电路板的各层的若干孔。所述孔具有比电路板的各层低的介电常数。因而，通孔根的谐振频率被增大超出差分信号的频率。这样，本发明的实施例不是像现有技术中那样去除通孔根以避免它们的有害效应，而是升高发生这些有害效应的谐振频率，使得不会遇到这些有害效应。
图1、2和3示出了按照本发明优选实施例的电路板100。图1是电路板100的顶视图，图2是图1的截面标记102处的电路板100的截面正视图。图3是图2的截面标记124处的电路板100的截面顶视图。电路板100包括被统称为信号层104的信号层104A、104B、104C、104D和104E，以及被统称为电源/接地层106的电源/接地层106A、106B、106C和106D。信号层104的数目可以不同于图2中描述的数目，同样地，电源/接地层106的数目可以不同于图2中描述的数目。
信号层104相对于电源/接地层106交错。这意味着：没有两个信号层104彼此直接相邻，也没有两个电源/接地层106彼此直接相邻。每个信号层104可被连接到安装在信号层104内或信号层104上的一个或多个电气组件。每个电源/接地层106是接地层或电源层。每个接地层被连接到相对地或绝对地。每个电源层被连接到相同或不同的电源。
被统称为通孔108的通孔108A和108B完全穿过电路板100的各层104和106。通孔108被填充导电材料。在层104A中，存在被统称为焊盘110的焊盘110A和110B，焊盘110与通孔108同心并且接触通孔108。焊盘110把被统称为导电信号路径114的导电信号路径114A和114B连接到通孔108。在层104C中，存在被统称为焊盘116的焊盘116A和116B，焊盘116与通孔108同心并且接触通孔108。焊盘116把被统称为导电信号路径118的导电信号路径118A和118B连接到通孔108。
与通孔108同心并且围绕焊盘110和116的反焊盘112完全穿过电路板100的各层104和106。反焊盘112未被填充任何材料，使得环境空气位于反焊盘112内。反焊盘112使通孔108与不包括把涉及的层104和106连接到通孔108的导电信号路径（比如层104A和104C的导电信号路径114和118）的层104和106电绝缘。因此，导电信号路径114和118穿过反焊盘112分别连接到焊盘110和116。每个焊盘110和116的半径小于每个反焊盘112的半径。
导电信号路径114和导电信号路径118因此被连接到通孔108。通过利用通孔108，在层104A的导电信号路径114和层104C的导电信号路径118之间传送具有频率的差分信号。如图2中关于导电信号路径114A和118A及通孔108A例证所示的，层104A和104C之间的通孔108被有效地用来电连接层104A内的信号路径114和层104A下面的层104C内的信号路径118。
然而，通孔108穿过所有层104。因而，存在通孔108的从层104C延伸到底层104E的部分，该部分未被有效地用来电连接层104A内的信号路径114和层104C内的信号路径118。通孔108的这些部分被称为通孔根。存在两个通孔根，因为每个通孔108具有一个通孔根；然而，图2中仅仅描绘和示出了一个通孔根122，该通孔根是通孔108A的一部分。即，图2中未示出作为通孔108B的一部分的通孔根。然而，这里使用术语“通孔根122”来表示图2中的通孔108A的看得见的通孔根122和图2中看不见的通孔108B的通孔根。
通孔根122是具有谐振频率的传输线天线。在通孔根122的谐振频率，在导电信号路径114和118之间传送的差分信号被衰减。为了确保差分信号不被如此衰减，电路板100包括至少部分穿过各层104和106并且位于通孔108之间的孔120。孔120具有比各层104和106低的介电常数。由于通孔根122的谐振频率与孔108周围的各层104和106的介电常数成反比，因此，孔120的存在增大了通孔根122的谐振频率。
规定孔120的数目和配置，使得通孔根122的谐振频率被充分升高，超出差分信号的频率，从而差分信号不被衰减。在这方面，可以使用适当的建模和仿真软件来确定孔120的数目和配置。在图1和3的例子中，存在沿着通孔108的中心点之间的线布置的4个孔120。
除了降低通孔108周围的各层104和106的介电常数并因此增大通孔根122的谐振频率之外，孔120在电路板100内没有任何其它用途。在一个实施例中，孔120完全穿过各层104和106，但是通常，孔至少部分穿过各层104和106。在一个实施例中，孔120具有比每个通孔108的半径小的半径。
在优选实施例中，孔120不填充任何材料，使得环境空气位于孔120内。环境空气具有通常比能够适当地制备各层104和106的任何材料低的介电常数。然而，在另一个实施例中，孔120被填充介电常数低于制备各层104和106的材料的介电常数的材料。通常，所述孔充当实现增大通孔根122的谐振频率超过差分信号的频率的功能的装置。
图4示出曲线图400，曲线图400描述了按照本发明的一个实施例，降低通孔108附近的电路板100的介电常数如何增大通孔根122的谐振频率，在所述谐振频率，发生在导电信号路径114和118之间传送的差分信号的衰减。x轴402表示频率(单位：赫兹(Hz))，起始于左侧的0Hz，并且从左向右增大，例如，增大到10×109Hz(10GHz)。y轴404表示增益(单位：分贝(dB))，起始于顶部的0分贝，并且从上向下降低。
图4中描述的曲线400表示由通孔108引起的差分信号的增益(dB)。每条曲线的最低点出现在通孔108的通孔根122的谐振频率。差分信号的衰减在通孔根的谐振频率被最大化，因为由通孔108引起的增益在所述谐振频率最低。由于通孔108附近的电路板100的各层104和106的介电常数被降低，因此，通孔根122的谐振频率增大。因而，通过适当降低通孔108附近的电路板100的介电常数，能够把通孔根122的谐振频率增大到超出差分信号的频率的频率，使得差分信号的衰减被充分降低或者被降到最小。
图5示出按照本发明的另一个实施例的电路板100的顶视图。图5中，与图1和3中的孔120相比，孔120被排列成不同的配置。具体地，一些孔120沿着环绕通孔108A的曲线布置。其它孔120沿着环绕孔108B的曲线布置。图5从而图解说明了孔120的配置可被改变，以降低通孔108附近的各层104和106的介电常数，从而升高通孔根122的谐振频率超出在导电信号路径114和118之间传送的差分信号的频率。
图6示出按照本发明的一个实施例的基本制造方法600。提供电路板100(602)。至少部分穿过电路板100的各层104和106形成孔120(604)。在一个实施例中，可以采用激光蚀刻在电路板100内形成孔120。因而，与现有技术利用背钻挖出通孔根122截然不同，不需要利用昂贵的专用设备的背钻来形成孔120。如果需要，随后用介电常数比制备层104和106的材料低的材料填充孔120。另一方面，孔120可以保持空，使得在孔120内存在大气环境气体。
最后，图7是按照本发明的一个实施例的典型电子设备700的方框图。电子设备700包括已说明的电路板100以及一个或多个电气组件702。每个电气组件702被安装在电路板100上、被安装到电路板100、或者被安装在电路板100内。例如，每个电气组件702可被安装在电路板100的层104和106之一上、被安装到所述层104和106之一、或者被安装到所述层104和106之一内。电气组件702可包括电阻器、电容器、电感器、集成电路以及其它各种电气组件。电气组件702在电路板100上相互连接从而协同工作，以向电子设备700提供预期或期望的功能。
最后要指出的是，虽然这里举例说明了具体实施例，然而本领域的普通技术人员会理解，为实现相同目的而考虑的任何安排可以代替所示的具体实施例。从而，本申请意图覆盖本发明的实施例的任何修改或变化。因而，显然本发明只由权利要求及其等同物限定。

Claims (18)

1.一种电路板，包括：
多个层，所述多个层包含第一层、第一层下面的第二层、和底层；
填充以导电材料并且穿过各层的一对通孔，所述一对通孔具有一对通孔根；
第一层内的连接到所述一对通孔的第一对导电信号路径；
第二层内的连接到所述一对通孔的第二对导电信号路径，使得所述一对通孔根限定在第二层和底层之间，具有频率的差分信号将通过所述一对通孔在第一对导电信号路径和第二对导电信号路径之间传送；以及
用于增大所述一对通孔根的谐振频率超出所述差分信号的频率的装置，
其中，所述装置包含至少部分穿过各层并且位于所述一对通孔之间的多个不导电的孔，所述孔具有比各层低的介电常数，以增大所述一对通孔根的谐振频率超出所述差分信号的频率。
2.按照权利要求1所述的电路板，其中，所述孔完全穿过各层。
3.按照权利要求1所述的电路板，其中，所述孔不被填充任何材料，使得环境空气位于孔内。
4.按照权利要求1所述的电路板，其中，每个孔的半径小于每个通孔的半径。
5.按照权利要求1所述的电路板，其中，所述孔沿着所述一对通孔的中心点之间的线布置。
6.按照权利要求1所述的电路板，其中，所述孔包括：
沿着环绕所述一对通孔中的第一通孔的第一曲线布置的多个第一孔；和
沿着环绕所述一对通孔中的第二通孔的第二曲线布置的多个第二孔。
7.按照权利要求1所述的电路板，其中，每个通孔根是具有谐振频率的传输线天线。
8.按照权利要求1所述的电路板，进一步包括：
与所述一对通孔同心并且穿过各层的一对反焊盘；
第一层上的与所述一对通孔同心并且接触所述一对通孔的第一对焊盘，所述第一对焊盘把第一对导电信号路径连接到所述一对通孔，第一对导电信号路径穿过所述一对反焊盘；以及
第二层上的与所述一对通孔同心并且接触所述一对通孔的第二对焊盘，所述第二对焊盘把第二对导电信号路径连接到所述一对通孔，第二对导电信号路径穿过所述一对反焊盘，其中，每个焊盘的半径小于每个反焊盘的半径。
9.按照权利要求1所述的电路板，其中，所述多个层包括多个信号层和多个电源/接地层，所述信号层相对于所述电源/接地层交错，使得没有两个信号层彼此直接相邻，也没有两个电源/接地层彼此直接相邻，
其中，第一层和第二层都是信号层之一，
以及其中，每个电源/接地层是接地层和电源层之一。
10.一种电路板制造方法，包括：
提供具有多个层、填充以导电材料并且穿过各层的一对通孔、第一对导电信号路径、和第二对导电信号路径的电路板；
所述多个层包括第一层、第一层下面的第二层、和底层；
所述第一对导电信号路径在第一层内被连接到所述一对通孔，以及所述第二对导电信号路径在第二层内被连接到所述一对通孔；
所述一对通孔具有限定在第二层和底层之间的一对通孔根；
差分信号将通过所述一对通孔在第一对导电信号路径和第二对导电信号路径之间传送；和
形成至少部分穿过各层并且位于所述一对通孔之间的多个不导电的孔，所述孔具有比各层低的介电常数，以增大所述一对通孔根的谐振频率超出所述差分信号的频率。
11.按照权利要求10所述的方法，其中，形成所述孔包括激光蚀刻所述孔。
12.按照权利要求10所述的方法，其中，所述孔完全穿过各层。
13.按照权利要求10所述的方法，其中，所述孔不被填充任何材料，使得环境空气位于孔内。
14.按照权利要求10所述的方法，其中，每个孔的半径小于每个通孔的半径。
15.按照权利要求10所述的方法，其中，所述孔沿着所述一对通孔的中心点之间的线布置。
16.按照权利要求10所述的方法，其中，所述孔包括：
沿着环绕所述一对通孔中的第一通孔的第一曲线布置的多个第一孔；和
沿着环绕所述一对通孔中的第二通孔的第二曲线布置的多个第二孔。
17.按照权利要求10所述的方法，其中，每个通孔根是具有谐振频率的传输线天线。
18.一种电子设备，包括：
一个或多个电气组件；和
按照权利要求1-9任意之一所述的电路板，每个电气组件被安装在所述电路板上或者安装在所述电路板内。
CN201180018633.XA 2010-04-29 2011-04-21 各层通过导电通孔互连的电路板 Active CN102860140B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/770,691 2010-04-29
US12/770,691 US8542494B2 (en) 2010-04-29 2010-04-29 Circuit board having holes to increase resonant frequency of via stubs
PCT/EP2011/056464 WO2011134902A1 (en) 2010-04-29 2011-04-21 Circuit board having layers interconnected by conductive vias

Publications (2)

Publication Number Publication Date
CN102860140A CN102860140A (zh) 2013-01-02
CN102860140B true CN102860140B (zh) 2016-05-04

Family

ID=44064736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180018633.XA Active CN102860140B (zh) 2010-04-29 2011-04-21 各层通过导电通孔互连的电路板

Country Status (5)

Country Link
US (2) US8542494B2 (zh)
CN (1) CN102860140B (zh)
DE (1) DE112011101471T5 (zh)
GB (1) GB2493681B (zh)
WO (1) WO2011134902A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721743B1 (ko) * 1997-09-26 2007-08-16 산젠 가꼬 가부시키가이샤 적층필름
US8889999B2 (en) * 2011-10-24 2014-11-18 Cisco Technology, Inc. Multiple layer printed circuit board with unplated vias
CN103260348B (zh) * 2013-04-01 2016-02-10 广州兴森快捷电路科技有限公司 高速pcb板以及差分过孔阻抗控制方法
CN104219871A (zh) * 2013-06-05 2014-12-17 鸿富锦精密工业（深圳）有限公司 印刷电路板
TW201448679A (zh) * 2013-06-05 2014-12-16 Hon Hai Prec Ind Co Ltd 印刷電路板
US9560741B2 (en) 2013-10-10 2017-01-31 Curtiss-Wright Controls, Inc. Circuit board via configurations for high frequency signaling
US9955568B2 (en) * 2014-01-24 2018-04-24 Dell Products, Lp Structure to dampen barrel resonance of unused portion of printed circuit board via
US10259078B2 (en) * 2015-06-30 2019-04-16 Motorola Mobility Llc Antenna structure and methods for changing an intrinsic property of a substrate material of the antenna structure
CN108124390A (zh) * 2016-11-30 2018-06-05 中兴通讯股份有限公司 过孔反焊盘的布设方法、装置、pcb及过孔反焊盘制造装置
US10470311B2 (en) * 2017-09-28 2019-11-05 Juniper Networks, Inc. Clearance size reduction for backdrilled differential vias
US10477672B2 (en) * 2018-01-29 2019-11-12 Hewlett Packard Enterprise Development Lp Single ended vias with shared voids
CN111050493B (zh) * 2018-10-12 2022-10-11 中兴通讯股份有限公司 过孔反焊盘形状的确定方法及印刷电路板
WO2020112481A1 (en) 2018-11-29 2020-06-04 Lockheed Martin Corporation Apparatus and method for impedance balancing of long radio frequency (rf) via
US20190116668A1 (en) * 2018-12-21 2019-04-18 Intel Corporation Differential via with per-layer void
CN109890130A (zh) * 2019-03-29 2019-06-14 苏州浪潮智能科技有限公司 一种印刷电路板
CN112235949A (zh) * 2020-10-16 2021-01-15 苏州浪潮智能科技有限公司 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备
CN112751157B (zh) * 2020-12-28 2022-07-22 北京小米移动软件有限公司 天线组件和终端
US20220252660A1 (en) * 2021-02-11 2022-08-11 R & D Circuits, Inc. System and method for detecting defective back-drills in printed circuit boards
CN113747656B (zh) * 2021-07-30 2023-11-03 苏州浪潮智能科技有限公司 一种pcb及其差分走线结构
US20240098898A1 (en) * 2022-09-21 2024-03-21 Hewlett Packard Enterprise Development Lp Power via resonance suppression

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1829414A (zh) * 2005-03-03 2006-09-06 日本电气株式会社 传输线及布线形成方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303464B1 (en) 1996-12-30 2001-10-16 Intel Corporation Method and structure for reducing interconnect system capacitance through enclosed voids in a dielectric layer
US5808361A (en) 1997-02-10 1998-09-15 Advanced Micro Devices, Inc. Intergrated circuit interconnect via structure having low resistance
US6369603B1 (en) * 1997-09-02 2002-04-09 Midwest Research Institute Radio frequency coupling apparatus and method for measuring minority carrier lifetimes in semiconductor materials
US6077767A (en) 1999-09-03 2000-06-20 United Semiconductor Corp. Modified implementation of air-gap low-K dielectric for unlanded via
US6941649B2 (en) 2002-02-05 2005-09-13 Force10 Networks, Inc. Method of fabricating a high-layer-count backplane
JP4059085B2 (ja) 2003-01-14 2008-03-12 松下電器産業株式会社 高周波積層部品およびその製造方法
US6845492B1 (en) 2003-02-13 2005-01-18 Hewlett-Packard Development Company, L.P. Signal via impedance adjustment tool
US20040187297A1 (en) 2003-03-27 2004-09-30 E Touch Corporation Method of fabricating a polymer resistor in an interconnection via
JP4652230B2 (ja) 2003-06-02 2011-03-16 日本電気株式会社 プリント回路基板用コンパクトビア伝送路およびその設計方法
JP3905546B2 (ja) * 2003-06-09 2007-04-18 富士通株式会社 プリント基板およびプリント基板ユニット
TWI247560B (en) * 2003-11-13 2006-01-11 Via Tech Inc Signal transmission structure
US7057115B2 (en) 2004-01-26 2006-06-06 Litton Systems, Inc. Multilayered circuit board for high-speed, differential signals
US6981239B2 (en) 2004-04-29 2005-12-27 Dell Products L.P. Method, system and apparatus for constructing resistive vias
US7053729B2 (en) * 2004-08-23 2006-05-30 Kyocera America, Inc. Impedence matching along verticle path of microwave vias in multilayer packages
US7501586B2 (en) * 2004-10-29 2009-03-10 Intel Corporation Apparatus and method for improving printed circuit board signal layer transitions
US20060185890A1 (en) 2005-02-22 2006-08-24 Litton Uk Limited Air void via tuning
US7291790B2 (en) 2005-05-02 2007-11-06 Cisco Technology, Inc. Apertures for signal shaping using ground and signal PTH back-drilling
US7492146B2 (en) 2005-05-16 2009-02-17 Teradyne, Inc. Impedance controlled via structure
US7457132B2 (en) * 2005-10-20 2008-11-25 Sanmina-Sci Corporation Via stub termination structures and methods for making same
US7579925B2 (en) * 2005-11-10 2009-08-25 Teradata Us, Inc. Adjusting a characteristic of a conductive via stub in a circuit board
JP4834385B2 (ja) 2005-11-22 2011-12-14 株式会社日立製作所 プリント基板および電子装置
US7375290B1 (en) * 2006-10-11 2008-05-20 Young Hoon Kwark Printed circuit board via with radio frequency absorber
US7999192B2 (en) * 2007-03-14 2011-08-16 Amphenol Corporation Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards
US20090049414A1 (en) * 2007-08-16 2009-02-19 International Business Machines Corporation Method and system for reducing via stub resonance
US20090159326A1 (en) * 2007-12-19 2009-06-25 Richard Mellitz S-turn via and method for reducing signal loss in double-sided printed wiring boards
CN101594729B (zh) * 2008-05-27 2012-06-20 鸿富锦精密工业（深圳）有限公司 一种可补偿过孔残端电容特性的电路板
US8830690B2 (en) 2008-09-25 2014-09-09 International Business Machines Corporation Minimizing plating stub reflections in a chip package using capacitance

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1829414A (zh) * 2005-03-03 2006-09-06 日本电气株式会社 传输线及布线形成方法

Also Published As

Publication number Publication date
GB201221450D0 (en) 2013-01-09
US20130248236A1 (en) 2013-09-26
CN102860140A (zh) 2013-01-02
DE112011101471T5 (de) 2013-03-07
US8542494B2 (en) 2013-09-24
US9119334B2 (en) 2015-08-25
GB2493681A (en) 2013-02-13
WO2011134902A1 (en) 2011-11-03
GB2493681B (en) 2014-01-08
US20110267783A1 (en) 2011-11-03

Similar Documents

Publication Publication Date Title
CN102860140B (zh) 各层通过导电通孔互连的电路板
US10292257B2 (en) Cross-talk reduction for high speed signaling at ball grid array region and connector region
US9288893B2 (en) Implementations of twisted differential pairs on a circuit board
JP2008527724A (ja) 差動信号対のために改良されたシグナルインテグリティを備えるプリント回路板等
US7256354B2 (en) Technique for reducing the number of layers in a multilayer circuit board
US9775243B2 (en) Module compliance boards for quad small form-factor pluggable (QSFP) devices
US20070184687A1 (en) Circuit board provided with digging depth detection structure and transmission device with the same mounted
TW200922392A (en) Electromagnetic bandgap structure and printed circuit board
JP6098285B2 (ja) 配線基板及び電子装置
JP6137360B2 (ja) 高周波線路及び電子機器
US7224249B2 (en) Stripline structure with multiple ground vias separated by no more than 100 mil
US20050224912A1 (en) Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice
EP3062340A1 (en) Transit card and electronic component
US9565750B2 (en) Wiring board for mounting a semiconductor element
US20150156875A1 (en) Wiring board
US20050011674A1 (en) Via and via landing structures for smoothing transitions in multi-layer substrates
JP2012028498A (ja) ノイズ抑制構造を有する回路基板
JP5981265B2 (ja) 配線基板
JP2015088627A (ja) 配線基板
US7035082B2 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
JP2011249412A (ja) 多層配線基板
JP5679579B2 (ja) 配線基板
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
US9480146B2 (en) Wiring board
CN219780480U (zh) 电路板、控制器以及设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161011

Address after: Singapore Singapore

Patentee after: Lenovo Enterprise Solutions (Singapore) Pte. Ltd.

Address before: American New York

Patentee before: International Business Machines Corp.