TWI298225B - High voltage level shifting by capacitive coupling - Google Patents

Description

1298225 九、發明說明： t發明所屬技術領域;j 發明領域 本發明是關於高電壓位準位移的方法和電路。 5 本申請是基於且主張序列號為60/619,970的美國臨時 申請案的利益，該申請案於2004年10月19日提出申請，名 為 Capacitive Coupled High Voltage Level Shifting Scheme， 此處主張該申請案的優先權且該申請案的揭露被併入參考。 【先前技冬好3 10 發明背景 高電壓信號（高達幾百伏特)位準位移是一現代電源系 統的一基本部分。一高電壓信號位準位移方案需要在控制 信號和交換功率輸出之間提供隔離。習知地，高電壓位準 位移藉由專有的高壓結點（junction)隔離技術、霍爾效應 15 (Hall Effect)感測器或藉由光隔離裝置被實現。所有該等方 法都具有傳播延遲長和運作速度低的缺點。然而，新興應用 和糸統結構要求高運作速度，如在百萬赫茲範圍下的速度。 此外，霍爾效應感測器或光隔離裝置體積龐大，無法 在一晶片上整合。而且，習知的高壓結點隔離(high v〇ltage 20 junction isolati〇n，HVJI)技術與標準低電壓(:^仍技術不相 谷’且富k號在兩個非接到大地的地(n〇n_earth ground)之間 被位準位移時，要求額外的處理步驟、週邊條件電路或多 步驟位準位移。 在一習知的半橋(half bridge)驅動系統中，DC匯流排被 5 1298225 設計，從而負DC匯流排電壓是零伏特。在一最近的應用 中，DC匯流排被構造成一分開電源(split supply)，意思是 DC匯流排的中點是零伏特。在另一最近的應用中，DC匯流 排被設計成一浮動(floating)分開DC電源。對於該等兩種DC 5 匯流排配置類型，當輸入是零伏特時，習知的HVJI將要求 多步驟高電壓位準位移、額外的高電壓DC電源以維持基板 為負的DC匯流排、參考到零伏特的額外輸入電源。 【發明内容】 發明概要 10 本發明的一個目標是提供一高電壓位準位移方案，該 方案沒有先前技術的缺點。 本發明的一電路包括一參考到一第一地(first ground) 的一輸入電路，和一參考到另一地的輸出電路。藉由至少 一個電容器，該輸入電路被電容耦合到輸出電路。 15 在本發明的一較佳實施例中，輸入電路提供互補輸入 信號(complementary input signals)。每一個互補輸入信號被 耦合到一分別的電容器的輸入板，且每一電容器的輸出板 被耗合到輸出電路。每-電容器的輸入板和輸出板被電容 器電介質彼此隔離，從而在輸入電路和輸出電路之間提供 20歐姆隔離(ohmic iS0lati0n)。然而，由於電荷在輪入板和輸 出板之間轉移，來自輸入電路的輸入信號可被用於重建一 輸出信號。然後該輸出信號可被用於操作一功率型半導體 裝置，如-功率型M0SFET。例如，輪出電路可被提供給 -驅動器電路的驅動級，然後該驅動器電路驅動一功率型 6 1298225 MOSFET、IGBT或類似物的閘。 本發明的一輸出電路可以辨別電容器之輸出板的電壓 變化是由於輸入信號引起電荷移動所導致的電壓變化或是 由於雜戒(如共模雜訊)所導致的電壓變化。因此，本發明的 5輸出電路可對與雜訊有關的誤操作免疫(immune)。 因此’本發明的一電路整合電容麵合概念(capaciHve coupling concept)和充分差動信號處理（fully differential signal processing)。有利地，在電容器兩端的信號可被參考 到向達戎百伏特的任何浮動地(jj〇ating gr〇un(j)。而且，本 10發明的一位準位移方案是對固定或浮動DC電源配置的一 個單-步驟位準位移方案，且不要求額外的電源。 較佳地，本發明的一輸出電路與一整合驅動器扣被單 片整合。利用標準CMOS製作方法，該種裝置可被製作。本 發明的-單片裝置在高達5MHz的操作速度、高達聊Zns的 I5共模雜訊免疫性和低到編的職播延遲下，可能提供高 達幾百伏特的信號位準位移。 。 從以下參考附圖的本發明之描述，本發明的其他特徵 和優點變得顯而易見。 圖式簡單說明 20 第1圖說明本發明一實施例的一個位準位移方案的上 階(top level)方塊圖。 第2A圖說明本發明之較佳實施例的一信號偏壓電路。 第2B圖說明本發明之較佳實施例，信號偏壓電路與一 電路的邊緣觸發邏輯部分的合作。 7 1298225 第3圖說明較佳實施例的一 觸發的信號重建。 電路，其輯-電路中邊緣 戸且揚（noise 第4圖說明本發明的信號重建和雜訊 blocking)方案。 較佳應用。 電路中被實現的 第5圖示意性說明本發明的-電路的_ 第6圖說明本發明的另一實施例。

第7A-7E圖說明依據第二實施例，在一 L ^虎重建方案。 在一電路中被實現 第8A和8B圖說明依據第二實施例 10 的雜訊阻擋方案。 C 方包方式】 較佳實施例之詳細說明 參考第1圖，本發明一實施例的電路安排包括參考到地 (gr〇Und)1和電源(P。·)1的輸入電路10，及參考到地2和電 15源2的輸出電路12。輸入電路1〇可以是任何微處理器，其可 以產生-控制信號。在本發明的較佳實施例中，輸入電路 10了以產生互補“號，即相反極性的信號。 本發明的一方面，輸入電路10和輸出電路12藉由至少 個電谷益被電谷耦合到彼此。在較佳實施例中，兩個電 20谷為14、16被用於電容耦合輸入電路10和輸出電路12。特 別地’電容器14的輸入板18和電容器16的輸入板20被連接 到輸入電路10，而電容器14的輸出板22和電容器16的輸出 板被電連接到輸出電路12。因此，輸入電路1〇和輸出電路 12被電谷麴合’同時歐姆隔離彼此。因此，輸入電路1〇和 8 1298225 輸出電路12可被參考到不同的地電壓。 較佳地，輸出電路12包括信號偏壓部分26、邊緣觸發 的信號檢測部分28、遮沒遽波器（blanking filter)和信號重建 部分30以及緩衝輸出部分32。較佳地，輸出電路12在一個 5單一的、單片半導體模具(die)上以一積體電路(1C)被實現。 信號偏壓方塊26被電接連到電容器η的輸出板22和電容器 16的輸出板24。 特別參考第2A圖，當輸入板18接收到一正輸入信號 INP時，電容器14的輸出板22的電壓以正方向暫時上升。當 10正輸入信號INP被斷開時，輸出板22的電壓以一負方向暫時 降低。類似地，當輸入板20接收到一負輸入信號inn時，輸 出板24的電壓以負方向暫時改變，而當負輸入信號INN被斷 開時，輸出板24的電壓以正方向暫時改變。在輸出板22、 24的電壓之暫時改變歸因於電荷轉移(transfer)。 15 第2A圖說明對於節點V+ 34和V- 36的偏壓方案，其等 節點通常參考到交換地面（switching ground)2。Dl、D2、 D3和D4是齊納二極體(zener diode)，其等保持V+節點34和 V-節點36追蹤(track with)電源2和地2。Rl、R2、R3和R4對 V+節點34和V-節點36提供適當的DC位準。R5、R6和R7對 20 V+節點34和V-節點36偏壓DC電壓，以產生用於隨後信號處 理的電源電壓參考P一REF和NJRJEF，因此該等參考電壓追 蹤在V+節點34和V-節點36上的DC電壓。P REF和N REF追 蹤V+節點3 4的電壓(V+)和V-節點3 6的電壓(V-)。 輸出板22被連接到V+節點34，而輸出板24被電連接到 9 1298225 V-節點36。在輸出板22的電壓改變導致在V+節點34的電壓 改變’而輸出板24的電壓改變導致在V-節點3 6的電壓改 變。參考第2B圖，一差動比較器25可被用於檢測V+節點34 和V-節點36的電壓改變，以及產生邏輯信號，然後該等信 5 號被用於決定每一輸入信號INP、INN的開始和結束邊緣； 即正輸入信號INP分別的上升邊緣和下降邊緣，以及負輸入 信號INN分別的下降邊緣和上升邊緣。除了基於輸入信號引 起電壓改變而產生邏輯信號之外，基於雜訊如共模雜訊引 起的在V+節點34和乂_節點36的電壓變化，信號偏壓方塊 10 (signal biasing block)可產生邏輯信號。 由信號偏壓部分26產生的邏輯信號被該邊緣觸發的信 號檢測部分28接收，該邊緣觸發的信號檢測部分28藉由執 行邏輯運算以辨別與正和負輸入信號有關的邏輯信號和與 雜訊有關的邏輯信號，且作出反應，以產生用於對接收之 15 輸入信號重建的信號。特別地，該邊緣觸發的信號檢測部 分28產生反應於負和正輸入信號INP、INN之開始的一設定 信號(set signal)，以及產生反應於正和負輸入信號INP、INN 結束之檢測的一重置信號(reset signal)。 該遮沒濾波器和信號重建部分30接收設定信號且作出 2〇 反應產生一輸出電壓，當其接收重置信號時，關掉輸出電 壓，借此輸入電壓被重建。需要注意的是，包括遮沒濾波 器和信號重建部分30的一遮沒濾波器被用於延遲該設定信 號和重置信號的產生，以濾、除雜訊。此外，具有遮沒遽波 器和信號重建部分30的遮沒濾波器拒絕任何由元件或信號 10 1298225 失配引起的差動模式雜訊(源自不同寄生路徑(parasitic path) 引起的共模雜訊）。然後被重建信號經由緩衝輸出部分32被 提供給一驅動級，如用於驅動一功率型半導體裝置(如功率 型MOSFET)的驅動級。 5 參考第3圖，輸入信號INP、INN的開始和結束被如下 決定。如果決定出V+ > P—REF且V- < N—REF，則推斷出接 收之信號是輸入信號INN、INP的開始，且一設定信號被產 生。如果決定出V+<N_REF且V->P—REF，則推斷出接收 之信號是輸入信號INN、INP的結束，且一重置信號被產 10 生。如果該等條件都未滿足，則沒有信號被產生。因此， 由雜訊引起的輸出板22、24之電壓變化不被識別 (recognized)。意思是，實際上，雜訊可從真正的輸入信號 中被區分出。 特別地，比較器27決定是否V+>PJIEF，如果是則產 15 生一高信號，比較器29決定是否V-<N_REF，如果是則產 生一高信號。然後閘35如果接收到來自比較器27和比較器 29的兩個高信號，則產生一高信號，該信號在閂電路(latch circuit)39的設定端41被接收。反應該設定信號，該閂電路 39閂上(latch on)，從而產生一輸出信號，然後該信號可被 2〇 耦合到一驅動級。類似地，比較器31決定是否V+ < N_REF，如果是則產生一高信號，比較器33決定是否V-> P_REF，如果是則產生一高信號。當閘37接收到來自比較 器31、33的兩個高信號時，產生一高信號，該高信號在閂 電路39的重置端43被接收。在其重置端43接收一高信號之 11 1298225 後，該閂電路39斷開輸出信號。 參考第4圖，當輸入電路1〇產生正輸入信號1NP時’在 電容器14的輸入板18上的電壓變成正值，標記正輸入信號 INP的開始。類似地，當輸入電路1〇產生負輸入信號1 5 時，在電容器16的輸入板20上的電壓變成負值，標記負輪 入信號INN的開始。由於輸入板18、20的電壓變化，相對應 的輸出板22、24的電壓也暫時改變。特別地，輸出板22的 電壓38變成正值，而輸出板24的電壓40變成負值。 另一方面，在正輸入信號INP的結束處’輸入板18的電 10 壓移向負值，在負輸入信號INN的結束處，輸入板20的電壓 移向正值。因此，輸出板22的電壓42移向負值，而輸出板 24的電壓44移向正值。 當在輸入板18、20上存在雜訊或共模雜訊時，電壓移 向負值導致輸出板22、24的電壓46的位移，而輸入板18、 15 20的電壓移向正值導致輸出板22、24的電壓48移向正值。 依據本發明，一邏輯運算(logic operation)可決定在輪 • 出板22、24的電壓改變是否與輸入信號INP、INN或雜訊有 關。特別地，如果決定出V+>P_REF，V-<N REF，V+< N-REF或V- > P—REF，則比較器25產生一信號5〇。如果決 2〇定出V+<N—REF或V+>P-REF，則比較器25不產生信號。 當決定V+>P—REF且V-<N—REF時，則一設定信號52被該 邊緣觸發的信號檢測部分28產生。該設定信號52表示輸入 4吕號INP、INN的開始’且導致閂電路39之輪出信號54的開 始。當決定出V+<N-REF且V->P一REF時，則重置信號56 12 1298225 被產生。該重置信號56標記結束且引起輸出信號54關閉。 因此，一輸出信號54被產生。需要注意的是，具有遮沒濾 波器和信號重建部分3〇的遮沒濾波器在輸出信號54的產生 中引起些許時間位移。 5 當前述的條件沒有滿足時，既不產生一設定信號52 ’也 不產生一重置信號56。因此，雜訊和共模雜訊被有效阻擋 (block)。特別地，當v+<N—REF且v-<NJRJEF時，沒有設 定信號52被產生。類似地，當v+>p_REF且v_>pjreF時， 沒有重置信號56被產生。因此，沒有輸出信號54被產生。 10 被輸出電路12產生的輸出可被用於運作一功率型半導 體裝置，如一功率型M〇SFET。 參考第5圖’在一實施例中，設定信號52和重置信號56 可被一驅動器1C 58的驅動級接收，該驅動器ic 58被設計成 驅動一個或多個功率型1^〇§1^1^。例如，驅動器1(： 58，在 15 半橋配置中可被設計成驅動一高端（high side)功率型 MOSFET60和-低端功率型M〇SFET62，該驅動器IC兄可 被修改以包括本發明的一輸出電路12。因此，本發明的輸 出電路了 ”驅動器電路結合，以及在單一片（m〇n〇iithic) 半導體杈具上以一積體電路被實現。一適合的驅動器IC 58 20是IR2112 ’該驅動器1〇58可被修改以包括本發明的一輸出 電路12，該IR2U2是本發明之受讓人出售的一高端和低端 驅動器，其的操作在美國專利5,514,981中討論，且被併入 參考。需要注意的是，第6圖所示的值僅是範例，本領域熟 習該項技蟄的人士會明白所示之值可被改變，且沒有脫離 13 1298225 本發明的範圍和精神。 參考第6圖，在本發明之第二實施例的輸出電路12中， P一REF被比較器64接收，而N—REF被比較器66接收。緩衝器 68被連接到V+節點34，而緩衝器70被連接到V-節點36，且如 5所示，每一緩衝器68、70被連接到運算放大器（〇pAmp)72。 需要注意的是，第6圖所示的電阻值僅是範例，可被改 變而沒有脫離本發明的範圍。如圖所示，〇p Amp 72的輸出 被連接到比較器64、66，因此輸出板22、24的電壓改變可 與P一REF和N-REF比較，以識別輸入信號INP、INN的開始 10 和結束。特別地，如果決定出V+>P_REF且V-<N_REF， 則一設定信號被發送到閂電路39(可由一對交叉耦合的 NAND閘74構成），從而產生一輸出信號54。如果決定出V+ <N—REF且V->P_REF，則一重置信號被發送到問電路 39，其指示輸入信號INP、INN的結束且斷開輸出信號54。 15因此產生的輸出信號被驅動器1C 58的驅動級接收，該驅動 器1C依次提供一閘驅動信號給一功率型半導體裝置。 現在參考第6圖、第7A-7E圖，在A點（第7A圖），當輸 入信號INP和INN分別在輸入板18和輸入板20上被接收 時，輸出板22上的電壓38上升，輸出板24上的電壓下降。 20 此外’在輸入信號INP和輸入信號INN分別結束之後，輸出 板22上的電壓立即下降，而輸出板24上的電壓立即上升。 在B點（第7B圖），緩衝器68的輸出68,和緩衝器70的輸 出70’被顯示，且與輸出板的電壓變化對比。 在C點（第7C圖），緩衝器68、70的輸出被〇P Amp 72接 14 1298225 收，其依次產生v+和v-信號，該等信號分別指示輸入信號 INP、INN的開始和結束。之後，在d點（第7〇圖），比較器 64、66的邏輯運算產生一設定信號52和重置信號56。此後， 閂電路39產生輸出信號54，如第7E圖所示。 5 現在參考第8A圖和第8B圖，一信號由於雜訊導致在輸 出板22、24上相同方向的電壓變化（第8八圖）。反應於該種 信號組合，OP Amp 72不產生一信號，因此有效阻擋輸出電 路12最終產生一輸出信號。 第6圖僅顯示一輸出電路12，其可和一高端驅動器級 10 (high side driver Stage)—起被使用。然而，需要理解的是， 本發明並不限於一高端驅動器級，也可同樣與一低端驅動 器組合。 儘管本發明已被與其有關的具體實施例描述，但很多 其他變化和修改以及其他應用，對於本領域熟習該項技藝 15的人士而言是顯而易見的。因此，較佳的是本發明並不被 此處詳細的揭露所限制，僅被附加的申請專利範圍所限制。 【圖式簡|說明】 第1圖說明本發明一實施例的一個位準位移方案的上 階(top level)方塊圖。 2〇 第2A圖説明本發明之較佳實施例的一信號偏壓電路。 第2B圖說明本發明之較佳實施例，信號偏壓電路與一 電路的邊緣觸發邏輯部分的合作。 第3圖說明較佳實施例的一電路，其用於一電路中邊緣 觸發的信號重建。 15 1298225 第4圖說明本發明的信號重建和雜訊阻擋（noise blocking)方案。 第5圖示意性說明本發明的一電路的一較佳應用。 第6圖說明本發明的另一實施例。 5 第7A-7E圖說明依據第二實施例，在一電路中被實現的 信號重建方案。 第8A和8B圖說明依據第二實施例，在一電路中被實現 的雜訊阻擋方案。 【主要元件符號說明】 10…輸入電路 39…閃電路 12…輸出電路 4l···設定端 14、16…電容器 43…重置端 18、20…輸入板 50…信號 22、24…輸出板 52···設定信號 25…差動比較器 54···輸出信號 26…信號偏壓部分 56···重置信號 27、29、3卜33…比較器 58…驅動器1C(驅動器積體電路) 28…邊緣觸發的信號檢測部分 60···高端功率型M0SFET 30…遮沒濾波器和信號重建部分 62···低端功率型M0SFET 32…緩衝輸出部分 64、66…比較器 34…節點V+ 68、70…緩衝器 35、37…閘 68’、70’…緩衝器的輸出 36…節點乂- 72〜0卩人11^(運算放大器） 38、40、42、44、46、48···輸 出板上的電壓 74…NAND閘 16

Claims (1)

1298225 、申請專利範圍：

第94136491號申請案申請專利範圍修正本96.6.22. 1· 一種電路裝置，其包含： 10 15 20 一輸入電路，參考到一第一地且提供互補輸入信 一輸出電路，參考到一第二地；以及 至少一個電容器，該電容器包括被電連接到該輸入 電路並接收該互補輸入信號其中一者的_輸入板、以及 被電連接到該輸出電路的一輸出板； 更進一步包含另一電容器，該另一電容器包含被電 連接到該輸入電路的一輸入板和被電連接到該輸出電 路的一輸出板； 其中，該輸出電路包括一信號偏壓部分、/邊緣觸 發的信號檢測部分和一信號重建部分； 其中，基於由該信號偏壓部分產生的參考信號’ $ 邊緣觸發的信號檢測部分檢測該輸入信號的/開始和 一結束，以及當其檢測到該輸入信號的開始時，會產生 一邊緣識別符信號，並當其檢測該輸入信號的結束時’ 會產生一邊緣識別符信號； 其中，基於該邊緣識別符信號，該信號重建部分產 生一輸出信號； 又其中該信號重建部分能夠分辨與該等雨個電务 器之輸入板上的共模雜訊相關之該等輪出板之電廢變 化和與該等輸入板上之該等互補輸入信號相關之4專 號； 17 1298225 ΕΓΤΓΖ2+ 月日修正本 輸出板之電壓變化。 2.如申請專利範圍第1項所述之電路裝置，其中，基於從 該輸入電路到該電容器的該輸入板中的一輸入信號，該 信號偏壓部分產生一參考信號。 5 3.如申請專利範圍第1項所述之電路裝置，其中，該輸出 電路更進一步包含一遮沒濾波器以在信號重建之前濾

10 除雜訊。 4. 如申請專利範圍第1項所述之電路裝置，其中，該輸出 電路更進一步包含一被緩衝的輸出部分。 5. —種電路裝置，包含： 一輸入電路，參考到一第一地且可以產生互補輸入 信號； 15

20 一輸出電路，參考到一第二地；以及 一第一電容器，該第一電容器包括一輸入板，該輸 入板被電連接到該輸入電路以接收該等互補輸入信號 的一個，該第一電容器也包括被連接到該輸出電路的一 輸出板；以及 一第二電容器，該第二電容器包括一輸入板，該輸 入板被電連接到該輸入電路以接收該等互補輸入信號 的另一個，該第二電容器也包括被電連接到該輸出電路 的一輸出板， 其中該輸出電路包括一信號偏壓部份、一邊緣觸發 的信號檢測部分和一信號重建部分； 其中，該信號偏壓部分基於該第一電容器之該輸出 18 1298225 9V"•’甘日修正本

10 15

20 板的一電壓變化產生一參考信號，以及基於該第二電容 器之該輸出板的一電壓變化產生一參考信號； 其中，基於該輸出板的每一電壓變化，該邊緣觸發 的信號檢測部分產生一邊緣識別符信號； 其中，基於該邊緣識別符信號，該信號重建部分產 生一輸出信號； 又其中該信號重建部分能夠分辨與該等兩個電容 器之輸入板上的共模雜訊相關之該等輸出板之電壓變 化和與該等輸入板上之該等互補輸入信號相關之該等 輸出板之電壓變化。 6. 如申請專利範圍第5項所述之電路裝置，其中，該輸出 電路更進一步包含一遮沒濾波器以在產生該輸出信號 之前濾除雜訊。 7. 如申請專利範圍第5項所述之電路裝置，其中，該輸出 電路更進一步包含一被緩衝的輸出部分。 8. —種用於高端位準位移的方法，包含以下步驟： 電容耦合一輸入電路到一輸出電路，該輸入電路參 考到一第一地電壓，且該輸出電路參考到一第二地電 壓，該電容耦合之步驟包含透過兩個各具有一輸入板與 一輸出板的個別電容器來耦合互補輸入信號； 在該輸出電路檢測來自該輸入電路的一輸入信號 的一開始； 檢測該輸入信號的一結束； 基於該檢測步驟重建一輸出信號； 19 1298225

10 其中，對於檢測到該輸入信號的該開始的反應是， 一設定信號被發送到一閂電路，以及對於檢測到該輸入 信號的該結束的反應是，一重置信號被發送到該閂電 路； 且其中重建一輸出信號之該步驟包含分辨與該等 兩個電容器之輸入板上的共模雜訊相關之該等輸出板 之電壓變化和與該等輸入板上之該等互補輸入信號相 關之該等輸出板之電壓變化。 9. 如申請專利範圍第8項所述之方法，其中，對於雜訊的 反應是，沒有信號被發送到該閂電路。 10. 如申請專利範圍第8項所述之方法，其中，該輸出信號 被發送到一驅動器電路的一驅動器級。 20