TWI296880B - Digital-to-analog converter structures - Google Patents

Description

1296880 九、發明說明： 【發明所屬之技術領域】 本發明係關於數位至類比轉換器（DAC)，且詳言之係關 於使用電阻性梯式配置（resistive ladder configUrati〇n)實施 之DAC結構。本發明更特定言之係關於基於r_2r配置之 DAC結構。 【先前技術】 DAC結構於此項技術中已為吾人所熟知。其用於將一通 常以二進位碼形式提供之輸入數位訊號轉換至一以相應電 壓或電流形式之類比輸出訊號。此可藉由使用開關或電阻 器或電流源之網路達成。 已知DAC結構之一實例在已讓渡予本申請案之受讓

Dempsey等人之美國專利5 764 174(usp,i74)中產生:其内 容以引用方式併入本文中。usp ,174描述一 r_2r梯式結 構，其包括複數個腳。每-腳均有助於該器件之解析度，。 以使提供於該結構内之腳越多則解析度越佳。然而，在向 該梯式結構添加更多腳時’亦需要添加複數個相應的開 關，此需要適當地定標。添加開關並非隨意的活動，因為 每一新的開關需要與先前之開關適當地^標。由發明卿 ，174處理了該等開關之定標’其提供-控制電路以使得相 對於-參考值來控制該等開關之導通電阻 '然而，若 賣之高解析度’則在將該等開關保持在合理的操作：數 =路布局上提供足夠的面積以容納大量開關方面仍 104671.doc 1296880 回解析度DAC之另-問題在於DAC之線性與單調性受組 件匹配之_ °隨機㈣失配可降低DAC結構之單調性與 線性。傳統上已藉由雷射修整組件調整其值或在板上併入 校正電路來抵銷此問題。 因此，需要提供一 DAC配置，其用以提供$DAc 且便於校正DAC線性誤差。 又 【發明内容】 因此’本發明之第—實施例提供—心將—數位輸入字 組轉換至一類比輸出電壓訊號的數位至類比轉換琴 (DAC)’該字組可被分割為—上部及—下部，該dac包括 第一組件，其包括一由該字組之下部控制的電阻器梯DAC 且產生-輸出電壓；及一第二組件，其包括一由該字組之 上部控制的-電阻器梯DAC且產生—輸出電壓。該第二紐 件被分段，該等個別區段中之至少一區段具有一低於該字 組之上部之1 LSB的隸’且該第—組件進—步用以回應 於第二組件之一區段的選擇以調諧該第二組件之輸出。、 β本發明之較佳特徵由本文所附之申請專利範圍獨立項所 提供。有利實施例提供於申請專利範圍附屬項中。 該梯通常可提供於-R_2R拓撲或其修改版本中。在該標 準r-2r結構之-修改中，移除某些連m阻器，且剩 餘DACf阻H被定標。此以電阻器面積為代價提高了該第 -組件或下部DAC段之阻抗，但降低了 dac内流動：電 流，且亦在DAC下部内相對於電阻器值降低了開關及佈線 非理想之效應。 104671.doc 1296880 藉由將該DAC之一下部竊接至—電流源，該電流源經配 _ 置為將一定標之電流（相對於參考）注入該尺_211梯之一節 點。本發明對於-給定解析度提供―最小化之總DM面 積’且減少開關定標問題。該注入可加入該梯之任何節 • 點，但通常為柄接至一終止電阻器之頂部。 參考以下圖式可較好地理解本發明之此等及其他特徵。 【實施方式】 • 5見在將參看圖1至6描述本發明。如圖1所示，根據實施 本發明之-DAC之第-說明性實施例，提供—用以將一輸 入數位訊號轉換至類比輸出訊號之數位至類比轉換器 100。該轉換器包括一上部105及一下部110,該上部1〇'5負 責轉換該數位輸入字組之包含該數位輸入字組之最高有效 位元(MSB)的第一部分，該下部11〇負責轉換該數位輸入字 組之剩餘部分（意即最低有效位元LSB)。上部之電阻汉之可 低於下部之電阻R1。可理解較，本發明之dac將一輸入 鲁纟組轉換至對應於該輸入字組之單一類比輸出。然而，為 解釋起見，可認為該輸入字組可被分割為兩個子字組：一 含有該輸入字組之最低有效位元（LSB)的第一子字組及一 含有該輸入字組之最高有效位元（MSB)的第二子字組，兩 子字組中之每一子字組由該DAC之一部分進行轉換。根據 本發明’下部不僅為該輸入字組之LSB提供相應類比輸出 電壓訊號’而且可用於調諧上部。 如圖2所示，應瞭解其為圖丨之配置作為一 &位元dAC實 施的一不範性實施例，上部1〇5包括第一區段組2〇〇，在此 I04671.doc 1296880 展示為兩區段205、210。下部在傳統R-2R配置中被提供為 三個腳215、220及225，其中下部之每一腳提供有助於該 DAC之輸出的i LSB、2 LSB或4 LSB。一終止腳230耦接至 一通常為接地訊號之Vref-。下部三腳中每一者分別經由開 關23 5、240、245可切換地耦接於Vref-與Vref+之間。 切換忒上部之組之每一區段對DAC輸出的效應對應於切 換來自數位輸入字組之下部的一位元的倍數的^應（其等

效於一低於該字組之上部之一]的權值）。在圖2之一 4位 tgDAC之實例中，第一區段具備8/3 lSB之權值，且第二 區段具備16/3 LSB之權值（等效於該字組上部之位元的1/3 及2/3心稱權值）。當上部之兩區段一起切換時，其效應等 於標準R-2R配置中之8 LSB。但是此等元件亦可獨立切換 以在輸出上產生8/3 LSB及16/3 LSB之效應。因而可認為 此組區段提供一切換電阻，其對於DAC輸出之效應超過 (straddle)先刚腳的效應。考慮到電阻器之匹配（其將對於 母矛序為已知的）’圖2之DAC結構可進行修改以保證 DAC之内部存在—開關組合，其將接近於全部所要的輸出 電£ °亥杈正廣异法隨後變為將輸入碼映射為開關碼之技 術，其產生所要輸出。 圖2亦指示每一可切換元件之位元權值。此為切換每一 4元寺在DAC輸出上之效應。如對於一 4位元所預 期’當切換全部元件時輸出等於15咖。下文^展示兩 種口月b之刀換序列，其等於或接近於所要轉移函數 〇UtPUt=C〇^ 104671.doc 1296880 每一輸入碼產生理想的輸出。在自碼7至碼8之中等標度過 渡（midscale transition)中存在正微分非線性（DNL)誤差的 情況下（8/3或16/3權值或兩個權值均過大），若使用切換序 列1，則此DAC不可被修正。隨後若選擇第二序列，在無 失配的情況下，則每一輸入碼接近理想之輸出。在因8/3 或16/3區段或兩區段均過大而存在正DNL誤差的情況下， 可修改載入DAC之LSB段的碼以修正輸出，意即對於碼7載 入10001而非碼10010來修正+1 LSB DNL之一誤差。可擴 展此基本方案以校正高解析度DAC。 輸入碼 選項1切換序列 選項2切換序列 0 00000 00000=0 1 00001 00001=1 2 00010 00010=2 3 00011 00011=3 4 00100 00100=4 5 00101 00101=5 6 00110 00110=6 7 00111 10010=7.333 8 11000 10011 =8.333 9 11001 10100=9.333 10 11010 10101 =10.333 11 11011 11011 =11 12 11100 11100=12 13 11101 11101 =13 14 11110 11110=14 15 11111 11111=15

表1 104671.doc -10· 1296880 因此應瞭解的是’若使用第二切換序列，則當已自該上 部之組中選擇一區段時，使用DAC下部之腳來調諧該dac 的輸出。使用該校正演算法之目的在於保證下部不會在全 偏轉情況下被實施，意即下部之腳為全開啟或全關閉狀 態。如此，可使用下部之腳以輸入字組調諧或調整來自上 部區段之作用，從而為該輸入數位字組提供來自dac之所 要輸出，且較佳地可用於保證與+DNL<i [SB不存在偏 差。 使用如圖2所示之配置在要求數位校正具有正dnlu LSB之應用中係有利的。由於電阻器匹配限制，其在高解 析度標準R-2R結構中較難得以保證。若標準4位元r_2r DAC中自0111至1000之中等標度過渡具有一正 LSB ’則存在一無論向DAC載入什麼碼都不可獲得之所要 輸出電壓。在圖2之實例中，已修改該R-2R結構以加入冗 餘。在標準N位元R-2R結構中，存在N個可切換元件產生 2N個可能輸出。根據本發明，存在Ν+χ個可切換元件產生 2()個可能輸出。此等額外可切換元件以該方式被結構 化及定序以保證正DNL<1 LSB。 如圖2所示，該下部較佳地以梯式配置而提供。本發明 亦提供對該等習知梯式配置之修改。如圖3所示，在標準 R-2R結構之一修改中，相鄰腳間之某些連接”r，，電阻器被 移除，且剩餘DAC電阻器（即彼等提供於終止腳與已移除 電阻器之間之梯腳上的電阻器）被定標。在此情況下，電 阻器之數目增加兩倍從而提供2R_4R配置。此在以電阻器 I04671.doc 1296880 面積為代價之情況下提高了此等下部腳之阻抗，伸 DAC中流動之電流，且亦在DAC之此等下部腳中相二： 阻器值降低了開關及佈線非理想之效應。#由將電阻器之 值加倍，腳上之絕大多數電壓穿過與開關相對之電阻器而 降低。結果是該等開關之電阻對腳之作用變小，且其相愚 聯之定標問題比起此前造成之誤差更小。 如此前之描述，DAC之下部較佳具有一終止腳，該終正 腳直接耦接至一參考訊號，豸常為接地的。亦已知將唁梯 式配置之終切經由—_純至地面，但根據本發明之 較佳實施例，該耦接與經由開關耦接相反而是直接的。 根據第三實施例’提供對梯式配置之一修改，其中該梯 額外耦接至一電流源400，肖電流源經配置為將一定標之 電流（相對於參考）注入該R_2R梯之一節點。此對於一二定 解析度最小化了總DAC面積，且減少了開關定標問題。該 注入可加入梯中任一節點，但通常耦接至一終止電阻器之 貝邛如圖4所不。較佳地將該電流源耦接至該終止腳， 因=此處DAC架構内可用之淨㈣最大，丨因此易於設計 "亥电机源。一 r_2R DAC梯式架構與電流源DAC之組合能 夠在不增加電阻器與開關數目的情況下擴展該 之解析度。此用於擴展由該等架構提供之解析度。應瞭 解，主入该終止腳之電流值通常為微安培級，然而若該電 流注入該梯之其他腳，則通常要求一量級較大降低之訊 號。 圖5展示可用於根據本發明之DAC實施例中的電流源電 10467 l.doc -12- 1296880 路類型之一實例。然而，應瞭解的是所說明之結構與組件 係示範性配置類型，熟習此項技術者可認為其提供—電流 注入至圖4之電阻器梯中。在此實例中，提供一放大器入， 其非反相輸入搞接至Vref+。反相輸入在一反饋配置中輛 . 接至一電阻器及一開關Q2，其值定標為DAC下部之腳中開 關與電阻器的值。開關Q2之閘極由一偏壓Vbias控制，以 達成定標效應。該放大器之輸出控制第二開關Q1之閘極， φ 其源極控制一鏡像配置之主MOSFET器件。該鏡面用以提 供將電流（此處圖示為BO、B0/2及B0/4)選擇性輕接至令 DAC下部之終止腳（此圖未展示，但此前已展示於圖3中）。 選擇性切換達成分別注入等效於i LSB、1 LSB/2及1 LSB/4之電流。该電流注入係有利的，因其改良了 dac之 解析度而不需在電阻器梯DAC配置内需要額外的腳。 應理解的是，例如圖2、圖3及圖4所示之該等三個實施 例中之任一者可獨立於其他而使用，但在較佳實施例中結 鲁 合了全部三個實施例。圖6之架構中展示了該實例。為清 晰起見，已將圖6再分為三張，如圖6A、6B及6C所示。可 相互結合查看此等圖，以查看整個DAC結構。在圖6之此 實施例中，上部105用以提供輸入字組之4位元。此等四位 元提供於一區段式架構中，其具有十五個等權值區段，14 個各自有兩個電阻器之腳S1至s 14及一個腳/區段（S0)，其 經進一步分割以提供一組具有1/3標稱權值之第一區段及 2/3 4示稱權值之第二區段。此由第一腳（Leg 内之6個電 阻裔及第二腳（Leg S0B)内之3個電阻器提供。 104671.doc -13· !296880 該DAC之下部被提供為一經修改之R-2R架構，其中下部 與上部間的連接電阻器已移除，以對下部腳(腳B 111)(即 連接電阻器通常所在區域下方的腳）定標從而提供一 架構。或者將區段Bll、BIO、B9及B8後的該等四位元分 為圖2之標稱權值組，此處展示為丨/3及2/3標稱權值配置。 接下來的七個位元（B7…B1)被提供為一標準2R-4R實施 例。位元0與LSB/2及LSB/4之權值藉由將終止腳耦接至一 電流源，且使用該電流源以將電流注入該腳之中點（即提 供該終止腳之4個電阻器之中點）而產生。低於1 LSB之權 值用以在被要求時向DAC產生額外的解析度。作為應注入 終止腳以產生所要結果之電流類型之實例，應注入此電流 源

Vref/[ 1 6R+4swres 1 ] (其中swresl=Bl腳上之開關的電阻）以產生Lsb/4之一輸出 變化。 應理解的是每一腳（BO-B 11及SO-S14)均可切換地麵接至 一電壓參考，對於電阻器梯式配置而言為正常的，但為方 便起見未展示該等個別開關組件。 應瞭解本文中之教示提供一種改良之DAC架構，其中可 獨立地或相互結合提供該等改良。此教示特定用以提供一 為數位校正而最優化之DAC結構。此目標之達成係藉由提 供一 DAC結構，其包含一界定該DAC架構之主要部分的上 部及一界定該架構之次DAC部分的下部。該次dac部分用 於提供該DAC之上部的調諧，以保證增大應用至該dAC之 104671.doc -14- 1296880 輸入碼’該DAC提供一變化不超過】LSB的輸出。此 由同時選擇性切換該DAC之上部及下部達成。 為使用數位校正演算法校正DAC之跳及積分非線性 (INL)誤S ’下面的DAC架構應具有比經校正輪出之所要 解析度更高之解析度，且亦應具有一保證轉移函數内不存 在間斷之構件（即—保證無正DNL誤差>1 LSB之構件 文中討論之架構滿足此等要求。 圖7展示為實施本發明提供之一DAC校正系統7〇〇的示意 圖。該系統提供-種裝置及方法，以在存在組件匹配誤^ 時產生-線性的、電阻器梯式電壓輸出dac。在此說明 實例中在介面解碼705處提供十六位元使用者輸入字組， 其中該字組之MSB及LSB為分開的。 DAC 700包括一將DAC字組之MSB轉換至一輸出電壓的 主段710及一轉換該DAC字組之LSB的次段715。該等段耦 接在一起，以在一輸出720處提供一總輸出電壓。 主& 710可提供於一諸如圖6中展示為區塊之配置 内，该主段710含有一電阻器梯，其經結構化使得其lsb 低於次段715之全標度，但實質高於次段之乙沾及總dac轉 移函數LSB。 次段715亦含有一電阻器梯結構，該結構類型之一實例 圖示為圖6中之區塊11〇。 應瞭解，主段之該等梯式結構經配置及次經定標（在無 失配的情況下）使得可獲得DAC轉移函數内之所有電壓點 (除零標度（ZS)及全標度（fs)外），而不需將烈或FS載入次 104671.doc •15- 1296880 段DAC。以此方式很明顯，該次段DAC使用一減小之碼範 圍。 J面解碼經結構化以為每一使用者輸入碼（除全標度外） 璉擇一主段及次段DAC字組，從而當選擇一主段碼時，次 段不在零標度或全標度處。亦提供一校正記憶體725，其 為主段之每一區段儲存誤差修正。對於該主段的每一區 丰又，可使用加法器730將自儲存於此記憶體中之資料所選 擇的修正加入至該LSB字組。 在生產測試期間，量測了主段之區段内的誤差，且相應 修正儲存在記憶體725内。此等修正隨後視載入之主段碼 而疋自動加入至載入次段之碼（即該主段之梯内所選擇的 區段）。 熟習此項技術者應瞭解，本發明提供一可用於將數位輸 入字組轉換至類比電壓輸出之DAC配置。所說明之實施例 及操作原理已參考一上部及一下部或一第一及第二組件進 行描述，但應瞭解使用該命名法係為了易於解釋，且其並 不意欲以任何方式限制保護，除根據附加之申請專利範圍 中認為必要之外。熟習此項技術者在不背離本發明之精神 及範缚的糾了彳對本λ中描㉛之示㈣實施例進行類似 的修改，且該等修改對於熟習此項技術者係顯而易見的。 此說明書中之字，，包含”用以規定所述特徵、整體、步驟 或組件之存在，而不排除存在或加入一或多個其他特徵、 整體、步驟、組件或其組群。 【圖式簡單說明】 104671.doc -16- 1296880 圖1為根據實施本發明之第一說明性實施例之DAC配置 的示意圖； 圖2為一根據圖丨之實施例之4位元DAC架構的實例； 圖3為一根據說明性第二實施例之一 DAC架構的實例； 圖4為一根據第三實施例之一 DAC架構的實例； 圖5為可與圖4之實施例一起使用之一電流源的實例· 圖6A、圖6B及圖6C為併入圖2、3及4内說明之所有 實施例之一 DAC架構的示意圖；及 〜 圖7為展示一說明性第四實施例之示意圖。 三個 【主要元件符號說明】 100 105 110 200 205 、 210 215 〜220 、 225 230 235 、 240 、 245 400 700 705 710 715 720 數位至類比轉換器 上部、區塊 下部、區塊 第一區段組 區段 腳 終止腳 開關 電流源 DAC校正系統 介面解碼 主段 次段 輸出 104671.doc 17· 1296880 725 校正記憶體 730 加法器 104671.doc -18-

Claims (1)

1. I29Wl32559 號專利申請案 中文申請專利範圍替換本(96年8月） 十、申請專利範圍： I 一種數位至類比轉換器（DAC)，其用以將一數位輸入字 組轉換至一類比輸出電壓訊號，該字組可區分為一上部 及一下部，該DAC包括： 第組件，其包括一由該字組之該下部控制之電阻 器梯DAC且產生一輸出電壓，及 一第二組件，其包括一由該字組之該上部控制之電阻 鲁 UU梯DAC且產生一輸出電壓，且其中該第二組件被分 丰又’该等個別區段中之至少—區段具有—低於該字組之 该上部之1 LSB(最低有效位元）的權值，該第一組件進— 步用以回應於該第二組件之一區段之選擇來調諧該第二 組件之該輸出。

   4. 如請求項1之DAC，其中該第二組件之該等區段中之至 少一區段的該權值低於該字組之該下部的總權值。 如明求項1之DAC，其中該第一組件之該梯具有一 架構。 如請求項3之DAC，其中該第一組件之該梯具有一定標 之R-2R架構，其包含具有複數個電阻器之腳，該等腳由 連接電阻器隔開。 5. 6. 如請求項4之DAC，其中與一習知尺_2尺架構相比，該等 連接電阻器中之至少—連接電阻器被移除，且該等剩餘 之腳電阻器與所移除的被一致定標。 如請求項丨之DAC，其中該DAC之該第一組件具備—終 止腳’該終止腳直接耦接至參考訊號。 104671-960822.doc 1296880 7·如明求項1之DAC，其中該DAC之該第一組件耦接至一 電极源，該電流源經配置以將一定標之電流注入該梯之 一節點内。 8·如請求項7之DAC，其中該注人之電流被注人該梯之一 終止腳。 一種數位至類比轉換器（DAC)，#用於將一數位輸入字 、、且轉換至一類比輸出電壓訊號，該DAC提供於一電阻器 梯式配置内，該梯式配置包括一耦接至一參考電壓之終 止腳及各自可切換地耦接至一參考電壓之複數個可切換 ::且其中該DAC之該等腳中之至少-腳額外耦接至電 抓源’该電流源用以將一可調整電流注入該梯式配置内 以便增加該DAC之解析度。 10.如請求項9之DAC，苴中兮、、t A兮谥斗$印 二 /、r Θ，主入该梯式配置之電流相對 於該參考電壓定標。 11 ·如請求項9之DAC，其中嗜描妯袒糾治 修 9V·見2日修正替換頁 9· ” Τ Θ梯被棱供為一 RjR梯式配 置’提供於該等腳内之雷阻佶盔知社”、 电I且值為耦接至相鄰腳之電路的 一部分内之電阻值的兩倍。 12.如請求項UiDAC，其中嗜馗五八达 /、甲β梯再分為一第一部分及一第 二部分，該等第一及第二部分中夂 、 77甲之母一部分提供於一梯 式配置内，且其中在益—i里 、、耦接電阻器的情況下該第一部 分之一上部腳直接耦接至該第-邱八— — X乐一邵分之一下部腳，以使 該第一部分内之該等腳的電 电I且為e亥弟二部分内之該等腳 的阻的一定標倍數。 工3•如請求項12之說，其中至少—㈣分段。 104671-960822.doc 1296880 擎8月22日修正替換頁 14·如請求項12之DAC，其中該梯 —一 疋4專弟一及第二部分界 疋该DAC之一第一組件，該繁 千哀弟—組件用以將一輸入數位 字組之一下部轉換至一類比 類比東麼輸出，且其中該DAC進 一步包括一第二組件，續第— 弟一組件用以將該輸入數位字 組之一上部轉換至—類比雷懕私山 4 顯比冤& ‘出，且其中該第二組件 之至少-部分提供於—區段式結構内，該等個別區段中 ，至少一區段具有—低於該輪入數位字組之該下部之總 權值的權值’該DAC經校正以侈兮笼,..m 卜 仪从便5亥弟一組件用以回應於 该第二組件之一區段之選擇來 <评木凋，自该弟二組件的該輸 出0 15· —種數位至類比轉換器（DAC)，其用以將一數位輸入字 組轉換至一類比輸出電壓訊號，該dac包括提供於一電 阻器梯式配置内之複數個腳，該梯包括一耦接至一參考 電壓之終止腳及可切換地耦接至一參考電壓之複數個可 切換腳，該梯被再分為一第一部分及一第二部分，該等 第一及第二部分中之每一部分提供於一梯式配置内，且 其中該第一部分之一上部腳在無一耦接電阻器的情況下 直接耦接至該第二部分之一下部腳，以使該第一部分内 之该等腳之電阻為該第二部分内之該等腳之電阻的一定 標倍數。 16.如請求項15之DAC，其進一步包括一電流源DAC，該電 源D A C用以將一電流注入該等腳中之至少一腳内。 17·如請求項16之DAC，其中該電流被注入該終止腳内。 18·如請求項15之DAC，其中該等第一及第二部分界定該 104671-960822.doc .1296880 -- • 年月日修正替換頁 ·- DA_C之：下部組件’該下部組件用以將-輸入數位字組 之下#轉換至一相應輪丨電壓，且其中該進一步 土。卩、、且件，6亥上部組件用以轉換該輸入數位字組 之上心且其中該上部包括_提供於_區段式架構内 =電阻器梯，該區段式架構中之至少—腳具有—低於該 子組之訂部之總權值的權值，且其中該DAC經校正以 . 使根據該上部之—區段的選擇使該下利以調譜該上部 之該輸出。 .19. 一種數位至類比轉換器(DAC)，其用於回應於一輸入數 位碼在其-輸出處提供一類比電愚輸出，該轉換器包 ^ · -主DAC段，其包括一用於將該輸入碼之最高有效位 tc(MSB)轉換至一電壓輸出之電阻器梯結構，一次dac 段，其包括一用於將該輸入碼之最低有效位元（lsb)轉 換至一電壓輸出之電阻器梯結構，該主Dac與該次DAC • 之該等輸出相結合以提供該DAC之該輸出，該主DAC之 該LSB小於該次DAC之全標度但大於該次dac之該lsb 及該總DAC轉移函數LSB ; η面解碼，其經結構化以為輸入使用者碼選擇一主 DAC及一次DAC字組，以使當選擇—iDA(：碼時該次 DAC在零標度與全標度之間，該介面解碼將該輸入數位 碼分為一 MSB DAC字組及一 LSB DAC字組； 一校正記憶體，其用於為該主DAC儲存誤差修正，及 一加法器，其用於將自該校正記憶體選擇之誤差修正 104671-960822.doc 年月日修正替換頁 1296880 加入該LSB DAC字組。 2〇·如請求項19之DAC，其中該校正記憶體在該DAC之一生 產測試期間被載入誤差修正。 21·如請求項19之pAC，其中該加法器經配置以根據該主 DAC之一預定區段的選擇而自動向該載入該次DAC之碼 加入該等修正。 22· —種將—輸入數位字組轉換至一相應輸出電壓的方法， 該方法包括以下步驟·· 將該輸入字組區分為一下部及一上部，

   第一組件以調諧該第二 I恭（DAC)架構之一第 至一相應電壓輸出， 比轉換器架構之一第二組件 至一相應電壓輸出，該第二 區'^用於該轉換過程中時 二組件之該輸出。 ，使用該 104671-960822.doc