TWI290726B - Method of manufacturing passive devices on a semiconductor substrate - Google Patents

Description

1290726 A7 B7 五、發明説明（） 1 本發明爲一種製造被動元件的方法，尤其是在半導體 基底上製造薄膜電阻元件及/或電容元件的方法。 (請先閲讀背面之注意事項再填寫本頁) 在製造半導體單片積體電路時，除了主動半導體元件 (HBT、FET、B F .........)之外，還可以在同一個半導體基 底上製造如電阻元件及/或電容元件等被動元件，利用這些 被動元件及主動元件可以構成複雜的電路。在半導體基底 上製造的電阻和電容通常是薄膜電阻及MIM(金屬層/絕緣子 層/金屬層）薄膜電容。 在以矽作爲基礎材料的半導體科技中，若要在原供設 置主動元件的層或區域中同時製造被動元件，則連接半導 體上事先通常經過鈍化處理的基底需分隔出更多的層，以 製造置被動元件之用。在這些層上雖然能夠製造出非常精 密、可複製性佳、以及可調整範圍很大的元件，但卻有製 造程序複雜及成本高的缺點，而且常用的lift-oft製程（離析 製程）的生產量並不令人滿意。 經濟部智慧財產局員工消費合作社印製 專利US 3 996 55 1提出在絕緣基底上製造高歐姆電阻及 低歐姆電阻的方法。這種方法是利用lift-off製程（離析製程 )中的第一片掩膜將由基底上的高歐姆電阻材料及與其相向 而立的另一個層上的低歐姆電阻材料構成的結構化雙層離 析出來。接著利用第二片掩膜除去一部分低歐姆電阻層， 即可形成一個被鈍化層蓋住的高歐姆電阻區。然後再利用 第三片掩膜在鈍化層上形成通往低歐姆層及金屬接點的接 觸孔。 專利US 4 87 8 770提出一種在基底上離析出的高歐姆電 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " -4- 1290726 A7 B7 五、發明説明（2 ) 阻層自動製造精密的薄膜電阻的方法，在這個高歐姆電阻 層上方設有一接觸層，必要的話還可以在接觸層及電阻層 之間加上一個作爲擴散阻擋區用的阻擋層。各層的順序係 在第一片掩膜的作用下統一依據電阻的幾何形狀被一路鈾 刻至基底。接著經由第二片掩膜在多層電阻幾何構造中選 擇接觸區之間的中間區域至電阻層進行鈾刻。 專利W0 96/27210也提出一種製造電阻及電容的方法。 在這種方法中，在基底上會離析出由一個電阻層及一個接 觸層構成的一個雙層。在此雙層中會分出電阻元件區及電 容元件區，並在下一個步驟中藉由去除接觸層來形成電阻 。這個第一個元件面會被一個其上設有露出之接觸孔的絕 緣子層蓋住。從其上離析出來的一個導電層會構成與接觸 層之間的連接觸點，並形成電容極板面的結構。 本發明的目的在於提出一種製造被動元件於半導體基 底上之方法，而且利用這種方法只需很低的成本即可製造 出各種不同的被動元件。 本發明提出的解決方法載於申請專利範圍中的獨立項 目中。申請專利範圍中的非獨立項目則是本發明的各種有 利的設計方式及其擴充。 利用一片共同的掩膜在第一個絕緣子層形成電容及電 阻結構可以達到簡化製程及降低成本的效果。在電容結構 中，第一個絕緣子層位於作爲MIM電容的下方金屬層的接 觸層上方；在電阻結構中，第一個絕緣子層則位於一電阻 層上方。選擇性的去除第一個絕緣子層即可到達接觸層及 (請先閲讀背面之注意事項再填寫本頁)

T 經濟部智慧財產局員工消費合作社印製 本纸浪尺度適用中.國國家標準（CNS ) Α4規格（210X297公釐） -5 - 1290726 A7 B7 五、發明説明（q ) 電阻層。 (請先閲讀背面之注意事項再填寫本頁) 利用本發明提出的方法可以用特別簡單且有利的方式 製造各種不同類型的電容元件（以單位長度電容量來區分）及 電阻元件。 選擇性的去除在第一個絕緣子層中形成的結構中位於 上方的第二個低歐姆電阻層至位於下方的第一個高歐姆電 阻層，即可形成一高歐姆電阻元件，其中經由將分隔元件 用的掩膜及在第一個絕緣子層形成電容及電阻結構用的掩 膜整合在一起，即可以類似於專利US 4 87 8 770提出的方式 自動形成高精密度的電阻元件。其後離析出來的第二個絕 緣子層最好是以能夠保護電阻層的耐腐蝕性材料製成。 經濟部智慧財產局員工消費合作社印製 在位於接觸層下方電容電極上方的第一個電容元件所 形成的結構的第一個絕緣子層中可以離析出第二個絕緣子 層，只要選定適當的材料及厚度即可使這個絕緣子層具有 很高的單位長度電容量。尤其適合以介電常數相當高的材 料來製造第二個絕緣子層。經由將第二個絕緣子層全面離 析的方式，除了會形成在第一個絕緣子層內露出的結構外 ，還會形成一絕緣子·雙層。若將自第二個絕緣子層離析出 來的金屬面作爲MIM電容的上電容電極，則可以經由一共 同的掩膜來製造僅以第二個絕緣子層作爲電介質的具有高 單位長度電谷量的％—個電容元件，或是以絕緣子-雙層作 爲電介質的具有低單位長度電容量的第二個電容元件。 以這種方法製造具有不同單位長度電容量的電容元件 ’並不會對同時以一共同的掩膜製造電容結構及電阻結構 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X297公董) -6- A7 B7 1290726 五、發明説明（） 4 造成妨礙，因此是一種具有特殊優點的方法。 (請先閱讀背面之注意事項再填寫本頁) 在以一個接一個將第一個電阻層、第二個電阻層、接 觸層離析出來的方式製造薄膜電阻元件時，最好是至少有 一個電阻層是以一種特殊材料製成，這種材料一方面可以 作爲接觸層及阻擋層之下的材料之間的擴散阻擋材料，另 一方面又可作爲電阻材料，而且在阻擋層內至少有一個電 阻元件，而且最好是在第一個電阻層及第二個電阻層內至 少分別製造一個電阻元件。第二個電阻層最好是作爲低歐 姆阻擋層。阻擋層的一個優點是使在鈍化層內位於主動元 件上方的打開的接觸窗也能夠按照第一個電阻層、第二個 電阻層、接觸層的順序層被離析出來，而且不會因爲經接 觸窗離析出來的接觸層及一個主動半導體區域之間的擴散 對半導體主動元件造成損害。通往主動半導體區的電流方 向是垂直於電阻層的低歐姆路徑。 經濟部智慧財產局員工消費合作社印製 本發明提出的製造方法可以完全或極大幅度的取代 lift-off製程（離析製程），而且在絕緣子層內形成電容及電 阻結構時可以大量使用乾式或濕式化學蝕刻方法，尤其是 以使用能夠選擇性的作用在某一層，而且在鈾刻至下一層 時能夠自動停止蝕刻的腐蝕劑最爲有利。 底下以一^個製造帶有局歐姆電組兀件、低歐姆電組元 件、以及不同單位長度電容量的MIM電容元件的複雜的元 件配置爲例，並配合圖，對本發明的方法作進一步的說明 。圖卜a至圖1 - k依序說明本發明之製程的第一種有利的實 施方式的步驟。圖2 - a至圖2 - d則是說明本發明之製程的另 本纸張尺度適用中國國家標準（ CNS ) A4規格（210X297公釐） " 1290726 A7 B7 五、發明説明（） 5 一種有利的實施方式的頭幾個步驟。 (請先閱讀背面之注意事項再填寫本頁) 在與基底（1)上未繪出的主動元件整合後，基底（1)及主 動元件的表面均被電介質（2)鈍化（圖Ι-a)。主動元件上通往 鈍化層的接觸窗會被打開，必要時並可塗上一層很薄的金 屬層。 如圖Ι-b所示，在鈍化基底上（包括主動元件）依序離析 出以高歐姆電阻材料（最好是WSixNy)製的第一個電阻層（3) 、以較低歐姆電阻材料製的第二個電阻層（4)、以及一個金 屬層（5)。第二個電阻層（4)最好是由（WTi)Nz製成，並同時 構成一位於金屬層（5)及第一個電阻層（3)及/或主動半導體材 料或接觸窗上的一層其他金屬材料之間的阻擋層。只要改 變薄膜電阻的含氮量及/或電阻材料的溫度系數即可影響電 阻層（3，4)的特性。金屬層（5)建議可以黃金製成。第一個 電阻層（3)、第二個電阻層（4)、以及金屬層（5)最好是在製程 中的同一個步驟被設置在基底上，而且最好是以濺射方式 爲之。 經濟部智慧財產局員工消費合作社印製 如圖1-c所示，在金屬層（5)上設置其上有露出之電極區 的第一個光刻膠層（6)。以一較厚的接觸金屬化層（7)強化在 露出之電極區的金屬層（5)，例如以電鍍或蒸鍍方式形成接 觸金屬化層（7)，而且鍍上去的金屬最好具有與金屬層（5)相 同或類似的成份。因蒸鍍而沉積在光刻膠層（6)上的接觸金 屬會在lift-off製程（離析製程）的後續步驟中被除去。構成 第一個電極面的導電的雙層又稱爲接觸層。在另一種有利 的實施方式中，亦可以表面鍍的一層鈦的黃金作爲金屬層 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8- A7 B7 1290726 五、發明説明（） 6 (5)。鍍鈦層的作用是增強光刻膠層（6)的附著力。鍍鈦層是 在電鍍或蒸鍍接觸金屬化層（7)之前根據光刻膠層（6)的結構 以濕式化學法被鍍上去的。 如果是以蒸鍍將接觸金屬化層（7)鍍上去，則不需金屬 層（5)。在蒸鍍接觸金屬化層（7)之前，對第二個電阻層（4)直 接以濺射蝕刻製程處理，可以有效降低接觸金屬化層（7)及 第二個電阻層（4)之間的接觸電阻。 如圖1 -d所示，光刻膠層（6)被除去後，可以選擇性的用 濕式化學法將位於接觸金屬化層（7)電極之間的間隙（6*)的 金屬層（5)去除，至接觸到第二個電阻層（4)爲止，這樣就可 以在第二個電阻層（4)上形成電極，例如可形成MIM電容元 件的下電極（71，72)，也可以形成薄膜電阻的接觸電極（73 ，74) ° 如圖Ι-e所示，不同元件的輪廓及接觸金屬化層（7)電極 面上的接線輪廓會在第二個光刻膠層（8)內被刻出來，對電 阻層（3，4)進行選擇性的鈾刻至鈍化層（2)即可將不同的元 件分隔開來。 如圖Ι-f所示，在去除第二個光刻膠層（8)之後，第一個 絕緣子層（9)就會被整個面的塗上去，然後再以第三個光刻 膠層（10)將第一個絕緣子層（9)蓋住。如圖Ι-g所示，在第一 個絕緣子層（9)內可以經由光刻膠層（10)在電容電極（7 1)上方 蝕刻出一個開口（11a)，以及在接觸電極（74)之間的第二個電 阻層（4)上方蝕刻出另一個開口（lib)。在到達接觸金屬化層 (7)及/或第二個電阻層(4)時蝕刻動作就會自動停止。第一個 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -9 - 1290726 A7 B7 五、發明説明（） 7 (請先閲讀背面之注意事項再填寫本頁) 絕緣子層（9)上的露出開口（lib)是作爲在掩膜之用，以達到 在第二個電阻層（4)內選擇性的鈾刻出一個朝向第一個電阻 層（3)的開口（12)。如圖Ι-h所示，此時在接觸電極（74)之間 就會形成一個特性取決於第一個電阻層（3)的高歐姆薄膜電 阻元件，而在接觸電極（73)之間則形成一個特性主要取決於 第二個電阻層（4)的材料的低歐姆電阻元件。 如圖Ι-i所示，在圖Ι-h的配置中會離析出第二個絕緣 子層（13)，其作用是在電極（71)上方的開口（11a)內作爲具有 高單位電容量的第一個MIM電容元件的電介質，同時最好 又能夠在開口（12)內作爲在該處露出的第一個電阻層（3)的 腐鈾保護層。同時經由位於電極（72)上方的第二個絕緣子層 (13)也可以形成一個絕緣子-雙層（9+13)，作爲具有較低單位 電容量的第二個MIM電容元件的電介質，且其厚度大於第 一個MIM電容元件的電介質。 經濟部智慧財產局員工消費合作社印製 如圖1 -j所示，在同一個製程步驟中於第二個絕緣子層 (13)上形成的上電極（141，142)與下電極（71，72)共同構成 前面提及的具有高單位電容量的電容元件（7 1/141)及具有低 單位電容量的電容元件（72/142)，而且只要調整絕緣子層（9 ，1 3)的厚度及材料特性，即可調整單位電容量的數値。絕 緣子層（9，13)可以是用相同的材料製成，也可以是用不同 的材料製成。一種有利的方式是以介電常數較低的材料製 成第一個絕緣子層（9)及以介電常數較高的材料製成第二個 絕緣子層（13)，這樣就可以進一步加大二者原已因厚度不同 造成的單位電容量的差異。舉例而言，單位電容量較高的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " " -10 - 1290726 A7 B7 五、發明説明（） 8 (請先閲讀背面之注意事項再填寫本頁) 電容元件可以作爲高頻電路（HF-Kreisen)用的高品質電容元 件，而因絕緣子-雙層的厚度較厚使單位電容量變得較低的 電容元件則適用於直流電分隔（DC-Trennung)。 如圖Ι-k所示，圖Ι-j的元件結構通常可以經由電介質 (15，如BCB)被平面化，並在接觸孔（16)打開後經由另一個 結構化的金屬化層（Π)被接觸。 在圖Ι-b的步驟中被加上去的金屬層（5)係作爲以電鍍方 式離析出接觸金屬化層（7)的導電起始層。若是以蒸鍍方式 形成接觸金屬化層（7)，則不需要作爲導電面的金屬層（5)。 經濟部智慧財產局員工消費合作社印製 在圖2所示的製造步驟中，基底（1)也是經由電介質（2) 被鈍化（見圖2-a)。如圖2-b所示，在鈍化的基底（1)上依序離 析出第一個電阻層（3)、第二個電阻層（4)、導電層（25)、接 觸金屬化層（7)、以及光刻膠層（26)。如圖2-c及2-d所示， 光刻膠層（26)經過結構化處理後形成作爲接觸金屬化層（7) 之鈾刻掩膜的電極區（261)，並經由蝕刻在接觸金屬化層⑺ 內形成結構（71，72，73，74)，在蝕刻過程中導電層（25)係 作爲蝕刻停止層。接著在露出的區域（262)內選擇性的將導 電層（25)去除，一直到觸及第二個電阻層（4)爲止。接下來 的製造步驟則與圖Ι-e至卜k相同。 如果接觸金屬化層（7)也可以選擇性的被蝕刻至第二個 電阻層（4)，則不需要有金屬層（5)。但也可以保留金屬層（5) ，作爲附著媒介物及擴散阻擋層之用。 以上提及的特徵、申請專利範圍內提及的特徵、以及 各圖所繪出的特徵均可單獨及彼此結合在一起被實施。凡 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 12907撕牛 2 :第 90119587 中文說明書替換頁 號專利申請案 民國96年7月11日修正 五、發明説明（） 9 是專業人士以各種方式應用到本發明之特徵均屬於本發明 的專利保護範圍，而不是僅限於以上提及的實施方式。 經濟部智慧財產局員工消費合作社印製 主要元件對照 1 2 3 4 5 6 6 * 7 8 71，72 73, 74 9 10 11a， lib 12 13 141， 142 15 16 17 基底 電介質 電阻層 電阻層 金屬層（接觸層） 光刻膠層 間隙 接觸金屬化層（接觸層） 光刻膠層 下電極 接觸電極 絕緣子層 光刻膠層（掩膜） 開口 開口 絕緣子層 上電極 電介質 接觸孔 金屬化層 — · II _^ I I I 裝 I 訂 II I I 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12- kl B7 1290726 五、發明説明（） 10 25 導電層 26 光刻膠層 261 電極區 262 區域 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13-

Claims (1)

1. A8 B8 C8 D8 1290726 夂、申請專利範圍 1.一種用以在一具有一主動元件區之基底上製造至 少〜個薄膜電阻元件及至少一個電容元件的方法，其中 (請先聞讀背面之注意事項再填寫本頁) la) 依序在被電介質（2)鈍化的基底（1)上離析出高歐姆的 第〜個電阻層（3)、低歐姆的第二個電阻層（4)、以及接觸層 (5 ’ 7)，而且至少一個電阻層是以能夠使其作爲擴散阻擋層 的材料製成，這個電阻層（擴散阻擋層）是將接觸層（5，7)及 位於電阻層（擴散阻擋層）下方的材料隔開，同時在阻擋層內 至少會形成一個具有與層平行之電流的電阻元件； lb) 在接觸層（5，7)內形成作爲電容元件之接觸電極及 下電極的結構（71，72，73，74); lc) 藉自由鈾刻出的分隔區將不同的元件隔開； ld) 在接觸層（5，7)及電阻層（4)上離析出第一個絕緣子 層（9); le) 利用一共同的掩膜（10)在第一個絕緣子層（9)內形成 用於第一個電容及第一個電阻的開口結構（11a，lib); lf) 在上述le的步驟中會離析出第二個絕緣子層（13)。 經濟部智慧財產局員工消費合作社印製 2 ·如申請專利範圍第1項的方法，其中第二個絕緣子 層（1 3)係以一種耐腐蝕性的材料製成，以保護位於其下方的 電阻層（3)。 3 ·如申請專利範圍第1或2項之方法，其中接觸層的結 構（7 1，72，73，74)係由離析出的金屬層（5)加上結構化的接 觸金屬化層（7)，並去除金屬層（5)上未經金屬強化的導電面 所形成。 4 ·如申請專利範圍第1或2項之方法，其中先離析出接 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14- A8 B8 C8 D8 1290726 六、申請專利範圍 觸層，接著再經過去除處理以形成接觸電極及下電極的結 構（71 ， 72 ， 73 ， 74)。 5 .如申請專利範圍第1或2項之方法’其中接觸電極及 下電極的結構（71，72，73，74)係在第二個電阻層（4)上經由 接觸金屬化層（7)的結構化離析所形成。 6 .如申請專利範圍第1或2項之方法，其中按照上述步 驟le的開口結構（11a ’ lib) ’去除分隔開來的電阻元件的低 歐姆電阻層（4)，即可形成高歐姆電阻。 7 .如申請專利範圍第1或2項之方法，其中在一位於第 二個絕緣子層（13)上方的金屬化層上形成電容元件的上電極 (141 ， 142)。 8 .如申請專利範圍第7項的方法，其中在上述步驟1 e 中露出及以第二個絕緣子層（13)蓋住的下電極（71)的上方形 成具有高單位長度電容量之第一個電容元件的上電極（141) 9 .如申請專利範圍第7項的方法，其中在上述步驟le 中未露出及以第一及第二個絕緣子層蓋住的下電容電極（72) 的上方形成具有低單位長度電容量之第二個電容元件的上 電容電極（142)。 10 ·如申請專利範圍第1或2項之方法，其中製造第二 個絕緣子層（1 3)的材料的介電常數高於製造第一個絕緣子層 (9)的材料的介電常數。 11 ·如申請專利範圍第1項的方法，其中也依序在主動 元件區上離析出第一個電阻層、第二個電阻層、以及接觸 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁)

   # 經濟部智慧財產局員工消費合作社印製 -15- 1290726 A8 B8 C8 D8 六、申請專利範圍 層，而且經與層面垂直的層順序至少會形成一個通往一主 動元件之接線的電流路徑。 1 2 .如申請專利範圍第1或1 1項的方法，其中第一個電 阻層、第二個電阻層、以及接觸層均可選擇性的被鈾刻至 另一層。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） - 16-