TWI287638B - An electronic circuit with test unit and a method for testing interconnects between an electronic circuit with test unit and a further electronic circuit - Google Patents

An electronic circuit with test unit and a method for testing interconnects between an electronic circuit with test unit and a further electronic circuit Download PDF

Info

Publication number
TWI287638B
TWI287638B TW092118363A TW92118363A TWI287638B TW I287638 B TWI287638 B TW I287638B TW 092118363 A TW092118363 A TW 092118363A TW 92118363 A TW92118363 A TW 92118363A TW I287638 B TWI287638 B TW I287638B
Authority
TW
Taiwan
Prior art keywords
electronic circuit
node
test
circuit
nodes
Prior art date
Application number
TW092118363A
Other languages
English (en)
Other versions
TW200403444A (en
Inventor
De Logt Leon Maria Albertu Van
Jong Franciscus Gerardus Ma De
Original Assignee
Nxp Bv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nxp Bv filed Critical Nxp Bv
Publication of TW200403444A publication Critical patent/TW200403444A/zh
Application granted granted Critical
Publication of TWI287638B publication Critical patent/TWI287638B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

1287638 狄、發明說明： 發明所屬之技術領域 —本發明關於一種電子電路，其包括複數個輸入/輸出…⑺ 節點，以經由此等互連，將該電子電路連接到至少一另外 的電子電路；於該電丨電路之一測試模《中，㈣試該等互 連之-測試單元，該測試單元包括一具有複數個輸入與一 輸出之組合電路，該組合電路實行一除外的邏輯功能；該 等I/O節點於該測試模式中，邏輯連接至該測試單元，其中 該等第一選擇I/O節點被配置’以分別承載此等輸入信號， 並連接至該組合電路之該等複數個輸入；及一包括一第一 即點<孩等第二選擇1/0節點被配置，以分別承載此等輸出 信號’該第一節點耦合至該組合電路之輸出。 先前技術 現今，此等電子裝置通常包括複數個互連的電子電路， 例如，此等積體電路，此等記憶體裝置等等，可被安裝在 一印刷電路板上。為了確保此類電子裝置之結構完整，已 經可以測試該等電子電路間之互連。因該IEEE 1149.1標準 而獲得一種使此一互連測試容易之標準化方法，即，週邊 掃描測4 (BST)。根據該標準，以專用硬體擴充電子電路， 例如移位暫存器，在一狀態機器之控制下，根據此等測 試信號之控制整合於該測試存取埠（TAp)控制器。通過此等 專用插腳，提供給該TAp控制器。BST提供一種多功能健全 的方法，測試該等電子電路的互連，使BST廣泛實行於許 多電子電路中。然而，於某些半導體領域中，例如，如
86275.DOC -6- 1287638 SDRAM之記憶體與快取記憶體之領域，由於價格壓 大，因此該贿不是可接受之解決方法，例如，由於事實 上子電路中’包含此等需要之專用週邊掃描插腳會 使这電路所需要之插腳增加’而使該電路太昂貴。 “寺半導體領域中，由早期公開之歐洲專利申請安 ΕΡ 0979418·Α1提供-種對此等電子電路互連測試之解決 方法揭路種根據開始段落所描述之電子電路。該電子 電路根據歐洲專利中請案ΕΡ 0979418-Α1提供—種配^， 其不需要複數個卜專用插腳，即可測賴等電子電路之 互連。該電路包括-測試單元，以實行許多電路輸入與一 電路輸出間之-職或_XN〇R功能。因此，當提供此等 適當《測試圖樣給該測試單元時，在該測試單元之輸出端 :。能偵測該輸入端之該等互連間之所有單一黏著性錯誤與 早一橋接錯誤。 ^而’缺點是當該電子電路有複數個被配置以分別承載 此等輸出仏^^節點時，僅測試連接至該測試單元之輸出 <印點的互連。為了使該等剩餘之輸出節點可測試，需包 更夕的、’且5私路，採用更多的區域用於該電子裝置之配 置，因而增加該電子裝置之成本。 發明内容 /其，本發明之目的係提供—種根據開端所描述具有精 簡之輸出互連測試能力之電子電路。 丹 —目前，以該等第二選擇1/〇節點進一步包括_第二節點來 實現本發明I孩目❸，該第二節點於該測試模式中，經由
86275.DOC 1287638 旁通呑亥組合電路> T- . _點。該等合該等第一選擇1/0節點之- 唬大肢上直接選路至該等輸出，提供 二；編更直截了當的偵測能力，也因為能偵測耦合 至孩輸入郎點之該輸出節點上之黏著性錯誤。上述特別適 用:此：承載—單—錯誤之電子裝置，因為來自該組合電 ΐ在孩弟f1/0節點之輸出信號與來自該輸◦節點在該 弟-I/O即點《輸出信號不同之處，能夠仙該第二㈤節 點上之黏著性錯誤。本發明更多的優點是對具有偶㈣0節 點搞合至該組合電路士脊笔於 、 电路之及♦輸入芡電路裝置提供更好的診 斷。例如遵守揭露於歐财請專利案EP 0979418_A1之電 路設計規則之-XORilxNOR樹，該些輸入是奇數，以= 慮到全部的診斷’例如，局部化該等互連中之黏著性或橋 ㈣誤之功能’由於事實上該等不同之錯誤對該組合電路 而T ’因具有偶數個輸入，所以會產生完全相同的輸出圖 因此有些錯誤之局部化是不可能的。良好診斷涵蓋率 是重要的，如果希望能夠補救該電路裝置中之該等錯誤互 連’為了避免該裝置之處理與有關錢的浪費。通過該第二 I/O節點’能夠獲得更多的測試結果，也提供更多有關該電 子電路尤輸入端上之該等互連之性能的資訊，意味著能改 善孩測試配置之診斷。並指出該第二1/0節點最好經由一額 外閘耦合至該等第一選擇1/0節點之該1/0節點，例如，— 緩衝器或一反向器，以避免該輸出端上之此等錯誤影響該 輸入端上之I/O節點的性能。 曰 如果該等第二選擇1/0節點進—步包括一第三1/0節點，
86275.DOC 1287638 於該測試模式中，經由旁通該組合電路之另一連接，耦合 至該等第一選擇I/O節點之另一 I/O節點，是一優點。此等 輸入節點與輸出節點間存在複數個連接，明顯改善該等電 子電路互連之錯誤涵蓋率，不僅因為可測試更多的互連， 也因為能發現耦合該等第二選擇I/O節點之互連間之橋接 錯誤。 如果該第二I/O節點經由一反向器反向器電路耦合至該 等第一選擇I/O節點之該I/O節點，而該第三I/O節點經由一 緩衝器電路耦合至該等第一選擇I/O節點之該另外I/O節點 ，是進一步之一優點。該配置考慮到有關該第二選擇之該 第一與第二I/O節點及該第一選擇之該另外I/O節點的該等 互連間之線與錯誤之局部化，因只有該對輸入與輸出I/O節 點間之該兩連接之一中的該反向屬性考慮到該等閘前後之 橋接與錯誤之偵測。 於本發明之一實施例中，該電子電路包括一測試控制節 點，該配置之電子電路轉至該模式，分別在該測試控制節 點上接收一控制測試信號。優點是藉由一單一的專用插腳 ，將該電子電路引入一測試模式，能夠快速由該電子電路 之功能模式轉移，其中該等I/O插腳邏輯連接至一實行該電 子電路所希望之功能性能之主單元與該測試模式。 於本發明之另一實施例中，該電子電路包括一主單元， 在該電子電路之一功能模式中，邏輯連接至該等I/O節點， 該配置之主單元根據經由該等第一選擇I/O節點之至少一 子集所接收之一形式為預定位元圖樣之測試控制信號，將 86275.DOC -9- 1287638 讀電子電路引入該測試模式 干測試控制電路至該主單元 電路引入該測試模式。 孩配置之優點是藉由增加若 不品要更多的插腳將該電子 現在請專利範圍第6項之電子電路配置來實現本 :明〈另，。此一配置使該電子電路之喪入安全測試 各易，因該另外的電子電路運轉作為該電子電路之測試裝 置’排除昂貴專用測試器設備之需要。 如果配置該另外的電子電路，從該等第二選擇1/〇節點接 收測試結果資料，是—優點。能由該電路執行測試產生與 砰估之方法。 —現在’ 〃申請專鄉圍第8項之方法來實現本發明之另 目的。由孩万法提供比揭露於前面所提及之先前技藝之 方法更好的錯誤_來測試互連，因可偵測該電子電路之 輸出端更多的互連錯誤。 實施方式 於圖1中，該電子電路有複數個1/〇節點12〇與13〇，以經 由此等互連將该電子電路1 連接到至少一未顯示之另一 電子電路。該等複數個1/0節點被分成一包括四個1/()節點 12 1-1 24之一第一選擇的此等1/〇節點12〇，與一包括五個 I/O節點13 1-135之一第二選擇的此等1/〇節點13〇。該等第 一選擇I/O節點120包括此等輸入節點，此等雙向輸入節點 ’或一兩者的組合，而該等第二選擇I/O節點130可包括此 等輸出節點’此等雙向輸出節點，或一兩者的組合。於該 電子電路100之一測試模式中，該等複數個1/〇節點12〇與
86275.DOC -10· 1287638 130被連接至一測試單元，以測試該電子電路1⑻與未顯示 之另黾子黾路之互連。於實行該電子電路1 〇〇之正常模式 功能之功能模式中，該等複數個1/〇節點12〇與13〇被連接至 一主單元180。該測試單元有一組合電路16〇，其實行一專 用的邏輯功能，例如一多重輸入x〇R或一多重輸入xn〇r 閘最好在單一輸出上產生一結果，但不是必要條件。該 等第一選擇I/O節點12〇被配置以分別承載輸入信號，並被 連接至孩組合電路160之複數個輸入，而該等第二選擇1/〇 節點130被配置以分別承載輸出信號，並有一第一ι/〇節點 135耦合至該組合電路16〇之輸出。於具有一單一互連錯誤 <電子電路100足案例中，該組合電路16〇確保該互連錯誤 被偵測&供忒互連錯誤被定位在可經由該等第一選擇"〇 節點120或可經由第一1/〇節點135測試之互連上，並規定將 違等適當測試圖樣提供給該組合電路1 6〇。 為了改善該互連測試的涵蓋率，藉由該等第一選擇1/〇 即點120惑I/O節點121_124與該等第二選擇1/〇)節點13〇之 I/O節點131-134之間，分別經由此等邏輯閘141_144，如緩 衝器電路141與143及反向器142與144之交替圖樣連接，以 擴充該測試單元。需強調雖然最好是一交替的缓衝器/反向 态圖樣，但不一足需要；此等僅具有緩衝器電路或反向器 圖樣，或者其他反向器與緩衝器電路的混合同樣是有效的 ，雖然各圖樣會缺少該交替圖樣之若干優點（參考以下）。 顯然選擇具有正好四個輸入節點121_124及正好五個輸出 節點131-135的電子電路100只是作為非限制的範例，因此 86275.DOC -11- 1287638 隨著該等第一選擇I / 〇節點丨2 〇與該等第二選擇j / 〇節點13 〇 間之其他比例，其他的節點數也適合，並不達背本發明之 技術。此外，並非該等第一選擇1/〇節點12〇之每一節點皆 被連接至該等第二選擇1/0節點13〇之一節點，反之亦然， 但為了最大化該錯誤在該電子電路100輸出端的涵蓋率，因 此指出所有的輸出最好分別被連接至一輸入。 以I/O節點121-124與I/O節點13 1-134之間各自的連接，擴 充孩測試單元1 60之一重要額外的優點是改善該錯誤偵測 ，假使此等錯誤之一偶數發生於該電子電路1〇〇與另一未顯 示之電子電路之間的互連。於此一案例中，於組合之邏輯 電路160中消去該等錯誤，而且從1/〇節點135所擷取之測試 結果可能建礒該電子裝置100與另一未顯示之電子裝置之 間的互連是無錯誤。然而，該等複數1/0節點120與該等複 數I/O節點130之間的更多互連提供更多的測試結果，以防 止該等測試結果的錯誤評估，該等測試結果提供至少有關 該等互連錯誤之偶數之互連之一，耦合至該等複數1/〇節點 120與該等複數I/O節點130之間的更多互連。 於圖1所描繪之測試單元之適合測試圖樣，可以是一系 列全為0、一移動的1、全為1與一移動的0之圖樣。於表工 中，在此等I/O節點131-135上之該等可偵測之輸出信號， 分別由一組合電路160實行一 x〇r閘與一 XN0R閘之此一 圖樣所產生，被列舉用以如圖1所顯示之無錯誤之電子電路 100。 86275.DOC -12 - 1287638 圖樣號碼 I/O節點 121-124 I/O節點 131-135 (XOR 閘） I/O節點 131-135 (XNOR 閘） 1 0000 01010 01011 2 1000 11011 11010 3 0100 0001 1 00010 4 0010 01111 01110 5 0001 01001 01000 6 1111 10100 10101 7 0111 00101 00100 8 1011 11101 11100 9 1101 10001 10000 10 1110 10111 10110 於該測試模式中，可藉由數種已知的方式產生電子電路1〇〇 ’例如已揭露於上述的歐洲專利申請案Ep 99〇 1 8〇2。 可配置王單元1 80，以根據經由至少該等第一選擇1/〇節 點120之該等1/0節點之數個所接收之一預定位元圖樣或一 系列預定位元圖樣，將該電子電路1〇〇轉至一測試模式，或 者將王單元1 80耦合至一未顯示之專用測試控制節點，以根 據接收之測試模式選擇信號，將該電子電路1〇〇轉至一測試 模式。另一方面，為回應該測試模式選擇信號，可直接將 該未顯示之測試節點_合至該等第_選擇1/〇節點12〇與第 二選擇I/O節點13〇,以連接該等1/〇節點與該測試單元^
86275.DOC -13- 1287638 現在，下面所描述的該等圖示與前面的圖1相關。相同 的參考號碼具有同一意義，除非明確說明不同。前面的說 月有助於經由此等緩衝器141，143與反向器142，144之 -交替圖、樣，分別耦合該等輸入121_124與該等輸出 131-134。主要原因是使用此一交替架構，使_配置能夠偵 測電子電路1〇〇與未顯示之另一電子電路之—對互連之間 ’所謂的線與短路的相對位置，通過該等第—選擇ι/〇節二 m與第二選擇1/0節點13〇之間，分別經由一缓衝器與一反 ° 之# it，上述是可測g的。f多種錯誤發生在兮 電路於測試中之該等輸人互連時，上述特财利，因為^ 組合電路16G接著不會將所有的錯誤定位在該輸人端。此外 ’因為此等測試時間的問題，如果已使用一有限的測試向 量組，由該組合電路160所提供之該測試涵蓋率是不完整的 。山除該明顯之測試涵蓋率之外，有利於電子電路ι〇〇之輸出 續的孩等互連。本發明之方法也有助於增加前面所提及之 該等案例中之電子裝置刚之輸入端的測試涵蓋率。特別強 調此等案例並非選擇作為限制的範例。 ★於圖2a中，概要描述有關1/〇節點121與1/〇節點η]之該 等互連間存在之-線與短路17G，而_2b中，概要描述有 關I/O節點⑶與㊈節點132之該等互連間之一線與短路 170。於表II中，該線與短路17〇在測試作用中提供給Vo節 點121與122的影響，以線與短路170的兩位置而定。
86275.DOC -14- 1287638 提供給I/O節點 121與122的測試 圖樣 線與在圖2a之位 置時，在I/O節點 131與132的測試 結果 線與在圖2b之位 置時，在I/O節點 131與132的測試 結果 00 01 00 10 01 11 01 01 00 11 10 00 顯然该線與短路1 70之兩不同位置，例如在該對緩衝器丨4 i / 反向器142之前或之後，對通過1/()節點131與132所接收之 遠等測試結果圖樣有明顯的影響。熟悉此項技藝之人士應 瞭解’當以一對反向器或一對緩衝器取代該對緩衝器141/ 反向器142，該階段的判斷不是有效的。因此，對此等配置 而言，該線與短路170的位置是不可行的。 於圖3中，電子電路1〇〇之此等第一選擇1/(3節點12〇與另 一電子電路220互連，形成電子電路配置3〇〇。該等第二選 擇I/O節點130至少部分與一附加的電子電路24〇互連。該另 一包子電路220與孩附加電子電路24〇可以是個別的電子電 路，或者皆是電子電路200不可缺的部分。另外的電子電路 220可運轉作為測g電子電^⑼與另夕卜的電子電路22〇間 的該等互連的測試引擎，與揭露於歐洲專利申請案Μ 〇979418·Α1(測試配置相似。另外，本發明之測試配置也 考慮到电子電路1〇〇〈該等第二選擇1/〇節點13〇與附加電
86275.DOC -15- 1287638 子電路240間之該等互連之一互連測試。因此，該電子電路 配置300為了該電子電路1〇〇之互連測試，實朽上包括一奋 入的安全測試配置。 例如，另外的電子電路220可具有一未顯示之週邊掃描 鏈，可與該附加電子電路240分享。使用該週邊掃描鏈，經 由該等第一選擇I/O節點120,將選擇該電子電路1〇〇之測試 模式與測試該電子電路100之互連之兩預定位元圖樣移位 至該電子電路1〇〇。另一選擇，也可藉由另外之電子裝置22〇 中未顯示之控制邏輯與電子裝置100之未顯示之專用測試 控制模式間之連接，實現電子裝置100之測試模式選擇。該 等測試圖樣可儲存於一未顯示之專用資料儲存裝置，可以 是電子電路220之一部份。也可配置同一週邊掃描鏈，以經 由該等第二選擇I/O節點130接收該測試結果資料，因此意 味著戎另外的電子電路220與附加電子電路240是電子電路 200不可缺少的部分。此外，電子電路24〇可具有一未顯示 之個別的週邊掃描鏈。熟悉此項技藝之人士應瞭解，以資 料通信匯流排取代所推薦之週邊掃描鏈，並不達背本發明 之範圍。 本發明之技術對圖1之電子電路1〇〇提供下面之測試方 法。於第一步驟中，該測試單元邏輯連接至該等互連。該 步驟使先前所描述之電子電路之測試模式的選擇具體化。 因此’測試資料由該另外的電子電路放在該等互連上，並 通過該第一 I/O節點接收該測試結果資料，因此由組合電路 160從該測試資料的修改獲得產生的測試結果資料。
86275.DOC -16- 1287638 另外’通過该等苐二選擇I/O節點1 3 〇之一第二ι/ο節點 1 3 1接收進一步之測試結果資料，於該測試模式中，該第二 I/O節點131耦合該等第一選擇J/Q節點12〇之一 1/〇節點121 。上述提供更大的測試涵蓋率，因為此方法提供關於第二 I/O節點131與該另外電子電路間之互連的測試結果。
應注意，上面所提到之該等實施例是為了說明，而不是 限制本發明’而且熟悉此項技藝之人士不需達背本發明之 範圍，就㈣設計許多替代實施例。於該中請專利範圍内 ，所有放置在圓括號中的參考符號，不應解釋為限制該中 請專利範圍。財"包括"不排除存在未列舉於巾請專利範 圍内之元件或步驟。一元件前面的字"一"不排除存在複數 個此4 7L件。於孩裝置申請專利範圍内列舉數個構件，由 一或同—項硬體具體化此等構件之數個。只不過事實上， 某些万法被敘述於彼此不同之獨立中請專利範圍内，不代 表不能使用此等方法之組合以處於優勢。 圖式簡單說明 關之附加圖示更詳細的描 以此等非限制之範例與該等相 述本發明，其中·· 圖1描繪根據本發明有一 、 x J /則忒早兀 < 電子雷路· 圖2a描繪根據本發 ’ 此夠丨具有一測試單元之電子薄 偵測 < 一互連錯誤； $ 圖2b描输根據本發明能夠由且一、 偵測《另—互連錯誤；及 书于电 圖3描繪根據本發泰 八 < 兒子電路配置。
86275.DOC -17- 1287638 圖式代表符號說明 100 ，200 ， 220 ， 240 電子電路 120 此等第一選擇I/O節點 121- 124 ， 131-135 I/O節點 130 此等第二選擇I/O節點 160 組合電路 180 、 XSVT 一 王早兀 141 ，143 緩衝器電路 142 ，144 反向器 170 線與短路 300 電子電路配置 86275.DOC - 18-

Claims (1)

  1. Ι287ί§®118363號專利申請案 抑 申請專利範圍替換本(96年1月P ^ 拾、申請專利範圍： 1. 一種具有測試單元之電子電路，其包括： 複數個輸入/輸出（I/O)節點，以經由此等互連，將該電 子電路連接到至少一另外之電子電路； 於該電子電路之一測試模式中，測試該等互連之一測 試單元，該測試單元包括一具有複數個輸入與一輸出之 組合電路，該組合電路實行一除外的邏輯功能； 該等I/O節點於該測試模式中，邏輯連接至該測試單元， 其中： 配置一第一選擇的該等I/O節點，以分別承載此等輸入 信號，並連接至該組合電路之該等複數個輸入；及 一包括一第一I/O節點之第二選擇的該等I/O節點被配 置，以分別承載此等輸出信號，該第一I/O節點耦合至該 組合電路之輸出； 其特徵為該等第二選擇I/O節點進一步包括一第二I/O節 點，於該測試模式中，經由旁通該組合電路之一互連耦 合至該等第一選擇I/O節點之一 I/O節點。 2. 如申請專利範圍第1項之電子電路，其特徵為該等第二選 擇I/O節點進一步包括一第三I/O節點，於該測試模式中 ，經由旁通該組合電路之另一互連耦合至該等第一選擇 I/O節點之另一 I/O節點。 3. 如申請專利範圍第2項之電子電路，其特徵為該第二I/O 節點經由一緩衝器電路耦合至該等第一選擇I/O節點之 該I/O節點，而該第三I/O節點經由一反向器耦合至該等 86275-960119.DOC 1287638 月ft日修(更)王替換頁j ^ ----------— - 第一選擇I/O節點之該另外I/O節點。 4. 如申請專利範圍第i項之電子電路，其特徵為該電子電路 包括一測試控制節點，該配置之電子電路轉至該測=模 式，分別在該測試控制節點上接收一控制測試信號= 5. 如申請專利範圍第1項之電子電路，其特徵為該電予電路 包括-主單元，於該電子電路之-功能模式中，遲:連 接至該等I/O節點，該配置之主單元係根據經由該等第一 選擇I/O節點之至少一子集所接收之一形式為預定位元 圖樣之測試控制信號，且將該電子電路引入該測試模式 中。 ^ 6· 一種具有測試單元之電子電路配置，其包括： 一如申請專利範圍第4或5項之電子電路；及 一另外之電子電路； 該電子電路與該另外之電子電路有此等互連； 其特徵為該另外之電子電路之配置，係用以提供該測試 控制信號給該電子電路，並提供測試該等互連之測試圖 樣給該等第一選擇1/0節點。 7. 如申請專利範圍第6項之電子電路配置，其特徵為該另外 電子電路之配置，係用以從該等第二選擇1/〇節點接收測 試結果資料。 8. —種測試一電子電路與另一電子電路間之互連之方法， 該電子電路包括： 複數個輸入/輸出（I/O)郎點，係用以經由該等互連將該 電子電路連接至該另外之電子電路； 86275-960119.DOC -2- 1287638
    一測試單元，係用以測試該電子電路之一測試模式中 之該等互連，該測試單元包括一具有複數個輸入與一輸 出之組合電路，該組合電路實行一除外邏輯功能； 於該測試模式中，該等I/O節點邏輯連接至該測試單元 ，其中： 配置該等I/O節點之一第一選擇，以分別承載此等輸入 信號，並被連接至該組合電路之該等複數個輸入；及 該等I/O節點之一第二選擇包括一第一 I/O節點，並被 配置用以分別承載此等輸出信號，該第一 I/O節點耦合至修 該組合電路之輸出； 該方法包括該等步驟： 邏輯連接該測試單元與該等互連； 由該另外之電子電路將該測試資料放在該等互連上 ;及 經由該第一 I/O節點接收測試結果資料； 其持徵為該方法進一步包括經由該等第二選擇I/O節點 之一第二I/O節點接收進一步之測試結果資料，於該測試籲 模式中，該第二I/O節點經由旁通該組合電路之一連接耦 合至該等第一I/O節點之一 I/O節點。 86275-960119.DOC 1287638 柒、指定代表圖： (一) 本案指定代表圖為：第（1 )圖。 (二) 本代表圖之元件代表符號簡單說明： 100 電子電路 120 此等第一選擇I/O 節點 121-124 ， 131-135 I/O節點 130 此等第二選擇I/O 節點 160 組合電路 180 、 χτχ^ — 王早兀 14卜 143 緩衝器電路 142 ， 144 反向器 捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式： 86275.DOC
TW092118363A 2002-07-08 2003-07-04 An electronic circuit with test unit and a method for testing interconnects between an electronic circuit with test unit and a further electronic circuit TWI287638B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP02077733 2002-07-08

Publications (2)

Publication Number Publication Date
TW200403444A TW200403444A (en) 2004-03-01
TWI287638B true TWI287638B (en) 2007-10-01

Family

ID=30011175

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092118363A TWI287638B (en) 2002-07-08 2003-07-04 An electronic circuit with test unit and a method for testing interconnects between an electronic circuit with test unit and a further electronic circuit

Country Status (9)

Country Link
US (1) US7199573B2 (zh)
EP (1) EP1521974B1 (zh)
JP (1) JP4176716B2 (zh)
CN (1) CN100401086C (zh)
AT (1) ATE406582T1 (zh)
AU (1) AU2003244975A1 (zh)
DE (1) DE60323232D1 (zh)
TW (1) TWI287638B (zh)
WO (1) WO2004005946A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567521B2 (en) * 2006-06-06 2009-07-28 Litepoint Corp. Apparatus for capturing multiple data packets in a data signal for analysis
US20090021383A1 (en) * 2007-07-16 2009-01-22 International Business Machines Corporation Method for redundant control of service indicator leds
JP4365433B2 (ja) * 2007-09-11 2009-11-18 Ｏｋｉセミコンダクタ株式会社 半導体集積回路
US7928755B2 (en) * 2008-02-21 2011-04-19 Verigy (Singapore) Pte. Ltd. Methods and apparatus that selectively use or bypass a remote pin electronics block to test at least one device under test

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556840A (en) * 1981-10-30 1985-12-03 Honeywell Information Systems Inc. Method for testing electronic assemblies
US4575648A (en) * 1983-12-23 1986-03-11 At&T Bell Laboratories Complementary field effect transistor EXCLUSIVE OR logic gates
US4789951A (en) * 1986-05-16 1988-12-06 Advanced Micro Devices, Inc. Programmable array logic cell
JPS635272A (ja) * 1986-06-25 1988-01-11 Fujitsu Ten Ltd 出力異常検出機能付きロジツク回路装置
DE58909354D1 (de) * 1989-05-31 1995-08-24 Siemens Ag Verfahren und Vorrichtung zum internen Paralleltest von Halbleiterspeichern.
GB2244364B (en) * 1990-05-24 1994-03-09 Coin Controls Coin discrimination apparatus
US5241265A (en) * 1992-03-26 1993-08-31 Northern Telecom Limited Logic function circuit with an array of data stores and their circuit testing
JP3865828B2 (ja) * 1995-11-28 2007-01-10 株式会社ルネサステクノロジ 半導体記憶装置
JPH10303737A (ja) * 1997-04-23 1998-11-13 Mitsubishi Electric Corp ３入力排他的否定論理和回路
JP2001520780A (ja) * 1998-02-02 2001-10-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 相互接続部テストユニットを有する回路及び第１電子回路と第２電子回路との間の相互接続部をテストする方法
JP4044663B2 (ja) * 1998-02-25 2008-02-06 富士通株式会社 半導体装置
DE10066260B4 (de) * 1999-04-30 2013-11-14 Fujitsu Semiconductor Ltd. Halbleiter-Speicheranordnung, Leiterplatte, auf welcher eine Halbleiter-Speicheranordnung montiert ist, und Verfahren zum Testen der Zwischenverbindung zwischen einer Halbleiter-Speicheranordnung und einer Leiterplatte
TW444127B (en) * 1999-08-20 2001-07-01 Taiwan Semiconductor Mfg Comparing circuit, testing circuit and testing method for the parallel test of DRAM devices

Also Published As

Publication number Publication date
JP2005532548A (ja) 2005-10-27
TW200403444A (en) 2004-03-01
EP1521974B1 (en) 2008-08-27
CN100401086C (zh) 2008-07-09
US20060061376A1 (en) 2006-03-23
JP4176716B2 (ja) 2008-11-05
US7199573B2 (en) 2007-04-03
AU2003244975A1 (en) 2004-01-23
EP1521974A2 (en) 2005-04-13
WO2004005946A3 (en) 2004-06-03
AU2003244975A8 (en) 2004-01-23
CN1666110A (zh) 2005-09-07
ATE406582T1 (de) 2008-09-15
WO2004005946A2 (en) 2004-01-15
DE60323232D1 (de) 2008-10-09

Similar Documents

Publication Publication Date Title
TWI232951B (en) Electronic device having increased debug functionality
US5270642A (en) Partitioned boundary-scan testing for the reduction of testing-induced damage
JP3893238B2 (ja) 半導体記憶装置の不良解析装置
US7269770B1 (en) AC coupled line testing using boundary scan test methodology
US20090089637A1 (en) Semiconductor test system and test method thereof
JP2002032998A5 (zh)
TWI287638B (en) An electronic circuit with test unit and a method for testing interconnects between an electronic circuit with test unit and a further electronic circuit
US5155733A (en) Arrangement for testing digital circuit devices having bidirectional outputs
US6675337B1 (en) Built-in self verification circuit for system chip design
JP2004361351A (ja) スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法
JPH05157819A (ja) 差動カスコード電圧スイッチ回路
EP0543506B1 (en) Enhanced boundary-scan interconnect test diagnosis through utilization of board topology data
JP3844300B2 (ja) 接続検査機能付きｌｓｉ
US7644329B2 (en) Integrated circuit testing method and related circuit thereof
JPH032577A (ja) 試験回路
JP2007003338A (ja) 半導体装置及びそのテスト方法
JP4111801B2 (ja) 半導体装置の故障位置特定方法
US6321355B1 (en) Semiconductor integrated circuit and method of testing the same
JP3588052B2 (ja) バウンダリスキャンテスト回路
KR20050016992A (ko) 전자 회로, 전자 회로 장치 및 상호 접속 테스트 방법
JP3531635B2 (ja) 半導体集積回路装置
JP2005017067A (ja) 自己テスト回路内蔵の半導体集積回路およびその故障診断方法
JP2008026074A (ja) Ｉｃテスト方法及びｉｃ
JP3904737B2 (ja) 半導体装置及びその製造方法
JP3107061B2 (ja) テスト回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees