TWI278918B - High K dielectric film and method for making - Google Patents

High K dielectric film and method for making Download PDF

Info

Publication number
TWI278918B
TWI278918B TW092105614A TW92105614A TWI278918B TW I278918 B TWI278918 B TW I278918B TW 092105614 A TW092105614 A TW 092105614A TW 92105614 A TW92105614 A TW 92105614A TW I278918 B TWI278918 B TW I278918B
Authority
TW
Taiwan
Prior art keywords
dielectric
layer
nitrogen
dielectric layer
conductor
Prior art date
Application number
TW092105614A
Other languages
English (en)
Other versions
TW200305936A (en
Inventor
Bich-Yen Nguyen
Hong-Wei Zhou
Xiao-Ping Wang
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200305936A publication Critical patent/TW200305936A/zh
Application granted granted Critical
Publication of TWI278918B publication Critical patent/TWI278918B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

1278918 玖、發明說明： 【發明所屬之技術領域】 本發明係關於用以製造積體電路之裝置及方法，更特定 言之係關於用以製造積體電路之高〖介電質。 【先前技術】 二氧化矽已成為迄今製造積體電路的最普遍有效的絕緣 ta。其芫整程度很高，特別是製造的缺陷密度非常低。因 此，二氧化矽在洩漏電流較低時運作效率很高。就閘極介 電質而言，該類介電質之理想特徵之一係其將上方的閘極 耦合至下方的通道，使得該通道對於施加在該閘極上的刺 激會作出反應。有鑒於此，故希望該類介電質具有高介電 常數，即一般所知的K值。 目前關於開發介電常數比氧化矽者高的高κ介電質已做 了大量工作。其中有若干種介電質，但氧化矽的一項優點 係其具有高帶隙，使其成為非常有效的絕緣體。因此，就 發現冻多為獲得高κ值而開發的材料存在一些問題，因其帶 隙不夠南或因其難以以足夠的完整性生產以防止電流經該 介電質洩漏。 高Κ介電質的理想特性之一係其為非晶形。在其整個壽命 中包括製造期間以及隨後作為完整積體電路之部分的功 月匕性作業期間，其必須保持非晶形。許多高Κ介電質在沉積 時皆具有足夠高的Κ值以及足夠的完整性，但經過隨後的處 理步驟以及與之相關的加熱之後，其結果係此等薄層結晶 化。如此結晶化的此等薄層並非在其整個長度及寬度上皆 完美地結晶化，而是會在所形成的結晶結構之間產生所謂 84286 1278918 的晶粒邊界（grain b0Undary)區域。此等晶粒邊界即為發生 洩漏以及其他會影響電性能問題之區域。 非晶形薄層之-替代形式為單結晶薄層。理論上，此等 薄層通常可製成的單結晶形式。與此相關有幾個問題。里 -係將該薄層的結晶結構與下方的半導體（通常為旬匹配 的問遞，以及在事實上會完美形成之成形過程中存在的問 題。磊晶層即單結晶層’係產業中所熟知者。矽可以磊晶 方式製造。與其他沉積程序相比，此等暴晶程序通常相當 慢。其中-種可將非常小的薄層以一單結晶形式沉積之技 術係分子束磊晶(m〇lecular beam ephaxy)。此方法的問題在 於速度太慢，導致其產能（即每時間週期所生產的晶圓數） 與傳統的沉積程序（諸如CVD等）相比太低。因此，通常不 會將分子束羞晶（MBE)視為可用於製造的技術。即使利用 Μ職術，仍然很難保證會生產無缺陷的薄層。為達成此 目的力必須極低並且處理速度非常緩慢。在厘抓機器 上產生厚度為1G至3G埃極薄的-層可輕易耗費2小時。 在開發新的高Κ介電質過程中，亦會出現另—潛在問題， 即介電常數過高。若介電常數過高，便會產生所謂的邊際 電場效應（fdnging field ef㈣，其對電晶體的性能會產生 不艮的影響。此與閘極與源極/汲極之間的過度耦合有關。 ^ ’所開發材料之理想介電常數通常係介於2〇與4〇之間 的la圍I隨著技術的進—步發展，此範圍可稍許改變。 、，想的高K介電質之另一方面係其電容與某一特定厚度 〈氧切者相等。氧㈣已經得到如此普遍且有效地利 84286 1278918 用“致使其已成為一種標準，產業中在描述某些特徵時， i吊會根據其與氧化矽之關係來說明。在此情況下，典型 、心氧化砂之等效物厚度通常係介於5與1 5埃之間，但厚 度在5至15埃之間的氧切會有&漏、可靠度以及成長速率 方面的問題。因此，當一薄層太小時，其製造及使用均會 很：難理想的耦合需具有與厚度介於5至1 5埃之間的氧化 夕等效之介電質’但其實際厚度較大。一般咸信理想的 最小實際厚度約為25埃。 因此，需要一種介電薄層，其具有理想範圍内之介電常 數、生產時具有高度完整性、厚度在理想範圍内且可在-製程中製造。 【發明内容】 。本專财請案已於2002年3月12曰在美國提出專利申 凊’專利申請案號為10/099,794。 -種包含鑭、銘及氧化物之高K介電薄層提供一優異的高 K材料。其結合了理想範圍内之介電常數、古曰 曰# 士处； 在问 >皿下保持非 曰印形（旎力以及洩漏電流低的優點。 【實施方式】 圖工所示為-積體電路之-部分10,該積體電路具有 導體材料之基板12、一介電薄層14及—傳導 η至少於其表面有一半導體區域。其層16。基板 可為半導體材料，或可為通常用於繞：分(未顯示)亦 · 、名緣體上半導體 (semiconductor on insulator ; SOI)基板 > 如 ^ LI ^ 緣材料。丰導麯 材料之實例包括單晶矽、砷化鎵、矽錯 丁千淨月豆 錯。基板12之上 84286 1278918 係介電層u。彳電層14之上作為閉極之用的傳導薄層μ。 介電層14係用作-閘極絕緣體或問極介電質。如圖所示， 基板12在靠近與介電薄層14之介面的表 體之一通道。 匕忑係私日曰 間極介電質U包含銘酸鑭，其係一種包含鑭、銘以及氧 的化合物。當鋁與鑭之濃度相同時.，此係 閑極介電質14最好係利用原子層化學氣體沉積=〇;來 形成。其它可用的方法包括物理氣體沉積、有機金屬化學 氣體沉積以及脈衝雷m ALCVD方法允許精確控制層 《形成，包括控制厚度，在此情形中，其厚度約不小於25 埃且最好係在30至90埃範圍内。在目前的積體電路技術 中極導體16通常為多晶矽’但亦可為諸如鎢、鈦-氮化 物、氮化钽之類其他導體，或任何可用作一閘極導體之導 藉由ALCVD所沉積的閘極介電質14亦可用以確保該薄 層係以-非晶形狀態沉積。利用目前的ALVcd技術，代表 性的溫度範圍係200至400度，壓力則係介於〇1與1〇陶爾 (t〇rr)<間，而ALCVD—般會選擇1〇陶爾。選擇溫度與壓 力係用以確保閘極介電質14為非晶形狀態。程序 中，鋁、鑭以及氧源係於一作業循環的不同時期分別引入。 在孩作業循環中，各材料皆有將其引入然後與現有的層發 生反應並沉積的位置，接著排除或清除。隨後引入其他材 料，其與現有的層發生反應且藉由清洗而移除。然後引入 第三種材料與之發生反應並清除。因此，一完整的循環係 84286 1278918 於該循環之不同的位置及時間分則人 環過程亦可視為4引人銘，接著引人氧^後=鄕循 再引入氧，隨後引入鋁，再引入氧等等’ 驟便會引入氧源。故在某種意義上，每次引入：：一步 會沉積-層》在此實例中，每一：：種材料便 麻· 母疋整的循環構成四個沉積 :產I:鑭、一層銘以及二層氧，因此其係逐層沉積，但 所產生的四層可視作二金屬氧化物層：其—為銘/氧層，另 -為鑭/氧層。故此二層包含一單_的鋁酸鑭層。9 此銘酸鑭非常有利於最佳化介電係數以及降低戍漏泰 流。某些其它材料則具有明顯的不足。例如氧化，立: 電常數係在適當的範_，但其會吸收水份"及收水ς對 於製造理想的積體電路而言非常有害。例如，氧化網吸收 水份會引起結構的完整性問題。其會變軟，故無法用於形 成-積體電路結構。再以氧化銘為例，其具有介電常數過 低的問題。氧化銘之介電常數雖較氧化珍稍高，但卻不足 以用於連續的縮放卜因此’雖然可能存在某些使氧化銘 可用的單獨處理幾何形但其在處理尺寸會變得更小的 後續世代中將無法使用。 鋁酸鋼之另一項優點係纟介電常數可根據鑭含量的多少 而改變。因此，可在介於1〇與25之間的某處獲得最佳化的 介電常數。甚至在鑭含量比鋁含量高很多時可獲得稍高的 係數，但這可引起有關吸收水份的問題。 在溫度南達1，〇25度（甚至更向）時，鋁酸鑭仍能方便地保 持非晶形。1，〇25攝氏度係目前製程中典型的最高溫度。因 •10- 84286 1278918 合’说發現鋁馱鑭可承受在處理積體電路期間將經受的最 …皿度並且保持非晶形，積體電路係藉由許多用於最先進 的幾何形狀之典型程序來製造。雖然希望最高處理溫度會 降低-些’但因源極以極中掺雜物之活化f要很高的溫 度，且在可預見之將來預計會需要此種活化，故最高溫度 仍會相當高。ft高溫度可下降w，〇25攝氏度^，但預計 至少在相當的時間内仍會維持在9〇〇攝氏度以上。然而，並 不能確疋溫度會顯著降低，故在相#的時間内保持…渴 氏度的要求仍然有效。因此，該非晶形鋁酸鑭具有理想的 鬲κ值特性，且在預期的溫度範圍具有較高的完整性。 能夠沉積有效的高κ值非晶形鋁酸鑭介電薄層之另一項 優點，係其於矽及砷化鎵上均非常有效。在有效地實施砷 化鎵以及其鬲遷移率之優點時會遇到的問題之一，係砷化 鎵中所使用的閘極介電質很難匹配矽的閘極介電質之完整 性’其係藉由在高溫下生長氧化矽而實現。因此，在大部 分的應用中已證明矽優於坤化鎵。現在利用以ALCVD方法 所沉積之一有效的高K介電質，其結果則係··無論該閘極介 電質係在矽、坤化鎵或某些其它半導體材料上沉積，其皆 具有較高的完整性。故砷化鎵即可能成為大部分積體電路 之較佳選擇，而非其目前在半導體市場中僅占一席之地的 處境。 圖2所示係一積體電路之一部分18,該積體電路包含一基 板20、一位障介電質22、一高K介電質24以及一導體26。在 此情形中，高K介電質24相似或類似於圖1之薄層14(其為|呂 84286 •11- 1278918 酸鑭）。導體26類似於導體16，而基㈣則類似於圖^之基 板12。戶斤選擇的位障介電質22(亦可稱之為一介面層）且有 用作絕緣體之理想的特徵。此 /、 、尽泣 此了為（例如）氧化鋁、氧化矽 或煎i 化。對此惰·來而ΛΤ .. 丁此〖目形而$，虱化鋁係一極佳選擇，因立 具有優艮的絕緣特性且介電常數也較氧切稍高。位障介 電質22係用以確保高κ介電質24與位障介電質以組合且 有足夠的絕緣特性，以防正不必要的電流流動。例如，該 組合會具有很高的帶隙以及足夠高的介電常數。特定言 之，其使-高帶隙材料與作為電子注入之潛在來源的基板 20直接接觸。若基板2G所選用之材料與銘酸鑭會發生問 遺’則位障介電質22另—潛在用制用作擴散位障。 圖3所示係一積體電路之一部分28，該積體電路包含一基 板3〇介電薄層32以及一導體34。在此情形中，基板3〇 類似於基板20及12，而導體34則類似於導體26及16。介電 薄層32替代介電質14及介電f⑽以之組合。在此情形中， 介電薄層32具有分級的鑭濃度。在介電薄層32與基板30之 w面附近的材料基本上係純氧化鋁。愈接近導體3 4，鑭濃 度愈高，直至於介電薄層32靠近導體34之介面及其介面處 之m的比率為丨··丨。此方法的優點係其使緊鄰基板⑽處 具有理想的高帶隙，且在氧化鋁與鋁酸鑭之間不會出現任 何陡峭的介面。亦可藉由控制鑭濃度之增加速率來調整最 終的介電常數’即在還未到達與導體34之間介面之前，即 可達到鋁與鑭之間的1:1比率。一替代方法係讓分級繼續下 去超過1··1比率，使鑭濃度超過鋁濃度。 84286 -12- 1278918 在利用ALCVD的情況下 下，沉積的最初階段不會包括鑭。
實上，可能希望所獲得之鑭濃度較鋁濃度為 同。其風險係過多的鑭會降低該薄層的品質，然而，由於 較同的鑭/辰度有盈於提供較高的介電常數，故可能出現事 實上希望鑭比鋁多的狀況。在此情況下，最接近與導體34 之介面處之鑭濃度會高於鋁濃度。 圖4所示係一積體電路之一部分32，該積體電路包含一基 板34、一位障介電質36、一高K介電質38、一位障介電質4〇 以及一導體42。在此情形中，基板μ類似於基板12、2〇及 30。位障介電質36類似於位障22。高Κ介電質38類似於高κ 介電質I4及24。導體42類似於導體10、％及Μ。位障層4〇 提供高Κ介電質38與導體42之間的位障。位障層40係用於導 體42與高Κ介電質3 8有相容性問題的情況。位障層4〇亦極有 可能自氧化鋁、氧化矽及氮氧化矽中選擇。位障介電質4〇 之目的為提供導體42與高Κ介電質38之間的擴散位障。當 然，也希望位障層40具有高介電常數，但其目的係防止導 體42與高Κ介電質38之間出現問題。一較佳選擇可能係氧化 鋁，因其介電常數較氧化矽為高。 圖5所示係一積體電路之一部分44,該積體電路包含一導 體46、一高Κ介電質48以及一導體50。在此情形中，高κ介 電質係配置於二導體之間。此主要係針對導體46係一浮動 閘極用以儲存電荷的情況。其亦可針對導體46與5〇包含電 84286 -13- 1278918 谷#板用以儲存電荷的情況。此類一實例係動態隨機存取 1己憶體之記憶體單元。在此情形中，亦希望高K介電質48 具有高介電常數以及理想的低洩漏特性。 如圖5所示，高κ介電質48係具有分級濃度之鋁酸鑭。鑭 濃度於中間位置最大，但於與導體46之介面處以及於導體 5 0之介面處則係純或近乎純的氧化鋁。即在與導體46之介 面處以及與導體50之介面處，均具有相當高的介電常數及 高帶隙’使其不僅係一高K介電質，亦係一優良的絕緣體。 藉由使高K介電質48濃度分級，便可避免於不同類型絕緣體 之間出現急劇變化的介面。不同類型材料之間的急劇轉換 往往出現在可截留電荷的地方。利用分級濃度則可避免出 現急劇變化的介面。對於電晶體而言，最重要者係僅於鄰 接基板處具有高帶隙，因此處即為潛在的電荷注入處，然 而對於部分44而言，電荷可從導體5〇或導體46注入。因此 即希望於與導體50之間及與導體46之間介面處均具有高帶 隙。 圖6所示係一積體電路之一部分52 ,該積體電路包含一導 體54、一位障介電質56、一高κ介電質58、一位障介電質60 以及一導體62。此為圖5所示之一類比結構。導體54類似於 導體46 ’且導體a類似於導體5〇，而層％、58及6〇之組合 則類似於圖5中之高K介電質48。在圖6的情況中，介電層56 及60用以提供高帶隙，及用作導體62與54及高κ介電質58 之間的擴散位障。因此，額外的位障層56及6〇皆係保證獲 得足夠的絕緣品質及為高κ介電質58提供擴散位障所必需。 S4286 -14- 1278918 導體54與62可具有不同的特性。其一可為多晶碎。另一則 可為金屬，在此情況下，可能希望位障介電質的類型亦不 相同。南K介電質58包含链酸鋼’其具有上述圖1至5之銘酸 鑭薄層結構所具有的優點。 與電晶體之形成截然不同，在有二導體的情況下，因事 實上在有些狀況中希望於導體62與54之間發生注入，故需 要位障層的可能性增加。因此，為使此注入不會發生在不 希望發生之處，實際發生的狀況可能更需要位障層56及6〇 或如圖5之分級。因此，當因注入而產生電荷儲存時，需要 位障層56及60或如圖5之分級的可能性更大。同樣，在其純 粹係當作一電容器使用時，愈加可能需要位障層56及6〇。 電容器之主要目的係儲存電荷，故其與導體之間介面處具 有高帶隙之重要性甚至高於電晶體的情況。 高K介電質的應用除上述之外，將氮併入鋁酸鑭中之替代 應用亦具有優點。與鋁酸鑭的情況類似，其不同元素之濃 度可變化；其可窝作LawAlx〇yNz且可視為氮化鋁酸鑭 (NLA)，該NLA係非晶形。因此，參考圖1，介電質14可包 含 NL A 〇 NLA之一優點係其可很好的抵抗硼滲透。硼通常至少存 在於P通道電晶體之閘極多晶矽中。故在介電質14係一閘極 介電質的情況中（此係高K介電質之一主要應用），硼不會自 導體16滲透至基板12中很重要。若導體1 6係一閘極，則基 板12於導體16下方的區域將係一電晶體之一通道。硼滲透 至通道中將影響該電晶體之電特性。此種影響可能並不合 84286 -15 - 1278918 需要且極典可能在所有的電晶體中保持一致，故其會造成 電晶體間的性能變動。氮與銘酸鑭之共存亦會少許增加其 ;丨私#數故NLA在作為閘極與通道之間的硼位障以及保 持其高K之優點兩方面均有益處。為有效地抵抗硼滲透，氮 之濃度至少應為1%原子重量’但為達到理想的特性並無必 要超過10%原子重量。NLA之另一優點係··對於傳統的互補 金氧半導體（complementary metal oxide semi_duetDI>; CMOS)應用而言，其具有高熱穩定性及高化學穩定性。 NLA之一潛在缺點係氮往往會截留電荷，導致電晶體之 源極與汲極之間的正常電流即足以使電子獲得足夠的能 量，以轉移至通道與閘極介電質之介面處的閘極介電質中。 因此，為避免出現此情況，最好以圖3所示之處理鑭濃度的 方式對氮含量分級。參考圖3，在此實例中，氮濃度在閘極 34與閘極介電質32之間介面處最大。在此最大濃度位置， >辰度至少應為1%原子重量。在其最小濃度位置，氮濃度應 小於0.5%原子重量。可改變濃度變化度，以獲得理想的抵 抗硼渗透特性，同時使氮遠離基板3〇與閘極介電質32之間 介面。 亦可用NLA取代圖2所示之閘極介電質24或圖4所示之閘 極介電質3 8，在此情況下，不需要位障層4〇。若閘極介電 負38為NLA ’則位障層36即將基板34與於閘極介電質38之 NLA中存在之氮隔離。閘極介電質”之^乙八保護基板34免 受來自導體42之硼滲透。在此情況下，含nlA之層38最好 係較位障層36為厚。於如圖1之一結構中使用nla之一進一 84286 -16- 1278918 步替代應用係：位障層40可為NLA以提供硼滲透保護，介 電質38可為一高K介電質，而位障層36則可原樣保留。位障 層3 6係氧化麥之優點在於介面截留密度低，故可防止遷移 率降低。在後一情況下，含NLA之層最好較高κ介電質層38 為薄。含NLA之層的示範性厚度範圍為10至9〇埃（1至9奈 米）。另一層之示範性厚度範圍為5至2〇埃（〇·5至2奈米）。 亦可用NLA替代圖5及6中的鋁酸鑭，以針對（例如）該介電 質係用於一控制閘極與一浮動閘極之間的情況。至於圖5 中的情況，介電質48之NLA中的氮化物濃度在中間處較大。 對於圖6，介電質58包含NLA。NLA可與諸如位障層56及/ 或60等其他層組合使用，以達到理想的厚度（用於洩漏保 護）以及其間之理想的電容性耦合。 NLA可利用形成鋁酸鑭所使用的技術來形成。產業中所 熟知的用於沉積銘故鑭之技術之一，係於一有機金屬化學 氣體沉積程々（MOCVD)中使用攜帶鋁的A1(acac)3[acetyl acetonate aluminum ;乙酰基丙酮鋁]、攜帶鑭的 La(thd)3[2,256,6 tetramethyl-3,5 heptanedione lanthanum ； 2,2,6,6四甲基l-3,5庚聚酯鑭](其）以及氧。此技術很有效， 但很難獲得高純度等級之链酸鑭，因其中存在除氧、鑭及 鋁以外的其他元素。ALD(原子層沉積）技術可很好地控制薄 層的厚度、一致性以及其組成，但仍無法獲得理想的純度 等級。 一項提供較高純度等級之技術係利用與活性氮及氧源組 合之氬或雷射濺射使用鋁酸鏘靶。鋁酸鑭乾具有非常高的 84286 -17- 1278918 、屯度’而藉由使用N2氣體，使該活性氮非常純。氮最好係 逆距離氮電漿，因氮係遠離電漿而活化，該電漿係直接 於咸半導體晶圓上形成，NL A即沉積於其上。從高純度等 、、及靶上濺落下來的材料與活性氮組合以形成NLA。氨氣亦 可為有效的氮源，即使其含有氫。然而，氫可釋放出來， 故若氫含量相對較低，應不是問題。其他理想的氮氣係氧 化一氮（NO)以及氧化二氮（n2〇)。 另一項技術係使用帶有前驅物質的ALD，前驅物質僅含 氧與氮，用以攜帶鑭及銘。為此，可用的化學物質包含 La(N〇3)3及a1(N03)3。在程序開始時，可引入h2〇，然後進 行清洗，以形成ALD沉積之起始點。清洗之後，引入鐧與 硝酸鋁二者之一，然後再進行清洗，再引入H2〇。最靠近 ♦的第一層最好係鋁，因其與矽之鍵結較鑭為強。然後引 入一含氮氣體，諸如氨氣等，以達到理想的氮濃度。然後 進行清洗、引入H20，然後引入鑭與硝酸鋁二者中之另一 者。此即形成一完整NLA層。因此，較佳的方法係：具有 叙與氧之一單分子層之後係另外的單分子層；其一具有鑭 與氧，另一則具有氮。根據需要繼續此程序。可根據需要 刪掉或包括每一鑭與硝酸鋁步驟之後的引入含氮氣體之步 驟’以將氮濃度調高或調低。 NLA之優點亦可應用於另外的介電質特徵，而不僅僅用 於用作閘極介電質之一介電質層或一控制閘極與一浮動閘 極之間的一介電質層。例如，諸如蚀刻中止層、用於侧壁 間隔物之襯墊及用於溝渠襯墊等介電質特徵。包含氮、鑭、 84286 -18- 1278918 氮及氧之介電質特徵（諸如NLA等）之功能，可认人_ ^ 於介電質特徵 的各種應用（諸如剛才所列）中提供擴散位障 ^ J垃處。在此 寺同類應用中，可進一步利用鋁酸鑭。 雖然本發明已經在各種具體實施例中進行了說明，s η 可以結合使用其它的具體實施例以及其它的材料，其 供與本發明相關的優點或某些優點。亦可使用上述材料: 外的其它材料。另夕卜，亦可能存在某些材料，其可加入至 銘酸鑭中、，以提供除㈣鑭在上述組合及各種濃度中所提 ,的優點《外的優點。亦可使用其他沉積方法，諸如噴射 孔时/儿積（jet vapor dep〇siti〇n)、遠距離電漿沉積㈣ plasma deposition)、遠距離電漿（rem〇te 咖3削 ALD)等。 因此，中請專利範圍^定了本發明之範蜂。 【圖式簡單說明] 圖1係依據本發明； 冰 發月<一罘一項具體實施例之一積體電路 的一部分之斷面圖； 圖2係依據本發明> 、、 Λ艾一罘二項具體實施例之一積體電路 的一部分之斷面圖； 圖3係依據本發明； 、 —罘三項具體實施例之一積體電路 的一部分之斷面圖； 圖4係依據本發明之一 Λ,如八、此 弟四項具體實施例之一積體電路 的一部分《斷面圖； 圖5係依據本發明> ^ λΛ如八、此 弟五項具體實施例之一積體電路 的一部分（斷面圖；以及 圖6係依據本發明$ —〜 < —弟六項具體實施例之一積體電路 84286 -19- 1278918 的一部分之斷面圖。 【圖式代表符號說明】 10 積體電路之部分 12 基板 14 介電薄層 16 傳導薄層 18 積體電路之部分 20 基板 22 位障介電質 24 高K介電質 26 導體 28 積體電路之部分 30 基板 32 介電薄層 34 導體 32 積體電路之部分 34 基板 36 位障介電質 38 高K介電質 40 位障介電質 42 導體 44 積體電路之部分 46 導體 48 高K介電質 84286 1278918 50 導體 52 積體電路之部分 54 導體 56 位障介電質 58 高K介電質 60 位障介電質 62 導體 84286

Claims (1)

  1. Ι278Ρί^ι〇56ΐ4號專利申請案 中文申清專利範圍替換本(96年1月）拾、申請專利範園： 修·(¾正替換頁 種半導體結構，其包含·· 一半導體基板； 於該半導體基板上之介電層 曰其包含鑭 以及 一於該介電層上之電極層。 2·如申請專利範圍第1項之半導體結構 接位於該半導體基板上之介面層。 如申請專利範項之半導體結構，其中該介電層中 、氮々;辰度在鄰接该電極層處，係較其在鄰接該半導體 基板處為高。 4. 如申請專利範圍第！項之半導體結構，其中 非晶形。 ^ 1承 5. 如申請專利範園第！項之半導體結構，其中該介電層之 至/兀素 < 濃度係自零至大於零的一預設量分級。 一種形成一半導體結構之方法，其包含： 提供一選自一具有一半導體表面及一傳導層 之第一材料； # 於該第一材料> I» , <上形成一包含鑭、鋁、氧及氮之 層；以及 ％ 於該介電層之上形& 上形成一傳導電極層。 7.如申請專利範圍篥4^ , A 岡罘6項< 万法，其中形成一介電層包含， 形成一包含鑭、处^ 及 銘及虱且實質上不含氮之介電層；以 將氮併入該介電層。 氮 、氧及 3. 6. 84286-960110.doc 進一步包含一直 其中該介電層中 1278918 - A /月/日修(要)正替換頁 8. 如申請專利範圍第7項之方法，其中併入氮包含將該半 導體結構曝露於氨氣（NH3)中。 9. 如申請專利範圍第7項之方法，其中併入氮包含於沉積 該介電層期間引入一遠距離氮（N2)電漿。 10. 如申請專利範圍第6項之方法，其中在該介電層内某處 的氮濃度係介於1.0與10原子百分比之間。 84286-960110.doc 1278918 柒、指定代表囷： (一) 本案指定代表圖為：第（3 )圖 (二) 本代表圖之元件代表符號簡單說明 28 積體電路之部分 30 基板 32 介電薄層 34 導體 捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式： 84286
TW092105614A 2002-03-15 2003-03-14 High K dielectric film and method for making TWI278918B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/099,794 US6770923B2 (en) 2001-03-20 2002-03-15 High K dielectric film

Publications (2)

Publication Number Publication Date
TW200305936A TW200305936A (en) 2003-11-01
TWI278918B true TWI278918B (en) 2007-04-11

Family

ID=28039690

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092105614A TWI278918B (en) 2002-03-15 2003-03-14 High K dielectric film and method for making

Country Status (7)

Country Link
US (1) US6770923B2 (zh)
EP (1) EP1485941A2 (zh)
JP (1) JP2005534163A (zh)
KR (2) KR101088645B1 (zh)
AU (1) AU2003220232A1 (zh)
TW (1) TWI278918B (zh)
WO (1) WO2003079413A2 (zh)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6778441B2 (en) * 2001-08-30 2004-08-17 Micron Technology, Inc. Integrated circuit memory device and method
US6963103B2 (en) 2001-08-30 2005-11-08 Micron Technology, Inc. SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7132711B2 (en) * 2001-08-30 2006-11-07 Micron Technology, Inc. Programmable array logic or memory with p-channel devices and asymmetrical tunnel barriers
US7476925B2 (en) * 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
US7135734B2 (en) * 2001-08-30 2006-11-14 Micron Technology, Inc. Graded composition metal oxide tunnel barrier interpoly insulators
US7042043B2 (en) * 2001-08-30 2006-05-09 Micron Technology, Inc. Programmable array logic or memory devices with asymmetrical tunnel barriers
US7087954B2 (en) * 2001-08-30 2006-08-08 Micron Technology, Inc. In service programmable logic arrays with low tunnel barrier interpoly insulators
US6754108B2 (en) * 2001-08-30 2004-06-22 Micron Technology, Inc. DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7075829B2 (en) 2001-08-30 2006-07-11 Micron Technology, Inc. Programmable memory address and decode circuits with low tunnel barrier interpoly insulators
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
JP4643884B2 (ja) * 2002-06-27 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6790791B2 (en) 2002-08-15 2004-09-14 Micron Technology, Inc. Lanthanide doped TiOx dielectric films
US6984592B2 (en) * 2002-08-28 2006-01-10 Micron Technology, Inc. Systems and methods for forming metal-doped alumina
JP2004214366A (ja) * 2002-12-27 2004-07-29 Nec Electronics Corp 半導体装置及びその製造方法
JP2005158998A (ja) * 2003-11-26 2005-06-16 Toshiba Corp 半導体装置の製造方法
US7102875B2 (en) * 2003-12-29 2006-09-05 Hynix Semiconductor Inc. Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
US7202562B2 (en) * 2004-12-02 2007-04-10 Micron Technology, Inc. Integrated circuit cooling system and method
US7564108B2 (en) * 2004-12-20 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Nitrogen treatment to improve high-k gate dielectrics
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7374964B2 (en) 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
US7399666B2 (en) * 2005-02-15 2008-07-15 Micron Technology, Inc. Atomic layer deposition of Zr3N4/ZrO2 films as gate dielectrics
US7365027B2 (en) * 2005-03-29 2008-04-29 Micron Technology, Inc. ALD of amorphous lanthanide doped TiOx films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7390756B2 (en) 2005-04-28 2008-06-24 Micron Technology, Inc. Atomic layer deposited zirconium silicon oxide films
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US7410910B2 (en) * 2005-08-31 2008-08-12 Micron Technology, Inc. Lanthanum aluminum oxynitride dielectric films
US7517798B2 (en) 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom
US7972974B2 (en) 2006-01-10 2011-07-05 Micron Technology, Inc. Gallium lanthanide oxide films
US7892972B2 (en) 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US20070237697A1 (en) * 2006-03-31 2007-10-11 Tokyo Electron Limited Method of forming mixed rare earth oxide and aluminate films by atomic layer deposition
US20080001237A1 (en) * 2006-06-29 2008-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having nitrided high-k gate dielectric and metal gate electrode and methods of forming same
US7956168B2 (en) * 2006-07-06 2011-06-07 Praxair Technology, Inc. Organometallic compounds having sterically hindered amides
US7544604B2 (en) * 2006-08-31 2009-06-09 Micron Technology, Inc. Tantalum lanthanide oxynitride films
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
US7432548B2 (en) 2006-08-31 2008-10-07 Micron Technology, Inc. Silicon lanthanide oxynitride films
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
US7563730B2 (en) 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films
US7776765B2 (en) 2006-08-31 2010-08-17 Micron Technology, Inc. Tantalum silicon oxynitride high-k dielectrics and metal gates
JP4504392B2 (ja) * 2007-03-15 2010-07-14 株式会社東芝 半導体装置
JP5221065B2 (ja) * 2007-06-22 2013-06-26 株式会社東芝 不揮発性半導体メモリ装置
KR100877261B1 (ko) * 2007-07-23 2009-01-07 주식회사 동부하이텍 반도체 소자의 ｍｉｍ 커패시터 제조 방법
US7998820B2 (en) * 2007-08-07 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. High-k gate dielectric and method of manufacture
JP2009054951A (ja) * 2007-08-29 2009-03-12 Toshiba Corp 不揮発性半導体記憶素子及びその製造方法
JP5100313B2 (ja) * 2007-10-31 2012-12-19 株式会社東芝 酸化ランタン化合物の製造方法
US20090142899A1 (en) * 2007-12-04 2009-06-04 Jensen Jacob M Interfacial layer for hafnium-based high-k/metal gate transistors
JP2010040994A (ja) * 2008-08-08 2010-02-18 Toshiba Corp 半導体記憶装置、及びその製造方法
JP5127694B2 (ja) * 2008-12-26 2013-01-23 パナソニック株式会社 半導体装置及びその製造方法
JP5232035B2 (ja) * 2009-02-06 2013-07-10 株式会社東芝 半導体装置及びその製造方法
JP5235784B2 (ja) 2009-05-25 2013-07-10 パナソニック株式会社 半導体装置
WO2011089647A1 (ja) * 2010-01-22 2011-07-28 株式会社 東芝 半導体装置及びその製造方法
CN102650051A (zh) * 2011-02-25 2012-08-29 鸿富锦精密工业（深圳）有限公司 铝或铝合金的壳体及其制造方法
CN102650039A (zh) * 2011-02-28 2012-08-29 鸿富锦精密工业（深圳）有限公司 铝或铝合金的壳体及其制造方法
CN102677007A (zh) * 2011-03-14 2012-09-19 鸿富锦精密工业（深圳）有限公司 铝或铝合金的壳体及其制造方法
CN102756513A (zh) * 2011-04-28 2012-10-31 鸿富锦精密工业（深圳）有限公司 铝合金或镁合金防腐处理方法及铝合金或镁合金制品
TW201324587A (zh) * 2011-12-15 2013-06-16 Univ Nat Chiao Tung 半導體元件及其製作方法
US20130277765A1 (en) 2012-04-23 2013-10-24 Globalfoundries Inc. Semiconductor device including graded gate stack, related method and design structure
US9405290B1 (en) 2013-01-17 2016-08-02 Kla-Tencor Corporation Model for optical dispersion of high-K dielectrics including defects
JP6272612B2 (ja) 2013-05-31 2018-01-31 住友化学株式会社 半導体基板、半導体基板の製造方法および電子デバイス
CN108365002B (zh) * 2013-09-27 2021-11-30 英特尔公司 具有ⅲ-ⅴ族材料有源区和渐变栅极电介质的半导体器件
US9728597B2 (en) * 2014-12-04 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal structure and method for forming the same
WO2017111872A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Dielectric metal oxide cap for channel containing germanium
JP2022046097A (ja) * 2020-09-10 2022-03-23 東京エレクトロン株式会社 成膜方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879079A (en) 1984-07-16 1989-11-07 Gte Products Corporation Formation of lanthanum aluminate
EP0546779A1 (en) * 1991-12-13 1993-06-16 Shimadzu Corporation Oxynitride glass fiber for composite products, and glass fiber-reinforced products
JPH05279129A (ja) * 1992-03-31 1993-10-26 Isuzu Motors Ltd 低熱伝導セラミックス及びその製造方法
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US5585300A (en) 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
JP3190274B2 (ja) * 1996-12-28 2001-07-23 ティーディーケイ株式会社 光記録媒体およびその製造方法
US6013553A (en) 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
JPH11135755A (ja) * 1997-10-31 1999-05-21 Nippon Steel Corp 半導体装置の製造方法
US5940698A (en) 1997-12-01 1999-08-17 Advanced Micro Devices Method of making a semiconductor device having high performance gate electrode structure
US6008091A (en) * 1998-01-27 1999-12-28 Lucent Technologies Inc. Floating gate avalanche injection MOS transistors with high K dielectric control gates
US6069387A (en) 1998-04-06 2000-05-30 Advanced Micro Devices, Inc. Lightly doped drain formation integrated with source/drain formation for high-performance transistor formation
US6153477A (en) 1998-04-14 2000-11-28 Advanced Micro Devices, Inc. Ultra short transistor channel length formed using a gate dielectric having a relatively high dielectric constant
JP2000012804A (ja) * 1998-06-24 2000-01-14 Matsushita Electron Corp 半導体記憶装置
KR100297938B1 (ko) * 1998-07-11 2001-10-26 윤종용 비휘발성메모리장치및그제조방법
US6255122B1 (en) * 1999-04-27 2001-07-03 International Business Machines Corporation Amorphous dielectric capacitors on silicon
JP4472056B2 (ja) * 1999-07-23 2010-06-02 株式会社半導体エネルギー研究所 エレクトロルミネッセンス表示装置及びその作製方法
US6203613B1 (en) 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
US6541079B1 (en) * 1999-10-25 2003-04-01 International Business Machines Corporation Engineered high dielectric constant oxide and oxynitride heterostructure gate dielectrics by an atomic beam deposition technique
FI118804B (fi) 1999-12-03 2008-03-31 Asm Int Menetelmä oksidikalvojen kasvattamiseksi
WO2001054200A1 (en) 2000-01-19 2001-07-26 North Carolina State University Lanthanum oxide-based gate dielectrics for integrated circuit field effect transistors and methods of fabricating same
JP2001298099A (ja) * 2000-04-14 2001-10-26 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置およびその製造方法
WO2002001622A2 (en) 2000-06-26 2002-01-03 North Carolina State University Novel non-crystalline oxides for use in microelectronic, optical, and other applications
EP1301941A2 (en) 2000-07-20 2003-04-16 North Carolina State University High dielectric constant metal silicates formed by controlled metal-surface reactions
US6524967B1 (en) * 2000-08-01 2003-02-25 Motorola, Inc. Method for incorporating nitrogen into a dielectric layer using a special precursor

Also Published As

Publication number Publication date
WO2003079413A2 (en) 2003-09-25
EP1485941A2 (en) 2004-12-15
AU2003220232A8 (en) 2003-09-29
KR101088645B1 (ko) 2011-12-02
KR20100047322A (ko) 2010-05-07
JP2005534163A (ja) 2005-11-10
KR20040087343A (ko) 2004-10-13
WO2003079413A3 (en) 2003-12-18
US6770923B2 (en) 2004-08-03
AU2003220232A1 (en) 2003-09-29
US20020137250A1 (en) 2002-09-26
TW200305936A (en) 2003-11-01

Similar Documents

Publication Publication Date Title
TWI278918B (en) High K dielectric film and method for making
US6541280B2 (en) High K dielectric film
US8541276B2 (en) Methods of forming an insulating metal oxide
US6884685B2 (en) Radical oxidation and/or nitridation during metal oxide layer deposition process
US7365027B2 (en) ALD of amorphous lanthanide doped TiOx films
US7183186B2 (en) Atomic layer deposited ZrTiO4 films
US7423311B2 (en) Atomic layer deposition of Zr3N4/ZrO2 films as gate dielectrics
US7081421B2 (en) Lanthanide oxide dielectric layer
KR100368311B1 (ko) 반도체 소자의 게이트 형성 방법
US7105886B2 (en) High K dielectric film
US7091568B2 (en) Electronic device including dielectric layer, and a process for forming the electronic device
US6524918B2 (en) Method for manufacturing a gate structure incorporating therein aluminum oxide as a gate dielectric
JP2000012840A (ja) 改善されたゲ―ト誘電体を有するｍｏｓトランジスタ
JP4120938B2 (ja) 高誘電率絶縁膜を有する半導体装置とその製造方法
Wilk et al. Improved film growth and flatband voltage control of ALD HfO/sub 2/and Hf-Al-O with n/sup+/poly-Si gates using chemical oxides and optimized post-annealing
US7944004B2 (en) Multiple thickness and/or composition high-K gate dielectrics and methods of making thereof
JP2000049349A (ja) 集積回路に電界効果デバイスを製造する方法
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP2005294564A (ja) 半導体デバイスおよび半導体デバイスの製造方法
JP4757579B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
KR100373166B1 (ko) 반도체 소자의 제조 방법
Ahn et al. Lanthanide doped TiO x films

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees