TWI278183B - Shift register and level shifter thereof - Google Patents

Description

1278183 “ 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種移位暫存器（Shift Register)驅動電路 及其位準移位器（Level Shifter)，且特別是有關於一種使用單一 類型金氧半（Metal Oxide Semiconductor，MOS)場效電晶體設計 之移位暫存器驅動電路及其位準移位器。 【先前技術】 | 低溫複晶石夕（Low Temperature Polysilicon，LTPS)液晶顯示 器是目前消費性電子產品開發的主流，且主要應用於高度整合 特性與高晝質顯示器。傳統上，液晶驅動電路中的移位暫存器 以及位準移位電路皆是使用互補式金氧半（Complementary MOS，CMOS)場效電晶體來設計。然而，利用CMOS電晶體所 設計之移位暫存器驅動電路及位準移位器在製作上需要較多的 光罩數，而且製造流程也比較繁複，大大提高了整個液晶顯示 器之成本。， ’【發明内容】 有鑑於此，本發明的目的就是在提供一種移位暫存器驅動 電路及其位準移位器。使用單一類型MOS電晶體以及低功率消 耗的設計結構，來設計移位暫存器驅動電路及其位準移位器， 可達到降低液晶顯示器製造成本以及功率消耗的目的。 根據本發明的目的，提出一種位準移位器，包括第一開 關、第二開關、儲能元件、負載元件、第三開關、二極體、第 四開關、電晶體以及第五開關。第一開關係由輸入訊號所控制， 並耦接至第一電壓。第二開關係耦接至第一開關，且第二開關

TW2018PA 6 1278183 係由第一控制訊號所控制。儲能元件具有第一端及第二端。第 =用以接收移位暫存訊號，且第二端係純至位於第一開關 ” -開關之間之第_節點。負載元件係減至儲能元件之第 二端。第三開關軸接至負載元件，且第三開關係由移位暫存 反相《所㈣。移位暫存反相訊號係為卿位暫存訊號之反 相π唬—極體具有正端及負端。負端係輕接於負载元件與第 -開關之間之第—即點。第四開關係輕接至二極體之正端，且

第四開關係由移位暫存反相訊號所控制。電晶體具有閘極、第 -源極級極及第二源極級極。_係純至二極體之正端。第 原，/;及極係用以輸出—輸出訊號，而第二源極成極係用以輕 ^第私壓第五開關係耦接至第一源極/汲極，且第五開關 係由移位暫存反相訊號所控制。 根據本發明的目的，提出一種移位暫存器驅動電路，包括 :位暫存器以及位準移位器。移位暫存器係用以接收輸入訊 ^ ’亚輸出移位暫存減。位準移位器包括第—關、第二開 ^儲月b 70件、負載几件、第三開關、二極體、第四開關、電 :體以二第五開關。第-開關係由輸入訊號所控制，並耦接至 2電壓第_開關_接至第_開關，且第二開關係由第一 =制訊號所控制。儲能元件具有第一端及第二端。第一端用以 收移位暫存5域，且第二端係㈣至位於第—開關與第二開 m節點。負載元件係耗接至儲能元件之第二端。第 二開關_接至負載元件，且第三開_由移位暫存反相訊號 所控制。移位暫存反相訊號料該移位暫存訊號之反相訊號。 二極體具有正端及負端。負端係轉接於負載元件與第三開關之 ^之弟一節點。第四開關係輕接至二極體之正端，且第四開關 糸由移位暫存反相sfl號所控制。電晶體具有閘極、第一源極/

TW2018PA 7 1278183 汲極及第二源極/汲極。閘極係耦接至二極體之正端。第—源^ /汲極係用以輸出一輸出訊號，而第二源極/汲極係用以耦接至第 二電壓。第五開關係耦接至電晶體之第一源極/汲極，且第五開 關係由移位暫存反相訊號所控制。 為讓本發明之上述目的、特徵、和優點能更明顯易懂，下 文特舉一較佳實施例，並配合所附圖式，作詳細說明如下： 【實施方式】 請參照第1圖，其繪示依照本發明一較佳實施例的〜種移 位暫存器驅動電路結構圖。移位暫存器驅動電路1 〇〇，例％ & 使用於液晶顯示器，其包括移位暫存器110以及位準移值器 120。移位暫存器110係用以接收輸入訊號VST，並根據時脈訊 號CLK，輸出移位暫存訊號SR、移位暫存反相訊號xSr以及 控制訊號C2至位準移位器120。移位暫存器110中作為訊號拾 鎖功能之P型MOS(PMOS)電晶體M01係接收輸入訊號VST， 並根據時脈訊號CLK之控制，以輸出控制訊號Cl。控制訊號 C1再經由PMOS電晶體M03及M04所組成之反相器，而輸出 與控制訊號C1反相之控制訊號C2。控制訊號C2係輸入PMOS 電晶體M07之閘極，並於電晶體M07之汲極輸出移位暫存訊 號SR。移位暫存訊號SR再經由PMOS電晶體M09及M10組 成之反相器輸出移位暫存反相訊號XSR。其中移位暫存反相訊 號XSR係為移位暫存訊號SR之反相訊號。 位準移位器120包括PMOS電晶體Mil及M12、電容C、 PMOS 電晶體 M13 及 M14、二極體耦接（Diode Connected)PMOS 電晶體M15以及PMOS電晶體M16、M17及M18。電晶體M12 之閘極係由輸入訊號VST所控制，且電晶體M12之汲極係耦 TW2018PA 8 1278183 接至接地電壓GND。電晶體Mil之汲極係耦接至電晶體M12 之源極，電晶體Ml 1之閘極係由控制訊號C2所控制，且電晶 體Mil之源極耦接至操作電壓VDD，例如是9V。電容C之正 端（+)係用以接收移位暫存訊號SR，而電容C之負端（-)係耦接 至位於電晶體Mil與M12之間的第一節點D3。電晶體M14之 閘極係耦接至電容C之負端，且電晶體M14之汲極係耦接至操 作電壓VSS，例如是-6V。電晶體M13之汲極係耦接至電晶體 M14之源極，電晶體M13之閘極係由移位暫存反相訊號XSR 所控制，且電晶體M13之源極係耦接至操作電壓VDD。 此外，二極體耦接電晶體Ml 5之負端（閘極與汲極耦接端） 係耦接於電晶體M14與M13之間的第二節點C3,而電晶體M16 之汲極係耦接至電晶體Ml 5之正端（源極）。電晶體M16之閘極 係由移位暫存反相訊號XSR所控制，且電晶體M16之源極係 耦接至操作電壓VDD。電晶體M18之閘極係耦接至電晶體M15 之正端（源極），電晶體Ml 8之源極係用以輸出一輸出訊號LS， 且電晶體M18之汲極係耦接至操作電壓VSS。電晶體M17之 汲極係耦接至電晶體M18之源極，電晶體M17之閘極係由移 位暫存反相訊號XSR所控制，且電晶體M17之源極耦接至操 作電壓VDD。 第2圖係繪示第1圖中移位暫存器驅動電路100於第一周 期丁1内電晶體]^01、]\103〜]^18導通（0>〇或不導通（0?卩)狀態 以及電容C之正負端與節點D3、C3與D4之電壓準位示意圖。 第3圖係繪示第1圖中移位暫存器驅動電路100於第二周期T2 内電晶體M01、M03〜Ml 8導通（ON)或不導通（OFF)狀態以及電 容C之正負端與節點D3、C3與D4之電壓準位示意圖。第4A 圖係繪示第1圖之移位暫存器驅動電路100中移位暫存器110 TW2018PA 9 1278183 之輸入訊號VST、控制訊號Cl及C2以及節點D2訊號之時序 圖。第4B圖係繪示第1圖之移位暫存器驅動電路100中位準移 位器120對應時脈訊號CLK之移位暫存訊號SR、移位暫存反 相訊號XSR、輸入訊號VST、控制訊號C2、節點D3、C3及 D4訊號以及輸出訊號LS之時序圖。 請同時參照第2圖以及第4A圖，於第一周期T1内，輸入 訊號VST具有GND準位，CLK訊號具有GND準位電晶體M01 導通，使得節點C1具有接近於GND之準位，其中Vth係電晶 • 體M01之臨界電壓（Threshold Voltage)。控制訊號C2與控制訊 號C1反相，因此控制訊號C2具有VDD準位。由於二極體耦 接電晶體M05之作用，節點D2電壓比訊號VST準位高一個臨 界電壓值Vth，亦即VD2=GND+Vth。此時，電晶體M07不導 通，而電晶體M08導通，使得移位暫存訊號SR具有XCK訊號 之準位（=VDD)〇 接著，請同時參照第2圖以及第4B圖，於第一周期内， 輸入訊號VST具有GND準位，使得電晶體M12導通，且控制 _ 訊號C2具有VDD準位，使得電晶體Mil不導通。由於電晶體 ]\412導通，電容（3之負端電壓¥〇3(亦即電晶體1^12之源極電 壓）係比電晶體M12之閘極電壓（GND)高出一個臨界電壓值 Vth(約為2.5V)。亦即VD3=GND+Vth。另外，移位暫存訊號SR 具有VDD準位並輸入電容C之正端，使得電容C充電而具有 (VDD-Vth)之跨壓。此時，由於電晶體M14之閘極電壓 (GND+Vth〜2.5V)高於汲極電壓（VSS〜-6V)，因此電晶體M14 不導通。而且移位暫存反相訊號XSR係具有GND準位，使得 電晶體M13、M16以及M17皆導通，並分別將操作電壓VDD(9V) 輸入至節點C3與D4以及電晶體M17之汲極。由於二極體耦 TW2018PA 10 Ϊ278183 接電晶體M15之作用，節點C3之電位會略低於節點D4之電 位VDD。同時由於電晶體M18之閘極電壓（=VDD〜9V)高於汲 極電壓（VSS〜-6V)，因此電晶體M18不導通。此時，電晶體 M17之汲極係輸出具有VDD準位之輸出訊號LS。 請同時參照第3圖以及第4 A圖，於第二周期T2内，輸入 訊號VST具有VDD準位，且CLK訊號亦具有VDD準位。此 時，電晶體M01不導通，控制訊號C1之準位保持於幾近GND 之準位，且控制訊號C2之準位仍為VDD，使得電晶體M07不 p 導通。電晶體M08之源極電壓由原先之VDD準位改變為浮接 狀態。由於電晶體M08源極與閘極之寄生電容Cgs關係，當 XCK訊號準位由VDD下降至GND時，節點D2之電壓亦被往 下拉至低於GND準位，導致電晶體M08完全導通，且移位暫 存訊號SR具有GND準位。 請同時參照第3圖以及第4B圖，於第二周期T2内，輸入 訊號VST具有VDD準位，控制訊號C2具有VDD準位，且移 位暫存反相訊號XSR亦具有VDD準位，使得電晶體Mil、 M12、M13、M16以及M17皆不導通。此時，移位暫存訊號SR 具有GND準位，使得電容C之正端電壓由原先之VDD下降至 GND，並導致電容C放電，同時電容C之負端電壓VD3也由原 先之（GND+Vth)下降至（Vth-VDD)(〜2.5V-9V=_6.5V)。此時，由 於電晶體M14之閘極電壓（〜-6.5 V)僅略低於其汲極電壓 (-6V)，因此電晶體M14並未完全導通。 本發明之特點就在於第二周期内，位準移位器120之電晶 體M17不導通，使得電晶體M18之源極電壓係由原先之 VDD(9V)準位改變為浮接（Floating)狀態（亦即源極電流為零）， 而且由於電晶體M18之閘極與源極間存在之寄生電容Cgs’效 TW2018PA 11 1278183 應，使得節點D4之電位會由原先之VDD(9V)準位往下拉至低 於電晶體M18之汲極電壓VSS(-6V)，導致電晶體M18完全導 通，並由電晶體M18之源極輸出具有VSS準位之輸出訊號LS。 此時，節點C3之電位也隨著節點D4電位往下拉，導致電晶體 M14也完全導通，且節點C3電位約為VSS。因此，輸入訊號 VST(GND/VDD)便可利用位準移位器120而輸出不同準位 (VDD/VSS)之輸出訊號LS，達到位準移位之目的。 如上所述，本發明雖以位準移位器120包括PMOS電晶體 B Mil〜M18以及電容C為例作說明，然本發明之位準移位器也可 以使用其它同一類型之電晶體，例如是NMOS電晶體來設計， 甚至電晶體Mil、M12、M13、M16及M17也可以是其它之開 關元件，例如分別是第一開關〜第五開關。第一及第二開關分別 接受控制訊號C2及輸入訊號VST之控制，且第三〜第五開關接 受移位暫存反相訊號XSR之控制。·電晶體M14也可以是其它 的負載元件，耦接於節點C3以及D3之間，且電晶體Ml5也 可以是其它之二極體，耦接於節點C3以及D4之間。而且電容 C也可以是其它之儲能元件。只要是於第一周期T1内，第一開 ® 關導通，第二開關不導通，第三開關、第四開關及第五開關皆 導通，儲能元件充電，且電晶體Ml8不導通，而於第二周期内， 第一開關、第二開關、第三開關、第四開關及第五開關皆不導 通，儲能元件放電而產生準位改變，以使電晶體Ml8導通，便 可如上述達到位準移位之目的。因此，皆不脫離本發明之技術 範圍。 如上所述，本發明之移位暫存器驅動電路雖以具有P型移 位暫存器（全使用PMOS電晶體設計）為例作說明，然本發明之 移位暫存器驅動電路中移位暫存器以及位準移位器亦可以皆使 TW2018PA 12 1278183 用其匕早一類型電晶體’例如NMO S電晶體來加以設計。而日 位準移位器120也可以是使用其它之控制訊號C2來控制電晶體 Mil。只要是在上述之第一周期以及第二周期内，控制訊號C2 皆使得電晶體Ml 1不導通，便可達到上述輸出訊號位準移位之 目的。因此，亦不脫離本發明之技術範圍。 本發明上述實施例所揭露之移位暫存器驅動電路及其位 準移位器之優點在於使用單一類型薄膜電晶體（例如是PM〇s 電晶體）之製程設計，可以簡化移位暫存器驅動電路之製程步 • 驟，並降低操作功率之損耗，有效節省整個液晶顯示器之製= 成本。 綜上所述，雖然本發明已以一較佳實施例揭露如上，然其 並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍内，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。

TW2018PA 13 1278183 【圖式簡單說明】 第1圖綠示依照本發明-較佳實施例的一種移位暫存器驅 動電路結構圖。 第2圖緣示第1圖中位準移位器於第一周期内各電晶體導 通或關閉狀態以及電容之正負端與節點D3、C3與〇4之電壓準 位示意圖。 、第3圖繪示第1圖中位準移位器於第二周期内電晶體導通 或關閉狀悲以及電容之正負端與節點D3、C3與D4之電壓準位 I 示意圖。 第4A圖係繪示第丨圖之移位暫存器驅動電路中移位暫存 态之輸入吼號VST、控制訊號C1及c2以及節點D2訊號之時 序圖。 第4B圖繪示第1圖中位準移位器對應時脈訊號CLK之移 位暫存訊號SR、移位暫存反相訊號XSR、輸入訊號vST、控制 訊號C2、節點D3、C3及IM以及輸出訊號LS之時序圖。 _ 【主要元件符號說明】 100 :移位暫存器驅動電路 110 :移位暫存器 120 :位準移位器

TW2018PA

Claims (1)

1278183 十、申請專利範園·· 1· 一種位準移位器，包括： 並麵接至一第一電 一、-第-開關，係由一輸入訊號所控制 一第二開關，係輕接至該第一 制訊號所控制; 開關’該第二開關係由—控 一儲能元件，具有一第一端及一 收-移位暫存訊號，該第一·接弟一端用以接

-Η關w - 耦接位於該第-開關與該第 一開關之間之一第一節點； 、/ ^ ^負載元件接线儲能元件之該第二端； ^開關’絲接至該負载元件，該第三_係由—移 位暫存反相訊號所控制，豆中 移 暫存訊號之反相訊號； 暫存反相訊號係為該移位 元件鱼體’具有—正端及―負端’該負端係㈣於該負載 疋件與该弟三開關之間之一第二節點； 、載 一第四開關，係耦接至該二極體之該 由該移位暫存反相訊號所控制; 知5亥第四開關係 汲極，一二:曰曰體/具有一閘極、一第一源極/汲極及-第二源極/ 用以^ 1極_接至該二極體之該正端，該第—源極/沒極係 •雨出一輸出訊號，而該第二源極/汲極係用以耦接至一二 電壓；以及 币一 一第五開關，係耦接至該電晶體之該第一源極/汲極，該 弟五開關係、由該移位暫存反相訊號所控制。 " ^ 2·如申請專利範圍第丨項所述之位準移位器，其中於一 第-周期内，㈣一開關導通，該第二開關不導通，該第三開 關、該第四開關及該第五開關皆導通，該儲能元件之該第二^ TW2018PA 15 1278183

該第—開_接至該第―電壓，該移位暫存訊號具有一 準位’使得該儲能元件充電，—第三電壓係由㈣三開關、 及該第五開關分別輸入至該二極體之該負端、該正 源極成極，且該電晶體轉通，該輸出訊號之準位 只貝^三電壓；於__第二周期内，該第—開關、該第二開 以弟二開關、該第四開關及該第五開關皆不導通，該移位 2錢具有一第二準位，使得該儲能元件之該第二端之準位 改k，以使該電晶體導通，該輪出訊號之準位為該第二電壓。 3. 如申請專利範圍第2項所述之位準移位器，其中該第 開關該第一開關、该第二開關、該第四開關 '該第五開關、 該二極體以及該電晶體係皆由p M ◦ s電晶體所達成。 4. 如申請專利範圍第3項所述之位準移位器，其中於該 =周期内，該輸人訊號之準位為該第—電壓，且該控制訊號 具有该第一準位。 外5·如申請專利範圍第4項所述之位準移位器，其中於該 弟-周_ ’該輸人喊之準位為該第三電壓，且該控制訊號 具有該第一準位。 ^如申請專利範圍第5項所述之位準移位器，其十該第 電堅為帛低電壓’该第二電壓為一第二低電壓，該第三 電壓為-高電壓’該第一準位為一高準位，： 低準位。 7.如申請專利_第i項所述之位準移位器，其中該負 載兀件係為-MOS電晶體，該囊電晶體之閘㈣接至該儲 能疋件之該第二端，該膽電日日日體之_第—源極级極係輕接 至該第二開關，且該膽電日日日體之—第二源極/汲極係輕接至 TW2018PA 16 -1278183 1項所述之位準移位器，其中該儲 8·如申請專利範圍第 能元件係一電容。 9· 一種移位暫存器驅動電路，包括·· 並輸出一移位暫存 一移位暫存器，用以接收一輸入訊號 δίΐ ，以及 一位準移位器，包括·· .一第-開關’係由該輸人訊號所控制，並㈣至一第_

一第一開關’係搞接至該第一開關 控制訊號所控制； 该第二開關係由一 -儲能元件，具有一第一端及一第二端，該第一端用以 純該移位暫存訊號，該第二端係純至位於該第—開關與該 弟一開關之間之一第一節點； 負載元件，係耦接至該儲能元件之該第二端； 第二開關，係耗接至該負載元件，該第三開關係由一

移位暫存反相訊號所控制，其中該移位暫存反相訊號係為該移 位暫存訊號之反相訊號； 具有—正端及—負端’該負端係耦接於該負 載疋件與該第三開關之間之一第二節點； ^ 一第四開關，係耦接至該二極體之該正端，該第四開關 係由該移位暫存反相訊號所控制； 、 電晶體，具有一閘極、一第一源極/汲極及一第二源 極/及極’该閘極係耦接至該二極體之該正端，該第一源極/汲極 係用以輸出-輸出錢，而該第二源極/祕制_接至一第 二電壓；以及 第五開關，係耦接至該第一源極/汲極，該第五開關 TW2018PA 17 1278183 係由該移位暫存反相訊號所控制。 1 〇.如申明專利範圍第9項所述之移位暫存器驅動電路， 其：於-第一周期内，該第一開關導通，該第二開關不導通， 该=三開關、該第四開關及該第五開關皆導通，該儲能元件之 該第二端係經由該第一開關耦接至該第一電壓，該移位暫存訊 號具有-第-準位，使得該儲能元件充電，—第三電壓係由該 第，開關、該第四開關及該第五開關分別輸入至該二極體之該 負端、該正端及該第一源極/汲極，且該電晶體不導通，該輸出 訊號之準位為該第三電壓；於一第二周期内，該第一開關、該 第二開關、該第三開關、該第四開關及該第五 該移位暫存訊號具有-第二準位，使得該儲能元件之該=端 之準位改變，以使該電晶體導通，該輸出訊號之準位為該第二 電壓。 11. b申請專利範圍帛10項所述之移位暫存器驅動電 二其中該第一開關、該第二開關、該第三開關、該第四開關、 :弟五開關、該二極體以及該電晶體係皆由PMOS電晶體所達

成0 士如申Μ專利範圍第u項所述之移位暫存器驅動電 /、中於該第一周期内，該輸入訊號之準位為該第一電壓， 且該控制訊號具有該第一準位。 弟冤登 Z如中st專利範圍第12項所述之移位暫存器驅動電 該輪人訊號之準位為該第三電壓，且該控制訊 該第一準位。 路…：： 範圍第13項所述之移位暫存器驅動電 電壓為—第一低電壓’該第二電壓為-第二低 以弟二電Μ為―高電壓，該第—準位為—高準位，且該 TW2018PA 18 •1278183 第二準位為一低準位。 路，專/範^n項所述之移位暫存器驅動電 /、T邊移位暫存器係為一 p型移位暫存器。 ^16.⑹中请專利範圍第9項所述之移位暫存器驅動電路， 二^負载元件係為一 M 〇 s電晶體，該刪電晶體之閑極麵 極^元件之該第二端，該MOS電晶體之一第一源極/汲 #奴=妾至該第三_，且該刪電晶體之—第二源極/沒極 係轉接至該第二電壓。 二7· *巾請專難圍第9項所述之移位暫存器驅動電路， 其中该儲能元件係為一電容。 直φ •如申明專利範圍第9項所述之移位暫存器驅動電路， 並於S位暫存Α更包括—拾鎖開關，用以接收該輸入訊號， ^ 内邛汛號’且該控制訊號係為該内部訊號之反相訊號。 ❿ TW2018PA 19