TWI278093B - Level shifter ESD protection circuit with power-on-sequence consideration - Google Patents
Level shifter ESD protection circuit with power-on-sequence consideration Download PDFInfo
- Publication number
- TWI278093B TWI278093B TW094124040A TW94124040A TWI278093B TW I278093 B TWI278093 B TW I278093B TW 094124040 A TW094124040 A TW 094124040A TW 94124040 A TW94124040 A TW 94124040A TW I278093 B TWI278093 B TW I278093B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- source
- drain
- signal
- voltage
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 claims description 71
- 238000006073 displacement reaction Methods 0.000 claims description 44
- 239000013078 crystal Substances 0.000 claims description 14
- 230000003068 static effect Effects 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 8
- 239000000428 dust Substances 0.000 claims description 3
- 241000282376 Panthera tigris Species 0.000 claims description 2
- 230000009191 jumping Effects 0.000 claims description 2
- 210000004508 polar body Anatomy 0.000 claims description 2
- 239000013256 coordination polymer Substances 0.000 claims 1
- 230000002265 prevention Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 24
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 19
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 19
- 235000009508 confectionery Nutrition 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 240000008168 Ficus benjamina Species 0.000 description 1
- 241000233805 Phoenix Species 0.000 description 1
- 206010039740 Screaming Diseases 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- 241000209140 Triticum Species 0.000 description 1
- 235000021307 Triticum Nutrition 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical compound C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
loc/006 九、發明說明：
【發明所屬之技術領域J 本發明是有關於一種靜電放命^ 關於-種考量電源啟動順序之準二,，，，且特別是有 路。 立私位益靜電放電防護電 【先前技術】
在多電源之積體電路(mixed_v 壓準位之系統電壓分別供應不同之 同謂 不。圖1A是一般多電源積體電路之部份電路方=U戶片 中内部電路11G之操作電源係由系 j圖。圖 伏特)與接地電麼VSS1 (例如〇伏_提供。如3」 電路130之操作電力則由系統電屢vdd ’内部 =妾地電壓觀（例如〇伏特)所提供。由_°
與内部電路⑽之輸出人邏鱗位並不相同，因此 位移位電路(level shlfter)作為二者之介面電路而口， ^多位電路12〇接㈣部電路11()職出之訊號iu(= 〜3.3伏特)並轉換為對應之訊號131 (例如〇〜12伏 後輸出至内部電路130。 、 當多電源積體電路之連接端發生靜電放電（ESD， electrostatic discharge)時，此瞬間之靜電放電電流將沿著積 體電路内低阻路徑(l〇w impedance path)大量通過。大量之 月f €放笔電流將產生咼熱進而燒毀(damage)此電流路徑 中之任何元件。圖1B是繪示圖ία中準位移位電路12〇之 1278〇9t^j 2twf.do*c/006 電路暨靜電放電路控圖。例如，如圖1Β所示，當靜電放 電事件係發生在接地電壓VSS2連接端時’若系統電壓 VDD1接地，則靜電放電電流ESD將自接地電壓線VSS2 穿過電晶體121之閘極電容而流至系統電墨線VDD1 (如 圖中虛線ESDI所:^之電流雜）。或者，若接地電麼線 VSS1接地’則靜電放電電流ESD將自接地電麼線VSS2 ^電晶體121之閘極電容而流至接地電屡、線卿（如圖 日所:之電流路徑）。因此電晶體121將可能燒 宝又（同理，電曰曰體122亦可能燒毀）。 ㈣ϋΐ件燒毀之主要原因是因為接地電麗線VSS1與 接地㈣線VS.S2之間並未連接。因法 可能鮮二?-右基體阻抗不夠小’則靜電放電電流腳 二電放電之瞬間特性，閘極電 圖lcx 係小於在正常操作下之阻抗。 ° 疋、、胃示圖1A中準位移位雷&彳7Γί 暨靜電放電路徑圖。如圖1(^〜\120之另—種電路 系統電壓線VDD2 一般靜電放電發生在 VSS2上，性更甚於發生在接地電壓線 接地電壓線咖之間的連 =體作為與 電路徑以助雷许伞I。^ 工而在N井中則沒有放 在李統帝承妗° 、° ，例如當靜電放電事件係發生 連接端時，若系統電_ 電流ESD將自系統電 電要 l2tWf.d〇( oc/006 HSDj ^ 則青$ “不之電流路徑）。或者，若接地電壓線VSS1接地， 12『電放電電流ESD將自系統電壓線VDD2穿過電晶體 閘極電容而流至接地電壓線VSS1 (如圖1C中虛線 理，+所示之電流路徑）。因此電晶體123將可能燒毀（同 龟晶體124亦可能燒毀）。 防is ί自此技*者可以在準位移位電路12G配置靜電放電 放電^ ϋ中钱國專利第1234266號），而避免靜電 毁準位移位魏12G。—，纽電壓線VDD1 積2笔壓線卿2通常不是同時啟動。例如，多電源之 啟動之漸糸統电壓線VDD1之電源供給。若考量電源 電防:雈1’則歧動之電源反而會經由所配置的靜電放 響尚未啟動之電源及其相關電路。例 護電i而影響 請參照圖1D，源及其相關電路。 而先啟動系統電壓線;統電壓線VDD2之電源 將經由電晶體1251靜^^電源時，系統電壓線娜1 (及/或靜電放電钳#、^錢電触_ damP)電路126 VDD2。因此原本”關^127)而供應電源到系統電壓線 壓線vDD1所提^電關^之内部電路別將因為系統電 電路⑽之操作電壓不；^可能被啟動。另外4於内部 VDD1經由靜電放電细^内部電路U〇，當系統電壓線 甘位電路而供應電源到系統電壓線 12780^ 12twf.doc/〇〇6 VDD2 $將使内部電路l3〇產生誤 a 内部電路 13〇。 ? ^ "b；7〇g^ 【發明内容】 μ ίΐ巧目的就是在提供—種考量電源啟動順序之準 “ΙΪ放電防護電路，以防止當靜電放電電流自多 ΐ:ί:: 隹電源連接點流向另-組電源連_ 可=成準位移位電路之燒毀。另外，避 路影響尚未:以 源經由靜電放购 準位再—目的是提供另一種考量電源啟動順序之 準位私位$#電放電防護電路，以另_ 準位移位電路以避免驗，並且避免先 電放電鉗位電路影響尚未啟動之電源。$ 由奸 本發明的又一目的是提供再一種 準位移㈣靜電放電防護電路，更^^源啟動順序之 接於不同電源組之間’以避免靜電放電：’Π放，路徑連 電路，並且避免先啟動之電源經由靜燒毁準位移位 尚未啟動之電源。 兒電鉗位電路影響 基於上述及其他目的，本發明提出〜 曰 順序之準位移位ϋ靜電放電防護電路種考|電源啟動 並依照第-職之準㈣輸出具#彳目=7接㈣一訊號 號。其中，第-訊號操作於第-系統電=準位之第二訊 之間’並且第二訊號操作㈣二系統_與第二接地電壓 8
從另-硯點來看’本發明提出一種考量電源啟動順序 之準位移位11靜電放電防護電路，其包括反相H、第一、開 關、第二開關、電壓轉換電路、第一靜電放電甜 二 及第二靜電放^钳位電路。反相器接收第—訊號並輸 -反相訊號。第-開關之第一端連接至反相器之輪出 接收第-反相訊號。第二開關之第—端接收第—訊而奸 一開關與第二開關依據第二系統電壓之準位而夂罘 第一端與第二端之間的連接狀態。電壓轉換带路之二疋其 入端與第二輸人端分別連接至第—開關與第:=輪 端，其輸出端輪出第二訊號。第—與第二靜電放電 I278(m— 之間。，準位移位器靜電放電防護電路包括反相器、第一 開關二第一開關、電壓轉換電路、第一靜電放電鉗位電路 t第二靜電放電鉗位電路。反相^接收第—訊號並輸出 弟。反相㈣’其中第—反相訊號係與第—訊號互為反相 且t作於第-系統電壓與該第—接地電壓之間。第一開關 =乐一端連接至反相器之輸出端並且接收第一反相訊號。 2開關之第-端接收第—訊號。第—開關與第二開關依 據弟二系統電壓之準位而各自決定其第—端與第二端之間 的，接狀態。電轉換f路之第—輸人端連接至第一開關 之第二端’其第二輸人端連接至第二開關之第二端，盆輸 出端輸出第二訊號。第一與第二靜電放電鉗位第一 連接，權妾至第二系統電壓，而其第二連接端則分= 接至電壓轉換電路之第一輸入端與第二輸入端。 9 12780¾ 12twf.doc/006 路之第一連接端分別連接至電壓轉換電路之盥 入端，而其第二連接端均連接至第二接地電^ /、弟一輸 本發明再提出-種考量電源啟動嘴序之準位 電路，其包括反相器、第—開關、第二開^ 號第—反相訊號。第1狀第-端連接至 ί:，:讀收第一反相訊號。第二開關之第-端接收第 ，號。弟-開關與第二開關依據第二系統電叙準位而 第一端與第二端之間的連接狀態。電壓轉換電 =二二輸人端分別·連接至第—開關與第二 j關，弟一 ’其輸出端輪出第二訊號。靜電放電鉗 狀弟一連接鱗接至第二系統 至第一接地電壓。 安而運接 本發明因使用靜電放電鉗因此 =^^大量之靜電放電電流於不同電源=7 :而=燒^體電路之内部電路(尤其物移位電 軋由電源之啟動與否而控制開關之啟閉，因此 心放^位電路影響尚未啟動之電源。 易懂為其他目的、特徵和優點能更明顯 明如下。'貫施例，並配合所附圖式，作詳細說 【實施方式】 12780¾ 2twf.doc/006 攻f ίΑ是依照本發明一較佳實施例所緣示的一種準位 移位裔靜電放電防護電路圖。靖失 οοη ^ „ 交电給131 °月麥肤圖2Λ，準位移位電路 、，〇接收積體電路中内部電路21G所輸出之第—訊號211， 亚且依照第-訊號211之準位輸出具有相對應準位之第二 喊231(由積體電路中内部電路23〇所接收）。其中 =號211係操作於第—系統電壓ν_ (在此假設為η伏 與第一接地電壓vssi (在此假設為0伏特)之間，並且 第二訊號231係操作於第二系統電壓VDD2 (在此假設為 12伏特)與第二接地電壓VSS2 (在此假設為〇伏特)之間。 於本實施例中，準位移位電路22〇包括反相器24〇、 電壓轉換電路250、第一靜電放電钳位(ESD damp)電路 260、第二靜電放電鉗位電路27〇、第一開關28〇以及第二 開關290。反相器240接收第一訊號211並輸出第一反相 訊號24卜其中，第一反相訊號241係與第一訊號211互 為反相，並且第一反相訊號241係操作於第一系統電壓 vDm與第一接地電壓VSS1之間。 在此反相器240例如包括p型電晶體242以及n型電 晶體244。電晶體242之源極連接至第一系統電壓VDD1， 電晶體242之閘極接收第一訊號211，電晶體242之及極 輸出第一反相訊號241。電晶體244之閘極接收第一訊號 211，其沒極連接至電晶體242之没極，而電晶體244之源 極連接至第一接地電壓VSS卜 第一開關280之第一端連接至反相器240之輸出端並 :且接收第一反相訊號241。第二開關290之第一端接收第 11 1278093 、 iT012twf.doc/006 一訊號211。第一開關280與第二開關290依據第二系統 電壓VDD2之準位而各自決定其第一端與第二端之間的連 接狀態。換句話說，當第二系統電壓VDD2被啟動時，則 第一開關280與第二開關290均導通；反之，當第二系統 電壓VDD2被關閉時，則第一開關280與第二開關29〇均 為截止。 於本實施例中，第一開關280包括N型電晶體281。 電晶體281之閘極連接至第二系統電壓VDD2，其第_連 接端與第二連接端分別為第一開關280之第一端與第二 端。第二開關290包括N型電晶體291。電晶體291之閑 極連接至第二系統電壓VDD2，其第一連接端與第二連接 端分別為第二開關290之第一端與第二端。 電壓轉換電路250之第一輸入端連接至第一開關28〇 之第二端，其第二輸入端連接至第二開關29〇之第二端， 其輸出端輸出第二訊號231。電壓轉換電路250例如包括p 型電晶體ΤΙ、T2、T4、T5、N型電晶體T3以及T6。第 L 包日日體T1之第一源/汲極（以下例如稱之為源極)連接第 一系、、先黾屡VDD2。苐一電晶體T2之閘極即為電塵轉換電 路25〇之第一輸入端。電晶體T2之第一源/汲極（以下例如 稱之為源極)連接電晶體T1之第二源/汲極（以下例如稱之 ，，極）。第三電晶體T3之閘極連接至電晶體丁2之閘極， 二曰a體T3之第一源/汲極（以下例如稱之為汲極)連接電晶 版T2之第二源/汲極（以下例如稱之為汲極 第二源/汲極（以下例如稱之為源極）連接第二接1電壓 12 12780沒 12twf.d〇c/〇〇6 /S2。第四電晶體T4之第一源/汲極（以下例如稱之為源 極)連接第二系統電壓VDD2 ’電晶體T4之閘極連接電晶 體I2之汲極。第五電晶體Τ5之閘極即為電壓轉換電路250 之第一輸入端。電晶體Τ5之第一源/汲極(以下例如稱之為 源極）連接電晶體Τ4之第二源/汲極（以下例如稱之為汲 極)曰’電晶體Τ5之第二源/沒極(以下例如稱之為汲極)連接 電晶體T1之閘極。第六電晶體Τ6之閑極連接第五電晶體 5之閘極，電晶體T6之第一源/汲極（以下例如稱之為汲 極)連接電晶體Τ5之汲極，電晶體Τ6之第二源/汲極(以下 例如稱之為源極)連接第二接地電壓VSS2。其中， Μ之汲極訊號即為第二訊號23卜 、^曰體 第一靜電放電鉗位電路260之第二連接端連接至電壓 路25G之第-輸人端’第—靜電放電鉗位電路細 第一連接端則連接至第二系統電壓VDD2。第二靜電放 =鉗伞％路27G之第二連接端連接至電壓轉換電路咖之 第二輸入端，而第二靜電放電钳位電路27〇之 則連接至第二系統電壓VDD2。 連接為 生弘日日體。其中，ρ型電晶體之汲極連接至電壓轉換带 路250之第一輸入端，而ρ型電晶體之問極、源極 ::連接至第二系統電壓VDD2。或者，如熟 工 ^ 靜電放電钳位電路亦可以二極體或其㈡ 工具施之，其結果均屬本發明之範疇。圖2b是依明太路 明較佳實施例所綠示的另一種準位移位器靜電放電防護^ 13 oc/006 =參照圖2B ’若是以二極體完成第-靜電放電鉗位 % ，則—極體之陽極連接至電墨轉換電路250之第 :二入端’而二極體之陰極則連接至第二系_ VDD2。於本貫施射’第二靜電放電鉗位電路· 施係比照第-靜電放電鉗位電路遍’故不在此贅述。、 ，此’當靜電放電事件係發生在錢電_ VDm連 ，若系統電廢VDD1接地，則靜電放電電流esd 將自糸統電壓線VDD2經由第一靜電放電鉗位電路26〇、 電晶體242而流至系統電壓線VDm。或者，若接地電壓 線V，接地’則靜電放電電流哪將自系統電壓線仰说 經由第-靜電放電钳位電路遍、電晶體 電壓線卿。因此即可避免燒毀準位移位電路 1 卜;：由弟二系統電壓侧2之啟動與否而控制開關· 二，之_ ’因此可避免先啟動ϋ统電壓VDD1 經由靜電放電>鉗位、電路影響尚未啟動之第二系統電壓 VDD2。 ”為能清楚說明本發明，以下另舉一實施例。圖3A是 依照本發明m佳實施例麟示的-鮮位移位器靜電 放電防護電路圖。請參照圖3A，準位移位電路wo接收積 ，電路中内部電路31〇所輸出之第一訊號3U，並且依照 第一訊號311之準位輸出具有相對應準位之第二訊號 331(由積體電路中内部電路33〇所接收）。其中，第一訊號 31^係操作於第一系統電壓VDD1 (在此假設為3·3伏特） 與第一接地電壓VSS1 (在此假設為〇伏特)之間，並且第 14 1278093 lT〇12twf.doc/0〇6 二訊號331係操作於第二系統電壓VDD2 (在此假設為12 伏特)與第—接地電壓VSS2 (在此假設為〇伏特)之間。準 位移位電路320包括反相器340、電壓轉換電路35〇、第一 靜電放電钳位電路360、第二靜電放電鉗位電路370、第一 開關380以及第二開關390。 反相器340接收第一訊號311並輸出第一反相訊號 341。其中，第一反相訊號341係與第一訊號311互為反相， 並且操作於第一系統電壓VDD1與第一接地電壓VSS1之 間。於本實施例中，反相器340例如包括p型電晶體342 以及N型電晶體344。電晶體342之源極連接至第一系統 電壓VDD1，電晶體342之閘極接收第一訊號311，電晶 體342之汲極輸出第一反相訊號341。電晶體344之閘極 接收第一訊號311，電晶體344之汲極連接至電晶體342 之>及極，電晶體344之源極連接至第一接地電壓vssi。 第一開關380之第一端連接至反相器34〇之輸出端並 且接收第一反相訊號341。第二開關390之第一端接收第 卜一訊號311。第一開關380與第二開關390依據第二系統 電壓VDD2之準位而各自決定其第一端與第二端之間的連 接狀態。換句話說，當第二系統電壓VDD2被啟動時，則 弟一開關380與第二開關390均導通；反之，當第二系統 電壓VDD2被關閉時，則第一開關380與第二開關39〇均 為截止。 於本實施例中，第一開關380包括N型電晶體381。 電晶體381之閘極連接至第二系統電壓VDD2，其第一連 15 題〇抝_。: oc/006 接端與第二連接端分別為第一開關380之第一端與第二 端。第二開關390包括N型電晶體391。電晶體391之閘 極連接至第二系統電壓VDD2，其第一連接端與第二連接 端分別為第二開關390之第一端與第二端。
電壓轉換電路350之第一輸入端連接至第一開關38〇 之第二端，電壓轉換電路350之第二輸入端連接至第二開 關390之第二端，電壓轉換電路35〇之輸出端輸出第二訊 號331。第一靜電放電鉗位電路36〇之第二連接端連接至 第二接地電壓VSS2，第一靜電放電鉗位電路360之第一 連接端連接至電壓轉換電路35〇之第一輸入端。第二靜電 放電鉗位電路370之第二連接端連接至第二接地電壓 VSS2 ’弟—靜電放電甜位電路 壓轉換電路350之第一輸入端。 於本實施例中，電壓轉換電路350例如包括ρ型電晶 體ΤΙ :Τ3、Ν型電晶體丁2以及Τ4。第一電晶體耵之日第曰 源Λ及^虽（以下例如稱之為源極）連接第二系統電壓 VDD2。第二電晶體Τ2之閘極即為電塵轉換電路之第 -輸入端1二電晶體Τ2之第—源/汲極(以下例如稱 極I1之第二源/汲極（以下例如稱之為汲 第二接二3二，汲極(以下例如稱之為源極)連接 ,,2^ 、。第二電晶體τ3之第一源/汲極（以下 r以下L :源1連接第二系統電壓VDD2’其第二源/汲極 (以下例如稱之為汲極)連接電晶體τ T3之問極連接電晶體η之没極。第四電晶體 16 I2780^; 12twf.doc/006 即為電壓轉換電路350之第二輸入端。電晶體T4之第〜 源/沒極（以下例如稱之為汲極)連接電晶體T3之汲極，命 晶體Τ4之第二源/汲極(以下例如稱之為源極)連 = =壓穩。其中電晶體Τ4之祕訊號即為第二;: 於本實施例中，第一靜電放電鉗位電路360例如包括 Ν型電晶體。其中Ν型電晶體之汲極連接至電壓轉換 350之第-輸人端’ Ν型電晶體之閘極、源極以及基 連接至第二接地電壓VSS2。或者，如熟習此藝者所知， 弟-靜電放電織電路36G亦可以二極體或其他方 之，其結果均屬本發明之範缚。圖3B是依照本發明較产 2=3的另Γ種準位移位器靜電放電防護電路圖。土 明㈣圖3B’右是以二極體完成第—靜電放電钳位電路 360,則一極體之陰極連接至電㈣換電⑬挪之第 端，二極體之陽極連接至第二接地電壓卿2。= :丨:’第二靜電放電钳位電路370之實施係比照第； 放電鉗位電路360，故不在此贅述。 ％ 時，若因二==電事件發生在接地轉VSS2連接端 …右线電壓VDD1接地，則靜電放電電流咖 地電屋線VSS2經由第-靜較f鉗 電 3親至系統電壓線删。或者，若=丄= 接地，則靜電放電雷汽ESD蔣白拉仏士 ^包土線VSS1 n+L二 電I線vsS2經由第 月r电放电鉗位電路360、電晶體344而产 VSS1。因此即可避免燒毀準位移位電路;另外电= 17 I278〇^12twf.doc/〇〇6 第一系統電壓VDD2之啟動與否而控制開關；380與39〇之 啟閉，因此可避免先啟動之第一系統電壓VDD1影響尚未 啟動之第二系統電壓VDD2。 為能更完整說明本發明，以下再舉一實施例。圖4A 疋依知、本發明再一較佳實施例所繪示的一種準位移位器靜 迅放電防護電路圖。請參照圖4A，準位移位電路420接收 積，電路中内部電路41〇所輸出之第一訊號411，並且依 照第一訊號411之準位輸出具有相對應準位之第二訊號 431(由積體電路中内部電路430所接收）。其中，第一訊號 411係操作於第一系統電壓VDD1 (在此假設為3·3伏特) 與第一接地電壓VSS1 (在此假設為0伏特)之間，以及第 二訊號431係操作於第二系統電壓VDD2 (在此假設為12 伏特)與第二接地電壓VSS2 (在此假設為〇伏特)之間。 於本實施例中，準位移位電路420例如包括反相器 440、電壓轉換電路450、靜電放電钳位電路46〇、第一開 關480以及第二開關490。反相器440接收第一訊號411 並輸出第一反相訊號441。其中，第一反相訊號441係與 第一訊號411互為反相，並且操作於第一系統電壓VDD1 與第一接地電壓VSS1之間。 第一開關480之第一端連接至反相器440之輸出端並 且接收第一反相訊號441。第二開關49〇之第一端接收第 一訊號411。第一開關480與第二開關490依據第二系統 電壓VDD2之準位而各自決定其第一端與第二端之間的連 接狀態。換句話說，當第二系統電壓VDD2被啟動時，則
1278093 17012twf.doc/006 第一開關480與第二開關490均導通；反之，當第二系統 電壓VDD2被關閉時，則第一開關48〇與第二開關49〇均 為截止。 於本實施例中，第一開關480包括N型電晶體481。 電晶體481之閘極連接至第二系統電壓VDD2，其第一連 接端與第二連接端分別為第一開關48〇之第一端與第二 端。第二開關490包括N型電晶體491。電晶體491之閘 極連接至第二系統電壓VDD2，其第一連接端與第二連接 端分別為第二開關490之第一端與第二端。 、在此，電壓轉換電路450與反相器440例如分別與前 述貫施例中圖2A之電壓轉換電路25〇與反相器24〇相同， 故不再資述。 靜電放電^甘位電路46〇之第一連接端連接至第二系朝 電f VDD2’第二連接制連接至第-接地電壓VSS1。灰 本貝轭例中’靜電放電钳位電路460例如包括電晶體，其 集極連接至第二系統電壓VDD2，電晶體之基 蓺者射ΐ接至第—接地電壓VSS1。或者，如熟習说 ^所知，#電放電钳位電路楊亦可以二極 , 一…、、、囷4Β，右疋以二極體完成靜電放電鉗位雷 體之ΑΓιΓΖ之陽極連接至第—接地電壓vss卜而二相 陰極則連接至第二系統電壓VDD2。 19 1278093 l7012twf.d〇c/006 因此’當靜電放電事件係發生在系統電壓線VDD2連 接端時，若接地電壓線VSS1接地，則靜電放電電流ESD 將自系統電壓線VDD2經由靜電放電鉗位電路460而流至 接地電壓線vssi。因此即可避免燒毀準位移位電路42〇。 另外藉由第一系統電壓VDD2之啟動與否而控制開關480 …490之啟閉’因此可避免先啟動之第一系統電壓vddi 影響尚未啟動之第二系統電壓VDD2。 固5A疋依知本發明更一較佳實施例所緣示的一種準 位移位器靜電放電防護電路圖。請參照圖5A，準位移位電 路520接收積體電路中内部電路51〇所輸出之第一訊號 511’並且依照第一訊號511之準位輸出具有相對應準位之 第二訊號531(由積體電路中内部電路53〇所接收）。其中， 第一訊號511係操作於第一系統電壓VDD1 (在此假設為 12伏特)與第一接地電壓VSS1 (在此假設為〇伏特)之間， 以及第二訊號531係操作於第二系統電壓VDD2 (在此假 設為3·3伏特)與第二接地電壓VSS2 (在此假設為〇伏特） 之間。 於本貫施例中，準位移位電路520例如包括反相器 540、電壓轉換電路550、靜電放電鉗位電路56〇、靜電放 電鉗位電路570、第一開關580以及第二開關590。反相器 540接收第一訊號511並輸出第一反相訊號541。其中，第 一反相δίΐ5虎541係與弟一訊號511互為反相，並且操作於 第一系統電壓VDD1與第一接地電壓VSS1之間。在此， 1278093 !7Dl2twf.doc/006 反相器540例如分別與前述實施例中反相器相同，故不再 贅述。 第一開關580之第一端連接至反相器540之輸出端並 且接收第一反相訊號541。第二開關590之第一端接收第 一訊號511。第一開關580與第二開關590依據第二系統 電壓VDD2之準位而各自決定其第一端與第二端之間的連 接狀態。換句話說，當第二系統電壓VDD2被啟動時，則 第一開關580與第二開關590均導通；反之，當第二系統 電壓VDD2被關閉時，則第一開關580與第二開關590均 為截止。 於本實施例中，第一開關580包括N型電晶體581。 電晶體581之閘極連接至第二系統電壓VDD2，其第一連 接端與第二連接端分別為第一開關580之第一端與第二 端。第二開關590包括N型電晶體591。電晶體591之閘 極連接至第二系統電壓VDD2，其第一連接端與第二連接 立而为別為弟二開關590之第一端與第二端。 於本實施例中，電壓轉換電路550例如包括p型電 體T卜T3以及N型電晶體丁2、丁4。電晶體耵之第一 沒極(以下例如稱之為祕)連接第二“電壓v應， 極即為電壓轉換電路55〇之第—輸人端。電晶體η之 -源/没極(以下例如稱之為没極)連接電晶體τ 汲極(以下例如稱之為及極），電㈣Τ2 下例如稱之為源極)連接第二接地電 ：:、：舻 之第一靡極（以下例如稱之為_連接第 12780没 12twf.doc/006 VDD2 ’其第二源/沒極（以下例如稱之為汲極)連接電晶體 T2之閘極，而電晶體T3之閘極即為電壓轉換電路55〇之 第二輸入端。電晶體Τ4之閘極連接電晶體Τ1之汲極，電 晶體Τ4之第一源/汲極(以下例如稱之為汲極)連接電晶體 Τ3之汲極，電晶體Τ4之第二源/汲極（以下例如稱之為源 極)連接第二接地電壓VSS2。其中，電晶體Τ4汲極之訊號 即為第二訊號531。 靜電放電鉗位電路560之第一連接端連接至第二系統 電壓VDD2,第二連接端則連接至電晶體T1之閘極。於本 實施例中，靜電放電鉗位電路560例如包括p型電晶體。 其中P型電晶體之汲極連接至電壓轉換電路之第一輸 入端（電晶體T1之閘極），p型電晶體之閘極、源極以及基 體皆連接至第二系統電壓VDD2。或者，如熟習此藝者所 知，靜電放電鉗位電路560亦可以二極體或其他方式實施 士，其結果均屬本發明之範嘴。目5B是依照本發明較佳 實施例所緣示的另-種準位移位器靜電放電防護電路圖。 凊參照圖5B ’若是以二極體完成靜電放電練電路， 則二極體之陽極連接至電壓轉換電路55()之第一輸入端 (電晶體T1之閘極），而二極體之陰極則連接 壓VDD2。 π π几迅 ^本只把例中’第二靜電放電钳位電路，之實施係 比照弟-靜電放電触電路56()，衫在此贅述。、 =6A疋依知本發明另外—較佳實施例所繪示的一種 準位移位器靜電放電_魏圖。料㈣Μ，準位移位 22 12780¾ 2twf.doc/〇〇6 二〇接收積體電路中内部電路61〇所輸出之第一訊號 且依照第—訊號611之準位輸出具有相對應準位之 =一汛唬631(由積體電路中内部電路63〇所接收）。其中， 第一訊號611係操作於第-系統電壓VDD1 (在此假設為 12伏々特)與第一接地電壓vssi (在此假設為〇伏特)之間， 以及第一喊幻丨係操作於第二系統電壓VDD2 (在此假 • 設為3·3伏特)與第二接地電壓VSS2 (在此假設為〇伏特) 之間。 ⑩ 於本實施例中，準位移位電路620例如包括反相器 640、電壓轉換電路650、靜電放電鉗位電路66〇、靜電放 電鉗位電路670、第一開關680以及第二開關690。反相器 640接收弟一訊號611並輸出第一反相訊號641。其中，第 一反相訊號641係與第一訊號611互為反相，並且操作於 第一系統電壓VDD1與第一接地電壓VSS1之間。在此， 反相器640例如分別與前述實施例中反相器相同，故不再 贅述。 Φ 第一開關680之第一端連接至反相器640之輸出端並 且接收第一反相訊號641。第二開關690之第一端接收第 一訊號611。第一開關680與第二開關690依據第二系統 電壓VDD2之準位而各自決定其第一端與第二端之間的連 接狀態。換句話說，當第二系統電壓VDD2被啟動時，則 第一開關680與第二開關690均導通；反之，當第二系統 電壓VDD2被關閉時，則第一開關680與第二開關690均 為截止。 23 12780點2twf.d〇c/〇〇6 於本實施例中，第-開關_包括N型電晶體_。 電晶體681之閘極連接至第二系統電壓VDD2，其第一 接知與第一連接立而分別為第一開關680之第一端與第一 端。第二開關690包括電晶體691。電晶體691之 極連接至第二系統電壓VDD2，其第-連接端與第二 端分別為弟一開關690之第一端與第二端。 於本實施例中，電壓轉換電路650例如包括p型電晶 體T卜T4以及N型電晶體丁2、丁3、丁5、丁6。電晶^= 之閘極即為電壓轉換電路65〇之第一輸入端，電晶體τι 之第一源/汲極（以下例如稱之為源極）連接第二系統電壓 VDD2。電晶體T2之閘極連接至電晶體T1之閘極，電晶 體T2之第一源/汲極（以下例如稱之為汲極)連接電晶體= 之弟一源/沒極（以下例如稱之為汲極）。電晶體T3之第一 源/汲極（以下例如稱之為汲極)連接電晶體T2之第二源/汲 極（以下例如稱之為源極），電晶體丁3之第二源/沒極（以下 例如稱之為源極)連接弟二接地電壓VSS2。電晶體Τ4之第 一源/汲極（以下例如稱之為源極）連接第二系統電壓 VDD2,電晶體Τ4之第二源/汲極（以下例如稱之為汲極） 連接電晶體Τ3之閘極，電晶體Τ4之閘極即為電壓轉換電 路650之第二輸入端。電晶體丁5之閘極連接至電晶體Τ4 之閘極，電晶體Τ5之第一源/汲極（以下例如稱之為汲極） 連接電晶體Τ4之汲極。電晶體Τ6之閘極連接至電晶體 Τ1之汲極，電晶體Τ6之第一源/汲極（以下例如稱之為汲 極)連接電晶體Τ5之源極，電晶體Τ6之第二源/汲極（以下 24 1278093 . i7012twf.doc/006 例如稱之為源極)連接第二接地電壓VSS2。其中，電晶體 T5之汲極訊號即為第二訊號631。 曰曰且 靜電放電钳位電路660之第一連接端連接至第二系統 電壓VDD2，第二連接端則同時連接至電晶體T1與”之 閘極。於本實施例中，靜電放電鉗位電路_例如包括p 型電晶體。其中p型電晶體之汲極連接至電壓轉換電路65〇 之第一輸入端（電晶體T1與T2之閘極），p型電晶體之閘 極二源極以及基體皆連接至第二系統電壓VDD2。或者， 知熟習此藝者所知，靜電放電齡電路66()亦可以二極體 或其他方式實施之，其結果均屬本發明之範轉。圖6β是 本發明另外-較佳實施例麟示的另—種準位移位器 ί H電防ί電路圖。請參照圖6B，若是以二極體完成i 路_，則二極體之1^極連接至電壓轉換電 電壓而二極體之陰極則連接至第二系統 比昭：二’第二靜電放電鉗位電路670之實施係 比'、、、弟砰電放電钳位電路_，故不在此費述。 準付是依照本發明另外—較佳實施例所綠示的-種 電路7夕2^靜電放€_電關。請參·7Α，準位移位 =1，並且體電路中内部電路71G所輸出之第一訊號 第-訊號711之準位輸出具有相對應準位之 喊別（由積體電路中内部電路7 VSS1 (在此假設為0伏特)之間， 25 I2780^l2twfd〇c/〇〇6 以及第二訊號731係操作於第二系統電壓VDD2 (在此假 設為3.3伏特)與第二接地電壓VSS2 (在此假設為0伏特) 之間。 於本實施例中，準位移位電路720例如包括反相器 740、電壓轉換電路750、靜電放電鉗位電路760、靜電放 電鉗位電路770、第一開關780以及第二開關790。反相器 740接收第一訊號711並輸出第一反相訊號741。其中，第 一反相訊號741係與第一訊號711互為反相，並且操作於 第一系統電壓VDD1與第一接地電壓VSS1之間。在此， 反相器740與電壓轉換電路750例如分別與前述實施例中 反相器640與電壓轉換電路650相同，故不再贅述。 第一開關780之第一端連接至反相器74〇之輸出端並 且接收第一反相訊號741。第二開關790之第一端接收第 一訊號711。第一開關780與第二開關790依據第二系統 電壓VDD2之準位而各自決定其第一端與第二端之間的連 接狀態。換句話說，當第二系統電壓VDD2被啟動時，則 第一開關780與第二開關790均導通；反之，當第二系統 電壓VDD2被關閉時，則第一開關780與第二開關79〇均 為截止。 於本實施例中，第一開關780包括N型電晶體781。 電晶體781之閘極連接至第二系統電壓VDD2，其第一連 接端與第二連接端分別為第一開關780之第一端與第二 端。第二開關790包括N型電晶體791。電晶體791之閘 26 I278〇?32t wf.doc/006 極連接至第二系統電壓VDD2，其第一連接端與第二連接 端分別為第二開關790之第一端與第二端。 靜電放電钳位電路760之第一連接端同時連接至電晶 體T1與T2之閘極，第二連接端則連接至第二接地電壓 VSS2。於本貫施例中，靜電放電鉗位電路例如包括n 型電晶體。其巾N型電晶體之沒極連接至電壓轉換電路 750之第一輸入端(電晶體T1與丁2之閘極)，n型電晶體 之閘極:源極^及基體皆連接至第二接地電壓VSS2。或 者，如热白此蟄者所知，靜電放電钳位電路76〇亦可以二 極體或其他方式實施之’其結果均屬本發明之料。圖^ =照本發明另外-較佳實_所繪示的另—種準位移位 1靜電放電防護電路圖。請參照圖7B，若是以二極體完 靜電放電钳位電路鳩，則二極體之陰 ，。之第-輸入端，而二極體 地電壓VSS2。 疋牧王弟—接 =本實施例中，第二靜電放電鉗位電路谓之 比照=-靜電放電钳位電路760，故不在此資述。Λ也’、 特別強調，上述實施例中，圖4八盥只 可以任何電壓轉換電路取代之、:例如圖 = =〇、圖5A之電壓轉換電路55。、圖 =『以及其他電壓轉換電路等，其結果4: 雖然本發明已以較佳實施例揭 限定本發明，任何熟習此技藝者D ’心、亚非用以 在不脫離本發明之精神 27 12780¾ 2twf.doc/〇〇6 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 圖式簡單說明】 圖1A是-般多電源積體電路之部份電路方塊圖。 圖 圖1B是緣不圖1A中準位移位電路暨靜電放電路徑 徑圖 圖1C是繪示圖ία巾另—雜移位電㈣靜電放電路 圖1D說明了先啟動之電源經由所配置的靜電 4电路而影響尚未啟動之電源及其相關電路。 圖2A疋依照本發明一較佳 移位器靜電放電防護電路圖。 種丰位 〜是依照本發明較佳實施例所繪示的另~種準位 私位為靜電放電防護電路圖。 丰位 圖3A是依照本發明另— 位移位器靜電放電防護電路圖。 種丰 準位：二Γ依照本發明另—較佳實施例所繪示的又-種 Γ:電放電防護電路圖。 位移:二細-較佳實施例所緣示的-種準 兒放电防護電路圖。 準位明再-較佳實施例所繪示的另-種 放電防護電路圖。 28 1278093 17D12twf.doc/006 圖5A是依照本發明更—較佳實施例所繪示的一種準 位移位器靜電放電防護電路圖。 圖5B是依照本發明較佳實施例所繪示的另一種準位 移位器靜電放電防護電路圖。 圖6A疋依照本發明另外一較佳實施例所緣示的一種 準位移位器靜電放電防護電路圖。 • 圖6B疋依知本發明另外一較佳實施例所繪示的另一 種準位移位器靜電放電防護電路圖。、 圖7A疋依知本發明另外一較佳實施例所繪示的一種 準位移位器靜電放電防護電路圖。 圖7B是依照本發明另外一較佳實施例所繪示的另一 種準位移位器靜電放電防護電路圖。 【主要元件符號說明】 110、130、210、230、310、330、410、430 :内部電 路 φ 12〇 :習知之準位移位電路 121〜124 :可能燒燬之電晶體 125、 242、244、28卜 29卜 342、344、381、39卜 442、 444、481、491、542、544、581、591、642、644、681、 69卜742、744、78卜79卜T1〜T6 ··電晶體 126、 127、260、270、360、370、460 :靜電放電甜位 電路 211、311、411 :第一訊號 29 12780沿_。· 220、320、420 :本發明實施例之準位移位器靜電放電 防護電路 231、331、431 :第二訊號 240、 340、440 :反相器 241、 341、441 :第一反相訊號 250、350、450 :電壓轉換電路 280、290、380、390、480、490、580、590、680、690、 780、790 :開關
30
Claims (1)
12780¾ 12twf.doc/006 十、申請專利範圍： 1·一種準位移位器靜電放電防護電路，用以接收一第 一訊號並依照該第一訊號之準位輸出具有相對應準位之一 第二訊號，其中該第一訊號係操作於一第一系統電壓與一 第一接地電壓之間，以及該第二訊號係操作於一第二系統 電壓與一第二接地電壓之間，該準位移位器靜電放電防護 電路包括： 一反相裔’用以接收该弟一訊號並輸出一第一反相訊 號，其中该第一反相訊號係與該第一訊號互為反相且操作 於該第一系統電壓與該第一接地電壓之間； 一第一開關，其第一端連接至該反相器之輸出端以接 收該第一反相訊號，用以依據該第二系統電壓之準位而決 定其第一端與第二端之間的連接狀態； 一第二開關，其第一端接收該第一訊號，用以依據該 第二系統電壓之準㈣決定其第—端與第二端之間的連接 狀態； 私壓轉換電路，其第一輸入端連接至該第一開關之 第=端’該電壓轉換電路之第二輸人端連接至該第二開關 之第二該電壓轉換電路之輸出端輸出該第二訊號·， /-第ϋ放電钳位電路，其第—連接端連接至該第 -系、、充包[其第—連接端連接至該電壓轉換 輸入端；以及 乐 31 % 2tM.doc/0〇6 二系:第^靜電放輪位電路，其第—連接端連接至該第 輪又#電壓，其第二連接端連接至該電壓轉換電路之第二 防謹t如中請專利範圍第1項所述之準位移位器靜電放電 晶辦講，其中該第—開關包括—N型電晶體，該N型電 連接1閘極严接至該第二系統電壓，該N型電晶體之第-端。铋與第二連接端分別為該第一開關之第一端與第二 防^如^請專纖圍第1項所述之準位移位ϋ靜電放電 體，】路^其中該第一靜電放電鉗位電路包括一ρ型電晶 二"、中"玄ρ型電晶體之汲極連接至該電壓轉換電路之第 兮:^裢，该ρ型電晶體之閘極、源極以及基體皆連接至 μ弟二系統電壓。 防罐1如巾請專魏圍帛1項所述之準位移㈣靜電放電 复^，路，其中該第一靜電放電鉗位電路包括一二極體， 浐，忒=極體之陽極連接至該電壓轉換電路之第一輸入 而"亥〜極體之陰極連接至該第二系統電壓。 5·如申請專利範圍第丨項所述之準位移位器靜 防護電路，其中該反_包括： 逼放包 ^型電晶體，其源極連接至該第一系統電壓，其閘 極接，4第一訊號，其汲極輪出該第一反相訊號；以及 )n型電晶體，其閘極接收該第一訊號，其汲極連接 至忒p型電晶體之汲極，該N型電晶體之源極連接至該 一接地電壓。 32 ㈣〇汾_。: oc/006 6. 如申請專利範圍第1項所述之準位移位器靜電放電 防護電路，其中該電壓轉換電路包括： 一第一電晶體，其第一源/汲極連接該第二系統電壓； 一第二電晶體，其閘極即為該電壓轉換電路之第一輸 入端，其第一源/汲極連接至該第一電晶體之第二源/汲極； 一第三電晶體，其閘極連接至該第二電晶體之閘極， 該第三電晶體之第一源/汲極連接該第二電晶體之第二源/ 汲極，該第三電晶體之第二源/汲極連接該第二接地電壓； 一第四電晶體，其第一源/汲極連接該第二系統電壓， 其閘極連接該第二電晶體之第二源/汲極； 一第五電晶體，其閘極即為該電壓轉換電路之第二輸 入端，其第一源/汲極連接該第四電晶體之第二源/汲極， 該第五電晶體之第二源/汲極連接該第一電晶體之閘極；以 及 一第六電晶體，其閘極連接該第五電晶體之閘極，該 第六電晶體之第一源/汲極連接該第五電晶體之第二源/汲 極，該第六電晶體之第二源/汲極連接該第二接地電壓，其 中該第六電晶體之第一源/汲極之訊號即為該第二訊號。 7. 如申請專利範圍第6項所述之準位移位器靜電放電 防護電路，其中該第一、第二、第四以及第五電晶體是P 型電晶體，該第三以及第六電晶體是N型電晶體。 8. 如申請專利範圍第1項所述之準位移位器靜電放電 防護電路，其中該電壓轉換電路包括： 33 oc/006 I278〇^12twf,o； 一第一電晶體，其第一源/汲極連接該第二系統電壓， 其閘極即為該電壓轉換電路之第一輸入端； 一第二電晶體，其第一源/汲極連接該第一電晶體之第 二源/汲極，該第二電晶體之第二源/汲極連接該第二接地 電壓； 一第三電晶體，其第一源/汲極連接該第二系統電壓， 其第二源/汲極連接該第二電晶體之閘極，該第三電晶體之 閘極即為該電壓轉換電路之第二輸入端；以及 一第四電晶體，其閘極連接該第一電晶體之第二源/ 汲極，該第四電晶體之第一源/汲極連接該第三電晶體之第 二源/>及極5該弟四電晶體之弟二源/>及極連接該弟·一接地 電壓，其中該第四電晶體之第一源/汲極之訊號即為該第二 訊號。 9. 如申請專利範圍第8項所述之準位移位器靜電放電 防護電路，其中該第一以及第三電晶體是P型電晶體，該 第二以及第四電晶體是N型電晶體。 10. 如申請專利範圍第1項所述之準位移位器靜電放 電防護電路，其中該電壓轉換電路包括： 一第一電晶體，其閘極即為該電壓轉換電路之第一輸 入端，其第一源/汲極連接該第二系統電壓； 一第二電晶體，其閘極連接至該第一電晶體之閘極， 該第二電晶體之第一源/汲極連接該第一電晶體之第二源/ 汲極； 34
Ι2780?4— · 一第二電晶體，教繁 二源/沒極，該第三源/汲極連接該第二電晶體之第 電壓； 曰曰體之第二源/汲極連接該第二接地 一弟四電晶體，复塗 其第二源級極連接讀第=—/日/汲極連接該第二系統電壓， 閘極即為該電壓轉換翁^電晶體之閘極，該第四電晶體之 -第五電晶體，、二 =輸入端； 該第五電晶體之第〜源H連，至該第四電晶體之間極， 没極；以及 ’、及極連接该第四電晶體之第二源/ 一弟六電晶體，龙鬥h、& 沒極，1第4日連接至該第—電晶體之第二源/ 及H 一體之第一源/汲極 二源/汲極，該第六電曰驴夕笛一、β㈣弟五电日日體之弟 電壓， 包日日體之弟一源/汲極連接該第二接地 其中5亥第五電晶體之第一源/汲極之訊號即為該第二 訊5虎。 U•如申明專利範圍第1〇項所述之準位移位器靜電放 電防讓電路，其中該第—以及第四電晶體係為p型電晶 體及弟一、弟二、弟五以及弟六電晶體係為n型電晶體。 12·—種準位移位器靜電放電防護電路，用以接收一第 一訊號並依照該第一訊號之準位輸出具有相對應準位之一 第二訊號，其中該第一訊號操作於一第一系統電壓與一第 一接地電壓之間，以及該第二訊號操作於一第二系統電^ 與一第二接地電壓之間，該準位移位器靜電放電防護^二 35 12 V 8〇^^12twf.doc/0〇6 一反相器，接收該第一訊號並輸出一第一反相訊號， 其中該弟一反相说號與5亥弟一机"5虎互為反相且操作於兮第 一系統電壓與該第一接地電壓之間； 一第一開關，其第一端連接至該反相器之輸出端以接 收該第一反相訊號，用以依據該第二系統電壓之準位而決 定其第一端與第二端之間的連接狀態； ' 一第二開關’其第一端接收該第一訊號，用以依據該
第二系統電壓之準位而決定其第一端與第二端之間的連 狀態； ^ 一電壓轉換電路，其第一輸入端連接至該第一開關之 第二端，其第二輸入端連接至該第二開關之第二端，i 出端輪出該第二訊號； ^ 第一靜電放電钳位電路，其第一連接端連接至該電 電路之第一輸入端，其第二連接端連接至該第二接 以及
饜轉:Ϊ二靜電放電鉗位電路，其第一連接端連接至該電 地:产電路之第二輸入端，其第二連接端連接至該第二接 電防申請專利範圍第12項所述之準位移位器靜電放 電晶i電路，其中該第一開關包括一 電晶體，該ν型 〜閘極連接至該第二系統電壓，該n型電晶體之第 嶠。端與第二連接端分別為該第一開關之第一端與第二 36 I278m ^2twf.d〇c/006 電阶^t申請專利範圍第12項所述之準位移位器靜電放 曰释破电路’其中該第—靜電放電钳位電路包括型電 矜山型電晶體之汲極連接至該電塵轉換電路之第一 第二4!地°:二型電晶體之閘極、源極以及基體皆連接至該 電防^^請園第12項所述之準位移位器靜電放 體，^ 中該第一靜電放電鉗位電路包括-二極 端，;：—極體之陰極連接至該電㈣換電路之第-輸入 極體之陽極連接至該第二接地電壓。 電防範圍第12項所述之準位移位器靜電放 隻兒路，其中該反相器包括·· 極接H =電晶體，其源極連接至該第一系統電壓，其閘 =弟一訊號，其没極輸出該第一反相訊號；以及 至該ρ型體，其閘極接收該第—訊號，其汲極連接 -接地及極’㈣型電晶體之源極連接至該第 電防項所述之準位移位器靜電放 兒路’其中該電壓轉換電路包括·· 一電晶體，其第-源/汲極連接該第二系統電壓； 入立山，甘Γ電晶體’其問極即為該電壓轉換電路之第-輸 該^二=源/汲極連接該第—電晶體之第二源/汲極， /弟一包晶體之第二源/汲極連接該第二接地電壓； 37 12780乩 twf.doc/006 一第三電晶體，其第一源/汲極連接該第二系統電壓， 其第二源/汲極連接該第一電晶體之閘極，該第三電晶體之 閘極連接該第一電晶體之第二源/汲極；以及 一第四電晶體，其閘極即為該電壓轉換電路之第二輸 入端，其第一源/汲極連接該第三電晶體之第二源/汲極， 該第四電晶體之第二源/汲極連接該第二接地電壓，其中該 第四電晶體之第一源/汲極之訊號即為該第二訊號。 如申請專利範圍第17項所述之準位移位器靜電放 電防護電路，其中該第一電晶體以及該第三電晶體是P型 電晶體，該第二電晶體以及該第四電晶體是N型電晶體。 19.如申請專利範圍第12項所述之準位移位器靜電放 電防護電路，其中該電壓轉換電路包括： 一第一電晶體，其閘極即為該電壓轉換電路之第一輸 入端，其第一源/汲極連接該第二系統電壓； 一第二電晶體，其閘極連接至該第一電晶體之閘極， 該第二電晶體之第一源/汲極連接該第一電晶體之第二源/ 汲極； 一第三電晶體，其第一源/汲極連接該第二電晶體之第 二源/汲極，該第三電晶體之第二源/汲極連接該第二接地 電壓； 一第四電晶體，其第一源/汲極連接該第二系統電壓， 其第二源/>及極連接該第二電晶體之閘極’该弟四電晶體之 閘極即為該電壓轉換電路之第二輸入端； 38 12780齓― 一第五電晶體 該第五電晶體之第 汲極；以及 ，其閘極連接至該第四電晶體之閘極， 一源/汲極連接該第四電晶體之第二源/ -第六電晶體，其閘極連接至該H日日體之第 汲極，該第六電晶體之第一源/汲極連接該第五電 t 二源/沒極，該第六電晶體之第二源/汲極連接該第 電壓， 要地 其中㈣五電晶體之第―源級極之訊號即為該第二 訊號。 — 20·如申請專利範圍帛π項所述之準位移位器靜電放 電防護電路，其中該第一以及第四電晶體是Ρ型電晶體， 該弟一、弟二、弟五以及第六電晶體是Ν型電晶體。 21·—種準位移位器靜電放電防護電路，用以接收—第 一訊號並依照該第一訊號之準位輸出具有相對應準位之一 第二訊號，其中該第一訊號係操作於一第一系統電壓與一 第一接地電壓之間，以及該第二訊號係操作於一第二系統 電壓與一第二接地電壓之間，該準位移位器靜電放電防護 電路包括： 一反相器，接收該第一訊號並輸出一第一反相訊號， 其中該第一反相訊號係與該第一訊號互為反相且操作於該 第一系統電壓與該第一接地電壓之間’ 一第一開關，其第一端連接至該反相器之輸出端以接 收該第一反相訊號，用以依據該第二系統電壓之準位而決 定其第一端與第二端之間的連接狀態； 39 I278〇^12twf,oc/006 · 第-開關’其第-端接收該第—訊號，用以依據該 第=系統電壓之準位而決定其第—端與第二端之間的連接 狀您， 々一：電，換電路，其第一輸入端連接至該第一開關之 第二端，其第二輸人端連接至該第二開關之第二端，該電 壓轉換電路之輸出端輸出該第二訊號；以及 一靜電放電鉗位電路，其第一連接端連接至該第二 統電壓’其第二連接端連接至該第—接地電壓。 ” ^ 22·如申請專利範圍第21項所述之準位移位器靜電放 =護電路，其中該第—開關包括-N型電晶體，該μ 包曰曰體之間極連接至該第二系統電壓，該Ν型電晶體之第 連接鸲與第二連接端分別為該第一開關之第一端與 端0 一 n 魏圍第21項所述之準位移位11靜電放 路’其中該靜電放電钳位電路包括—電晶體，其 〜電晶體之集極連接至該第二系統電壓，該電 基 極以及射極連接至該第—接地電壓。 帝防==°巾睛專利範圍第21項所述之準位移位器靜電放 电路，其中該靜電放電鉗位電路包括一二極體，1 如申請專利範圍第21項所述之準位移位器靜電放 甩防護電路，其中該反相器包括： 12780^ 12twf.doc/006 一 P型電晶體，其源極連接至該第一系統電壓，其閘 極接收該第一訊號，其汲極輸出該第一反相訊號；以及 一 N型電晶體，其閘極接收該第一訊號，其汲極連接 至該P型電晶體之汲極，該N型電晶體之源極連接至該第 一接地電壓。 26.如申請專利範圍第21項所述之準位移位器靜電放 電防護電路，其中該電壓轉換電路包括： 一第一電晶體，其第一源/汲極連接該第二系統電壓； 一第二電晶體，其閘極即為該電壓轉換電路之第一輸 入端，其第一源/汲極連接該第一電晶體之第二源/汲極； 一第三電晶體，其閘極連接該第二電晶體之閘極，該 第三電晶體之第一源/汲極連接該第二電晶體之第二源/汲 極，該第三電晶體之第二源/汲極連接該第二接地電壓； 一第四電晶體，其第一源/汲極連接該第二系統電壓， 其閘極連接該第二電晶體之第二源/汲極； 一第五電晶體，其閘極即為該電壓轉換電路之第二輸 入端，其第一源/汲極連接該第四電晶體之第二源/汲極， 該第五電晶體之第二源/汲極連接該第一電晶體之閘極；以 及 一第六電晶體，其閘極接該第五電晶體之閘極，該第 六電晶體之第一源/汲極連接該第五電晶體之第二源/汲 極，該第六電晶體之第二源/汲極連接該第二接地電壓，其 中該第六電晶體之第一源/汲極之訊號即為該第二訊號。 41 I278〇^12 twf.doc/006 I278〇^12 twf.doc/006
27.如申請專利範圍第26項所述之準位移位器靜電放 電防護電路，其中該第一、第二、第四以及第五電晶體是 P型電晶體，該第三以及第六電晶體是N型電晶體。 42
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094124040A TWI278093B (en) | 2005-07-15 | 2005-07-15 | Level shifter ESD protection circuit with power-on-sequence consideration |
| US11/162,652 US7233468B2 (en) | 2005-07-15 | 2005-09-19 | Level shifter ESD protection circuit with power-on-sequence consideration |
| JP2005342169A JP5156187B2 (ja) | 2005-07-15 | 2005-11-28 | レベルシフタｅｓｄプロテクション回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094124040A TWI278093B (en) | 2005-07-15 | 2005-07-15 | Level shifter ESD protection circuit with power-on-sequence consideration |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200703612A TW200703612A (en) | 2007-01-16 |
| TWI278093B true TWI278093B (en) | 2007-04-01 |
Family
ID=37661453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094124040A TWI278093B (en) | 2005-07-15 | 2005-07-15 | Level shifter ESD protection circuit with power-on-sequence consideration |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7233468B2 (zh) |
| JP (1) | JP5156187B2 (zh) |
| TW (1) | TWI278093B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI468923B (zh) * | 2008-11-25 | 2015-01-11 | United Microelectronics Corp | 適用於省電操作模式之位準移位器 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI395404B (zh) * | 2007-02-26 | 2013-05-01 | Via Tech Inc | 電壓位準轉換電路 |
| TWI335711B (en) * | 2007-06-26 | 2011-01-01 | Anpec Electronics Corp | Voltage output device for an electronic system |
| US7560971B2 (en) * | 2007-12-13 | 2009-07-14 | Honeywell International Inc. | Level shift circuit with power sequence control |
| GB2464538A (en) * | 2008-10-17 | 2010-04-28 | Cambridge Silicon Radio Ltd | An ESD protection circuit for a transmitter output |
| DE102008056130A1 (de) * | 2008-11-06 | 2010-05-12 | Micronas Gmbh | Pegelschieber mit Kaskodenschaltung und dynamischer Toransteuerung |
| US7782113B2 (en) * | 2008-11-24 | 2010-08-24 | United Microelectronics Corp. | Level shifter adaptive for use in a power-saving operation mode |
| EP2430657A4 (en) | 2009-05-14 | 2013-05-29 | Freescale Semiconductor Inc | INTEGRATED CIRCUIT AND INTEGRATED CIRCUIT BOX |
| KR101195270B1 (ko) | 2011-04-11 | 2012-11-14 | 에스케이하이닉스 주식회사 | 불량모드 방지회로 |
| US9154133B2 (en) * | 2011-09-28 | 2015-10-06 | Texas Instruments Incorporated | ESD robust level shifter |
| US8988839B2 (en) | 2011-11-01 | 2015-03-24 | Qualcomm Incorporated | Block power switch with embedded electrostatic discharge (ESD) protection and adaptive body biasing |
| JP6003759B2 (ja) * | 2013-03-26 | 2016-10-05 | 株式会社ソシオネクスト | スイッチ回路、及び、半導体記憶装置 |
| KR101745753B1 (ko) * | 2013-06-21 | 2017-06-13 | 매그나칩 반도체 유한회사 | 다중 전원용 레벨 시프터 |
| US20150194418A1 (en) * | 2014-01-09 | 2015-07-09 | Ati Technologies Ulc | Electrostatic discharge equalizer |
| US9673821B1 (en) * | 2014-10-28 | 2017-06-06 | University Of South Florida | Wide operating level shifters |
| US9800230B1 (en) | 2016-06-29 | 2017-10-24 | Qualcomm Incorporated | Latch-based power-on checker |
| JP6962071B2 (ja) | 2017-08-29 | 2021-11-05 | セイコーエプソン株式会社 | レベルシフター、および電子機器 |
| US11799482B2 (en) * | 2020-06-29 | 2023-10-24 | SK Hynix Inc. | Interface circuit and semiconductor output circuit device |
| US11251782B1 (en) * | 2020-11-10 | 2022-02-15 | Nxp B.V. | Level shifter with ESD protection |
| US20230223937A1 (en) * | 2022-01-07 | 2023-07-13 | Mediatek Inc. | Multi-bit level shifter with shared enable signals |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02244817A (ja) * | 1989-03-17 | 1990-09-28 | Hitachi Ltd | 半導体集積回路 |
| JPH07183795A (ja) * | 1993-12-24 | 1995-07-21 | Matsushita Electron Corp | レベルシフタ |
| JP3204848B2 (ja) * | 1994-08-09 | 2001-09-04 | 株式会社東芝 | レベル変換回路及びこのレベル変換回路を用いてレベル変換されたデータを出力する方法 |
| JP3540401B2 (ja) * | 1994-12-27 | 2004-07-07 | 松下電器産業株式会社 | レベルシフト回路 |
| US5625280A (en) * | 1995-10-30 | 1997-04-29 | International Business Machines Corp. | Voltage regulator bypass circuit |
| US5892371A (en) * | 1996-02-12 | 1999-04-06 | Advanced Micro Devices, Inc. | Gate oxide voltage limiting devices for digital circuits |
| US5994943A (en) * | 1996-11-04 | 1999-11-30 | Samsung Electronics Co., Ltd. | Data output circuits having enhanced ESD resistance and related methods |
| US6075686A (en) * | 1997-07-09 | 2000-06-13 | Industrial Technology Research Institute | ESD protection circuit for mixed mode integrated circuits with separated power pins |
| US5959490A (en) * | 1997-12-10 | 1999-09-28 | Pmc-Sierra Ltd. | High speed low voltage swing receiver for mixed supply voltage interfaces |
| JP3796034B2 (ja) * | 1997-12-26 | 2006-07-12 | 株式会社ルネサステクノロジ | レベル変換回路および半導体集積回路装置 |
| US6157530A (en) * | 1999-01-04 | 2000-12-05 | International Business Machines Corporation | Method and apparatus for providing ESD protection |
| JP3252830B2 (ja) * | 1999-05-28 | 2002-02-04 | 日本電気株式会社 | レベル変換回路 |
| US6608744B1 (en) * | 1999-11-02 | 2003-08-19 | Oki Electric Industry Co., Ltd. | SOI CMOS input protection circuit with open-drain configuration |
| US6385021B1 (en) * | 2000-04-10 | 2002-05-07 | Motorola, Inc. | Electrostatic discharge (ESD) protection circuit |
| US6437407B1 (en) * | 2000-11-07 | 2002-08-20 | Industrial Technology Research Institute | Charged device model electrostatic discharge protection for integrated circuits |
| JP2003229758A (ja) * | 2002-02-01 | 2003-08-15 | Mitsubishi Electric Corp | 半導体装置 |
| JP3848263B2 (ja) * | 2003-01-15 | 2006-11-22 | 沖電気工業株式会社 | 半導体装置 |
| TWI234266B (en) * | 2004-06-24 | 2005-06-11 | Novatek Microelectronics Corp | Level shifter circuits for ESD protection |
| US7151400B2 (en) * | 2004-07-13 | 2006-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Boost-biased level shifter |
-
2005
- 2005-07-15 TW TW094124040A patent/TWI278093B/zh not_active IP Right Cessation
- 2005-09-19 US US11/162,652 patent/US7233468B2/en not_active Expired - Fee Related
- 2005-11-28 JP JP2005342169A patent/JP5156187B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI468923B (zh) * | 2008-11-25 | 2015-01-11 | United Microelectronics Corp | 適用於省電操作模式之位準移位器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200703612A (en) | 2007-01-16 |
| US7233468B2 (en) | 2007-06-19 |
| JP5156187B2 (ja) | 2013-03-06 |
| US20070014061A1 (en) | 2007-01-18 |
| JP2007027676A (ja) | 2007-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI278093B (en) | Level shifter ESD protection circuit with power-on-sequence consideration | |
| TWI345690B (en) | System on a chip and power gating circuit thereof | |
| TWI357145B (en) | Electrostatic discharge avoiding circuit | |
| JP3606543B2 (ja) | 強誘電体を用いた順序回路およびこれを用いた半導体装置 | |
| TWI302205B (en) | Leakage current detection circuit and leakage current comparison circuit | |
| TWI234266B (en) | Level shifter circuits for ESD protection | |
| JP2011508582A (ja) | スイッチング回路を使用して、電力を提供するシステムと方法 | |
| CN101873125B (zh) | 一种复位电路 | |
| JP2013055102A (ja) | 半導体集積回路及び保護回路 | |
| TWI280660B (en) | High voltage tolerant I/O circuit using native NMOS transistor for improved performance | |
| TW200403925A (en) | Semiconductor device | |
| TW200945782A (en) | Inverter circuit | |
| TW201639302A (zh) | 電源切換電路以及半導體裝置 | |
| TW451538B (en) | Latch up protection circuit suitable for use in multi power supply integrated circuit and its method | |
| TW200531256A (en) | A circuit and method for detecting a status of an electrical fuse | |
| TW200836485A (en) | Level shifter | |
| JP5917285B2 (ja) | 半導体装置の駆動方法 | |
| JP2003218676A (ja) | ダイオード回路及び電子機器 | |
| JP3389291B2 (ja) | 高速電流感知増幅器 | |
| JP2000268574A (ja) | 半導体記憶装置 | |
| JP3698040B2 (ja) | 両極性レベルシフト回路 | |
| JPH10501112A (ja) | 半導体チップ上でより高い電圧をスイッチングするための回路装置およびその作動方法 | |
| JP3361873B2 (ja) | 半導体集積回路における入出力バッファ回路 | |
| JPH0219979B2 (zh) | ||
| JPH0927191A (ja) | データ保持回路、ならびにデータの書込みおよび読み出し方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |