JP2011508582A - スイッチング回路を使用して、電力を提供するシステムと方法 - Google Patents
スイッチング回路を使用して、電力を提供するシステムと方法 Download PDFInfo
- Publication number
- JP2011508582A JP2011508582A JP2010539891A JP2010539891A JP2011508582A JP 2011508582 A JP2011508582 A JP 2011508582A JP 2010539891 A JP2010539891 A JP 2010539891A JP 2010539891 A JP2010539891 A JP 2010539891A JP 2011508582 A JP2011508582 A JP 2011508582A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- power
- circuit
- stage
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【選択図】図1
Description
Claims (25)
- デバイスに電力を提供する方法において、
第1の電力アップステージの間に、第1の組のトランジスタを選択的に起動して、電源供給部の供給電圧レベルより少ない電圧レベルへと電力レールを事前チャージすることと、
前記第1の電力アップステージの間に、前記第1の組のトランジスタのうちの少なくとも1つが起動された後、第2の電力アップステージの間に、第2の組のトランジスタを起動することと
を含む方法。 - 前記第2の電力アップステージの間に、前記第1および第2の組のトランジスタは、前記電源供給部からの鋸歯状タイプの特性を持つ電流を流す、請求項1記載の方法。
- 前記第1の組のトランジスタは、幅の狭いトランジスタデバイスを含み、前記第2の組のトランジスタは、幅の広いトランジスタデバイスを含む、請求項1記載の方法。
- 前記第1の組のトランジスタと、前記第2の組のトランジスタとは、前記電源供給部に結合されている、請求項1記載の方法。
- 前記第1の組のトランジスタと、前記第2の組のトランジスタとは、前記電源供給部と、回路デバイスに関係する電力ドメインとの間に並列に結合されている、請求項1記載の方法。
- 前記第1の組のトランジスタのそれぞれのゲートは、電気的に結合されている、請求項1記載の方法。
- 前記第2の組のトランジスタのそれぞれのゲートを、前記第1の組のトランジスタの少なくとも1つのゲートに結合させるように適合されている回路遅延コンポーネントを持つフィードバックループを使用して、フィードバックを遅延させることをさらに含む、請求項6記載の方法。
- 前記第1の組のトランジスタと、前記第2の組のトランジスタとは、Pチャネルトランジスタデバイスを含む、請求項1記載の方法。
- 前記第1の組のトランジスタと、前記第2の組のトランジスタとは、Nチャネルトランジスタデバイスを含む、請求項1記載の方法。
- 前記第1および第2の組のトランジスタが活動停止しているとき、前記第1および第2の組のトランジスタは、前記電源供給部から回路デバイスへの漏洩電流を減少させる、請求項1記載の方法。
- 前記第1の電力アップステージの間に、第3の組のトランジスタを選択的に起動して、前記電源供給部の電圧レベルのほぼ半分に等しい供給電圧レベルへと第2の電力レールを事前チャージすることと、
前記第3の組のトランジスタのうちの少なくとも1つが起動された後、第2の電力アップステージの間に、第4の組のトランジスタを前記第3の組のトランジスタに結合させるフィードバックループを使用して、前記第4の組のトランジスタを起動することと
をさらに含む、請求項1記載の方法。 - システムにおいて、
第1の電力スイッチング回路に応答する第1の電力ドメインと、
第2の電力スイッチング回路に応答する第2の電力ドメインと、
前記第1の電力スイッチング回路と、前記第2の電力スイッチング回路とを選択的に起動させるように適合されているロジック回路と
を具備し、
前記第1の電力スイッチング回路と、前記第2の電力スイッチング回路とのうちの少なくとも1つは、第1の電力アップステージの間の起動に対して適合されている第1の組のトランジスタと、前記第1の組のトランジスタのうちの少なくとも1つが起動された後、第2の電力アップステージの間の起動に対して適合されている第2の組のトランジスタとを備えるシステム。 - 前記第1の電力ドメインは、複数のメモリセルを備える、請求項12記載のシステム。
- 前記第1の電力ドメインは、ディスクリート回路デバイス、電気的負荷、サブ回路、ドライバ回路、別の回路デバイス、または、これらの何らかの組み合わせを備える、請求項12記載のシステム。
- 前記ロジック回路は、前記第1の電力ドメインと、前記第2の電力ドメインとのうちの少なくとも1つを、選択的に停止するデコーダをさらに備える、請求項12記載のシステム。
- 前記第1および第2の組のトランジスタのうちのそれぞれのトランジスタは、電源供給部、制御端末に結合されている第1の端末と、回路の電力レールに結合されている第2の端末とを備え、前記第1の組のトランジスタの制御端末は、前記第2の組のトランジスタの制御端末に直列に結合されている、請求項12記載のシステム。
- 回路デバイスに電力を提供する方法において、
第1のステージの間に、第1の信号特性を持っている第1の電流を流すことと、
第2のステージの間に、第2の信号特性を持っている第2の電流を流すことと
を含み、
前記第2の信号特性は、鋸歯状タイプのパターンを含む方法。 - 第3のステージの間に、第3の信号特性を持っている第3の電流を流す、請求項17記載の方法。
- 前記第1の信号特性は、ほぼ一定である電流レベルを含む、請求項17記載の方法。
- 前記第1のステージは、第1の組のトランジスタの起動に関係する電力アップステージを含み、前記第2のステージは、第2の組のトランジスタの起動に関係する電力アップステージを含む、請求項17記載の方法。
- 前記鋸歯状タイプのパターンは、少なくとも前記第2の組のトランジスタのうちのいくつかのトランジスタに対応する、いくつかの鋸歯状信号エレメントを含む、請求項20記載の方法。
- ワイヤレス通信デバイスにおいて、
アンテナと、
前記アンテナに結合されているワイヤレス制御装置と、
前記ワイヤレス制御装置に結合されているプロセッサと、
第1の組のトランジスタおよび第2の組のトランジスタを備える電力スイッチング回路と、
前記電力スイッチング回路に結合されている電力制御ロジック回路と
を具備し、
前記電力制御ロジック回路は、第1の電力アップステージの間に、前記第1の組のトランジスタを選択的に起動し、前記第1の組のトランジスタのうちの少なくとも1つのトランジスタが起動された後、第2の電力アップステージの間に、前記第2の組のトランジスタを起動するように適合されているワイヤレス通信デバイス。 - 前記電力スイッチング回路は、回路デバイスの電力ドメインに結合されている、請求項22記載のワイヤレス通信デバイス。
- 前記回路デバイスは、メモリの一部を構成する、請求項23記載のワイヤレス通信デバイス。
- 前記回路デバイスは、デジタル信号プロセッサの一部を構成する、請求項23記載のワイヤレス通信デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/962,195 | 2007-12-21 | ||
US11/962,195 US8183713B2 (en) | 2007-12-21 | 2007-12-21 | System and method of providing power using switching circuits |
PCT/US2008/087752 WO2009086149A1 (en) | 2007-12-21 | 2008-12-19 | System and method of providing power using switching circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011508582A true JP2011508582A (ja) | 2011-03-10 |
JP5341102B2 JP5341102B2 (ja) | 2013-11-13 |
Family
ID=40524862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010539891A Active JP5341102B2 (ja) | 2007-12-21 | 2008-12-19 | スイッチング回路を使用して、電力を提供するシステムと方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8183713B2 (ja) |
EP (2) | EP2675066A1 (ja) |
JP (1) | JP5341102B2 (ja) |
KR (1) | KR101226596B1 (ja) |
CN (2) | CN101926080B (ja) |
WO (1) | WO2009086149A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8074086B1 (en) * | 2006-12-11 | 2011-12-06 | Cypress Semiconductor Corporation | Circuit and method for dynamic in-rush current control in a power management circuit |
JP4535134B2 (ja) * | 2008-01-16 | 2010-09-01 | ソニー株式会社 | 半導体集積回路およびその電源制御方法 |
JP2011150482A (ja) * | 2010-01-20 | 2011-08-04 | Sanyo Electric Co Ltd | 電源回路 |
US8362805B2 (en) * | 2010-02-15 | 2013-01-29 | Apple Inc. | Power switch ramp rate control using daisy-chained flops |
US8421499B2 (en) * | 2010-02-15 | 2013-04-16 | Apple Inc. | Power switch ramp rate control using programmable connection to switches |
US9013851B2 (en) * | 2010-02-22 | 2015-04-21 | Broadcom Corporation | Inrush current control circuit and method for utilizing same |
US8484497B2 (en) * | 2010-07-27 | 2013-07-09 | Arm Limited | Power supply control within an integrated circuit |
US8504967B2 (en) * | 2010-09-10 | 2013-08-06 | Apple Inc. | Configurable power switch cells and methodology |
EP2429079B1 (en) * | 2010-09-10 | 2015-01-07 | Apple Inc. | Configurable power switch cells and methodology |
EP2779456B1 (en) | 2013-03-15 | 2018-08-29 | Dialog Semiconductor B.V. | Method for reducing overdrive need in mos switching and logic circuit |
US9564898B2 (en) | 2015-02-13 | 2017-02-07 | Apple Inc. | Power switch ramp rate control using selectable daisy-chained connection of enable to power switches or daisy-chained flops providing enables |
US9977480B2 (en) * | 2015-04-15 | 2018-05-22 | Qualcomm Incorporated | Selective coupling of power rails to a memory domain(s) in a processor-based system |
US9407264B1 (en) * | 2015-05-17 | 2016-08-02 | Freescale Semiconductor, Inc. | System for isolating integrated circuit power domains |
US9647551B2 (en) | 2015-08-14 | 2017-05-09 | Qualcomm Incorporated | Switched power control circuits for controlling the rate of providing voltages to powered circuits, and related systems and methods |
US20170293445A1 (en) * | 2016-04-07 | 2017-10-12 | Intel Corporation | Dynamic voltage regulator sensing and reference voltage setting techniques for multiple gated loads |
US10684671B2 (en) * | 2016-05-27 | 2020-06-16 | Qualcomm Incorporated | Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit |
KR102478114B1 (ko) * | 2016-08-05 | 2022-12-16 | 에스케이하이닉스 주식회사 | 전류 차단 회로, 이를 포함하는 반도체 장치 및 이의 동작 방법 |
US10601525B2 (en) * | 2018-04-20 | 2020-03-24 | Arm Limited | Power distribution for functional circuit blocks |
KR102577748B1 (ko) * | 2018-11-29 | 2023-09-14 | 에스케이하이닉스 주식회사 | 전원 제어 회로 및 이를 이용하는 반도체 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH075937A (ja) * | 1993-06-18 | 1995-01-10 | Fukushima Nippon Denki Kk | 突入電流防止回路 |
JPH11275759A (ja) * | 1998-03-23 | 1999-10-08 | Sony Corp | 電子回路における突入電流抑制回路 |
JP2007236012A (ja) * | 2005-03-18 | 2007-09-13 | Ricoh Co Ltd | 電源スイッチ回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1356576B1 (en) * | 2001-01-30 | 2004-10-06 | True Solar Autonomy Holding B.V. | Voltage converting circuit |
CN100444496C (zh) * | 2003-03-18 | 2008-12-17 | 高通股份有限公司 | 具有两个电池的电源,供应电流的方法和包括该电源的无线通信装置 |
US6903946B1 (en) | 2003-11-04 | 2005-06-07 | Lockheed Martin Corporation | Paralleled power factor correcting AC-to-DC converters with improved current balance |
TWI234326B (en) | 2003-12-30 | 2005-06-11 | Delta Electronics Inc | Master-slave current distribution circuit |
DE102004017146B4 (de) | 2004-04-07 | 2006-02-16 | Infineon Technologies Ag | Schaltwandler mit wenigstens zwei Wandlerstufen |
US7659746B2 (en) | 2005-02-14 | 2010-02-09 | Qualcomm, Incorporated | Distributed supply current switch circuits for enabling individual power domains |
CN100527576C (zh) * | 2005-03-18 | 2009-08-12 | 株式会社理光 | 电源开关电路 |
CN101228692B (zh) * | 2005-07-25 | 2012-10-03 | Arm有限公司 | 功率控制集成电路单元 |
US7219244B2 (en) * | 2005-08-25 | 2007-05-15 | International Business Machines Corporation | Control circuitry for power gating virtual power supply rails at differing voltage potentials |
US8780777B2 (en) * | 2007-04-20 | 2014-07-15 | Blackberry Limited | Method and apparatus for user equipment for long term evolution multimedia broadcast multicast services |
-
2007
- 2007-12-21 US US11/962,195 patent/US8183713B2/en active Active
-
2008
- 2008-12-19 CN CN200880125491.5A patent/CN101926080B/zh active Active
- 2008-12-19 KR KR1020107016359A patent/KR101226596B1/ko active IP Right Grant
- 2008-12-19 EP EP20130184206 patent/EP2675066A1/en not_active Ceased
- 2008-12-19 JP JP2010539891A patent/JP5341102B2/ja active Active
- 2008-12-19 WO PCT/US2008/087752 patent/WO2009086149A1/en active Application Filing
- 2008-12-19 EP EP08866087A patent/EP2235815A1/en not_active Ceased
- 2008-12-19 CN CN2013100013079A patent/CN103078623A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH075937A (ja) * | 1993-06-18 | 1995-01-10 | Fukushima Nippon Denki Kk | 突入電流防止回路 |
JPH11275759A (ja) * | 1998-03-23 | 1999-10-08 | Sony Corp | 電子回路における突入電流抑制回路 |
JP2007236012A (ja) * | 2005-03-18 | 2007-09-13 | Ricoh Co Ltd | 電源スイッチ回路 |
Also Published As
Publication number | Publication date |
---|---|
US20090160253A1 (en) | 2009-06-25 |
EP2675066A1 (en) | 2013-12-18 |
CN101926080B (zh) | 2016-12-21 |
KR20100091263A (ko) | 2010-08-18 |
EP2235815A1 (en) | 2010-10-06 |
CN101926080A (zh) | 2010-12-22 |
CN103078623A (zh) | 2013-05-01 |
JP5341102B2 (ja) | 2013-11-13 |
US8183713B2 (en) | 2012-05-22 |
KR101226596B1 (ko) | 2013-01-28 |
WO2009086149A1 (en) | 2009-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5341102B2 (ja) | スイッチング回路を使用して、電力を提供するシステムと方法 | |
US7863971B1 (en) | Configurable power controller | |
US10536139B2 (en) | Charge-saving power-gate apparatus and method | |
US20080067995A1 (en) | System and method of power distribution control of an integrated circuit | |
TWI345690B (en) | System on a chip and power gating circuit thereof | |
EP1882306B1 (en) | Integrated circuit, electronic device and integrated circuit control method | |
US7793130B2 (en) | Mother/daughter switch design with self power-up control | |
KR20140007651A (ko) | 파워 게이팅 회로 | |
JP2010538544A (ja) | 単一のクロックドトランジスタを含むシーケンシャル回路素子 | |
RU2406220C1 (ru) | Схемное устройство и способ управления размахом напряжения | |
EP2025059B1 (en) | System and method of power distribution control of an integrated circuit | |
US7671623B2 (en) | Device for managing the consumption peak of a domain on each powering-up | |
JP2014107872A (ja) | 半導体回路内の電力を制御するためのシステムおよび方法 | |
JP2004201268A (ja) | パワーゲーティング回路およびそれを動作させる方法 | |
US7917776B2 (en) | System-on-chip including deepstop mode to reduce total leakage current and method thereof | |
US20060077002A1 (en) | Apparatus and methods for saving power and reducing noise in integrated circuits | |
JP2004120373A5 (ja) | ||
US7443205B2 (en) | Relatively low standby power | |
Agarwal et al. | Leakage Reduction for Domino Circuits in Sub-65nm Technologies | |
KR100807950B1 (ko) | 저전력 소모 씨모스 반도체 회로 | |
WO2003009300A1 (en) | Integrated circuit and battery powered device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120921 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120928 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121210 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5341102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |