JP2011508582A - スイッチング回路を使用して、電力を提供するシステムと方法 - Google Patents

スイッチング回路を使用して、電力を提供するシステムと方法 Download PDF

Info

Publication number
JP2011508582A
JP2011508582A JP2010539891A JP2010539891A JP2011508582A JP 2011508582 A JP2011508582 A JP 2011508582A JP 2010539891 A JP2010539891 A JP 2010539891A JP 2010539891 A JP2010539891 A JP 2010539891A JP 2011508582 A JP2011508582 A JP 2011508582A
Authority
JP
Japan
Prior art keywords
transistors
power
circuit
stage
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010539891A
Other languages
English (en)
Other versions
JP5341102B2 (ja
Inventor
ラオ、ハリ・エム.
チェン、チェン
チャバ、リツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2011508582A publication Critical patent/JP2011508582A/ja
Application granted granted Critical
Publication of JP5341102B2 publication Critical patent/JP5341102B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017581Coupling arrangements; Interface arrangements programmable
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

特定の例示的な実施形態では、第1の電力スイッチング回路に応答する第1の電力ドメインと、第2の電力スイッチング回路に応答する第2の電力ドメインとを具備するシステムが開示される。システムはまた、第1の電力スイッチング回路と、第2の電力スイッチング回路とを選択的に起動させるように適合されているロジック回路を具備する。第1の電力スイッチング回路と、第2の電力スイッチング回路とのうちの少なくとも1つは、第1の電力アップステージの間の起動に対して適合されている第1の組のトランジスタと、第1の組のトランジスタのうちの少なくとも1つが起動された後の、第2の電力アップステージの間の起動に対して適合されている第2の組のトランジスタとを備える。
【選択図】図1

Description

分野
本開示は、一般的に、スイッチング回路を使用して、電力を提供するシステムと方法に関連する。
関連技術の説明
一般的に、集積回路デバイスは、複数の回路コンポーネントを含むことができ、これは、電源から電源供給される。従来、移動体電話機と、他のポータブルコンピューティングデバイスは、プロセッサ、メモリ回路、および、他のタイプの回路のような集積回路を含み、これは、バッテリのようなポータブル電源に依拠する。したがって、デバイスのバッテリ寿命を延長させるために、全体の電力消費を減少させることが望ましい。
いくつかの回路において、漏れ電流は、電力リソース上のかなりのドレインを表す。時として、ヘッドスイッチまたはフットスイッチを使用して、漏れ電流を減少させる一方で、このようなスイッチの起動と停止は、大きな電流の急上昇/急降下をもたらしかねない。特に、回路デバイスの電力グリッドは、大きなキャパシタンス(C)を表すかもしれない。電力グリッドのチャージを可能にするために、ヘッドスイッチまたはフットスイッチが起動されるとき、大きな瞬間的電流(ipower_up)がもたらされるかもしれない。例えば、電気的接地電圧レベルにおける電圧レベルから、または、電気的接地電圧レベルに近い電圧レベルからの、供給電圧レベル(例えば、VDD)にほぼ等しい電圧レベル(例えば、VDDx)への、電力グリッドのレール対レールのチャージは、かなりの電流(例えば、ipower_up=C・dVDDx/dt)をもたらしかねない。このような大きな瞬間的電流(ipower_up)は、電源供給バックリングと、潜在的に金属相互接続電気移動をもたらすかもしれない。さらに、特定のメモリブロックが、電力サイクリングを経るとき、電源供給IRドロップに関して、雑音が、隣接ブロックにもたらされるかもしれない。
概要
特定の例示的な実施形態では、第1の電力スイッチング回路に応答する第1の電力ドメインと、第2の電力スイッチング回路に応答する第2の電力ドメインとを具備するシステムが開示される。システムはまた、第1の電力スイッチング回路と、第2の電力スイッチング回路とを選択的に起動させるように適合されているロジック回路も具備する。第1の電力スイッチング回路と、第2の電力スイッチング回路とのうちの少なくとも1つは、第1の電力アップステージの間の起動に対して適合されている第1の組のトランジスタと、第1の組のトランジスタのうちの少なくとも1つが起動された後の、第2の電力アップステージの間の起動に対して適合されている第2の組のトランジスタとを備える。
別の特定の実施形態では、デバイスに電力を提供する方法を開示し、方法は、第1の電力アップステージの間に、第1の組のトランジスタを選択的に起動して、電源供給部の供給電圧レベルより少ない電圧レベルへと電力レールを事前チャージすることを含む。方法はまた、第1の電力アップステージの間に、第1の組のトランジスタのうちの少なくとも1つが起動された後、第2の電力アップステージの間に、第2の組のトランジスタを起動することも含む。
また別の特定の実施形態では、第1のステージの間に、方法は、第1の信号特性を持っている第1の電流を流すことを含む。第2のステージの間に、方法は、第2の信号特性を持っている第2の電流を流すことを含み、第2の信号特性は、鋸歯状タイプのパターンを含む。
さらに別の特定の実施形態では、ワイヤレス通信デバイスが開示され、ワイヤレス通信デバイスは、アンテナと、アンテナに結合されているワイヤレス制御装置と、ワイヤレス制御装置に結合されているプロセッサとを具備する。ワイヤレス通信デバイスはまた、第1の組のトランジスタおよび第2の組のトランジスタを備える電力スイッチング回路と、電力スイッチング回路に結合されている電力制御ロジック回路も具備する。電力制御ロジック回路は、第1の電力アップステージの間に、第1の組のトランジスタを選択的に起動し、第2の電力アップステージの間に、第2の組のトランジスタを起動するように適合されている。
電力スイッチング回路の実施形態によって提供される、1つの特定の利点は、電力グリッドのチャージングに関係するサージ電流が減少されるという点で提供される。
別の特定の利点は、第1の組のトランジスタ(トリクルデバイス)をターンオンし、次に、第2の組のトランジスタ(フラッドデバイス)をターンオンすることによって、電力グリッドが、供給電圧レベルより少ない電圧レベルに事前チャージされ、次に、供給電圧レベルへと電力グリッドを徐々に増やすこと(ramp)ができるので、電力グリッドに関係するキャパシタンスによるサージ電流を減少させることができる。特定の例において、電力グリッドは、供給電圧レベルのほぼ半分(すなわち、VDD/2)へと事前チャージされてもよい。一度、電力グリッドが事前チャージされると、第2の組のトランジスタが起動されて、電力グリッドを、供給電圧レベル(VDD)へとチャージすることができる。電力グリッドに対して、ステージにおいて電力を提供することによって、電力アッププロセスの間のサージ電力が減少される。
さらに別の利点は、回路の電力グリッドに結合されている、低電力回路が、電力アップ、または、ウェークアップ関連のサージ電流から保護されることである。特に、電力スイッチング回路の実施形態は、制御された電力アップシーケンスを提供して、電力供給サージ電流を、電力供給バックリングまたは金属相互接続電気移動を引き起こさないレベルまで減少させることができ、そして、電力供給IRドロップに関して、近隣ブロックにもたらされるノイズを減少させることができる。
依然として別の特定の利点は、減少されたサージ電流がまた、相互結合ノイズを減少させ、デバイスの隣接バンクの間の電力供給ノイズ耐性を強化させるという点で提供される。
別の利点は、2次元グリッドの形態で、ヘッドスイッチを分散させることが、非常に低い瞬間的IRドロップと、高速スイッチングを有する電源供給グリッド設計を可能にするという点で提供される。
本開示の他の観点、利点、および、特徴が、以下のセクション:図面の簡単な説明、詳細な説明、および、特許請求の範囲を含む、本出願全体を閲覧した後に明らかになるだろう。
図1は、スイッチング回路を使用して、電力を提供する回路デバイスの特定の例示的な実施形態のブロック図である。 図2は、スイッチング回路を使用して、電力を提供する回路デバイスの第2の特定の例示的な実施形態のブロック図である。 図3は、回路に電力を提供する回路デバイスの第3の特定の例示的な実施形態のブロック図である。 図4は、回路デバイスの電力ドメインに電力を提供する回路デバイスの第3の特定の例示的な実施形態のブロック図である。 図5は、図1−4の電力分配回路デバイスのうちの1つに結合されている電源供給における電源供給電流の特定の例示的な実施形態の図である。 図6は、スイッチング回路を使用して、電力を提供する方法の特定の例示的な実施形態のフロー図である。 図7は、スイッチング回路を使用して、電力を提供する方法の第2の特定の例示的な実施形態のフロー図である。 図8は、図1−4において図示した何らかの回路を含んでもよいワイヤレス通信デバイスを表すブロック図である。
詳細な説明
図1は、スイッチング回路を使用して、電力を提供する回路デバイス100の特定の例示的な実施形態のブロック図である。回路デバイス100は、第1の電力スイッチング回路106と、第2の電力スイッチング回路108とを介して、回路デバイス104に応答する電力制御ロジック回路102を具備する。電力制御ロジック回路102は、第1の電力スイッチング回路106と、第2の電力スイッチング回路108とを、選択的に起動するように適合されている。回路デバイス104は、第1の電力スイッチング回路106に応答する、第1の電力ドメイン110と、第2の電力スイッチング回路108に応答する、第2の電力ドメイン112を備える。第1の電力スイッチング回路106は、第1の組のトランジスタ114と、第2の組のトランジスタ116を備える。第2の電力スイッチング回路108は、第3の組のトランジスタ118と、第4の組のトランジスタ120を備える。第1、第2、第3、および、第4の組のトランジスタ114、116、118、および、120は、p−チャネルトランジスタ、n−チャネルトランジスタ、または、これらの何らかの組み合わせを含んでもよい。特定の実施形態では、第1、第2、第3、および、第4の組のトランジスタ114、116、118、および、120は、p−チャネルトランジスタである。
特定の実施形態では、回路デバイス104は、複数の回路を備えていてもよい。さらに、第1および第2の電力ドメイン110および112は、回路デバイスを表してもよい。特定の例において、回路デバイス104は、メモリアレイを含むメモリデバイスであってもよく、第1および第2の電力ドメイン110および112は、メモリアレイ内のサブアレイまたはメモリブロックのようなメモリの一部であってもよい。別の特定の例において、回路デバイス104は、複数のプロセッサ回路を含むデジタル信号プロセッサであってもよく、第1および第2の電力ドメイン110および112は、デジタル信号プロセッサのサブ回路のような、デジタル信号プロセッサの一部を表してもよい。
特定の例示的な実施形態では、電力アッププロセスの間に、電力制御ロジック回路102は、第1の電力スイッチング回路106の第1の組のトランジスタ114と、第2の組のトランジスタ116とのうちの少なくとも1つを選択的に起動して、回路デバイス104の第1の電力ドメイン110に対して電力を提供するように適合されている。別の特定の例示的な実施形態では、電力アッププロセスの間に、電力制御ロジック回路102は、第2の電力スイッチング回路108の第3の組のトランジスタ118と、第4の組のトランジスタ120とのうちの少なくとも1つを選択的に起動して、回路デバイス104の第2の電力ドメイン112に対して電力を提供するように適合されている。
特定の例示的な実施形態では、第1の電力スイッチング回路106と、第2の電力スイッチング回路108とは、電力制御ロジック回路102によって制御され、回路デバイス104の第1および第2の電力ドメイン110および112に対して、電源ステージ中で電源供給を提供する。例えば、第1の電源ステージにおいて、第1の組のトランジスタ114が起動されて、回路デバイス104の電力レールを、電源供給に関係する供給電圧レベルより少ない電圧レベルに事前チャージする。特定の例において、電源供給は、電源供給レベル(VDD)を持っていてもよく、第1の組のトランジスタ114は、電力レールを電源供給電圧レベルの半分にほぼ等しい電圧レベル(すなわち、およそ、VDD/2)に事前チャージする。第2の電力ステージの間に、第2の組のトランジスタ116が起動され、第1の組のトランジスタのうちの少なくとも1つが起動された後の電力レールに電力を提供する。
特定の例示的な実施形態では、回路デバイス104は、メモリデバイスであり、第1の電力ドメイン110と、第2の電力ドメイン112とは、メモリデバイス内の独立したメモリセルを表す。別の特定の実施形態では、第1の電力ドメイン110は、個別の回路コンポーネント、電気的付加、サブ回路、回路ドライバ、別の回路デバイス、または、これらの何らかの組み合わせに関係する。別の特定の実施形態では、電力制御ロジック回路102は、第1の電力スイッチング回路106、または、第2の電力スイッチング回路108を選択的に停止することによって、第1の電力ドメイン110または第2の電力ドメイン112を選択的に停止するデコーダを備える。
特定の例示的な実施形態では、回路デバイス104の第1の電力ドメイン110は、活動停止の期間の間に、スリープモードのような、減少された電力モードで動作する。起動、ウェークアップ命令、割り込み、別の指示、または、これらの何らかの組み合わせに応答して、電力制御ロジック回路102は、電力アップ信号を、第1の電力スイッチング回路106に送り、第1の組のトランジスタ114を起動して、回路デバイス104の第1の電力ドメイン110に関係する電力供給レールを事前チャージする。第1の組のトランジスタ114のうちの少なくとも1つのトランジスタがアクティブになった後、第2の組のトランジスタ116が、起動されて、電力レールに電力を提供する。特定の例では、第2の組のトランジスタ116は、第1の組のトランジスタ114のトランジスタよりも幅広く、より多くの電流を伝導する複数のトランジスタを含む。特定の実施形態では、第1および第2の組のトランジスタ114および116は、電力制御ロジック回路102から制御信号を介して選択的に起動されてもよい。別の特定の実施形態では、電力制御ロジック回路102からの単一の制御信号が、第1の組のトランジスタ114と第2の組のトランジスタ116とを起動するように、第1および第2の組のトランジスタ114および116が、電気的に結合されていてもよい。特定の実施形態では、第2の組のトランジスタ116の起動は、第1の組のトランジスタ114の起動に比して、遅延していてもよい。
特定の実施形態では、電力制御ロジック回路102は、第1の電力アップステージの間に、第3の組のトランジスタ118を選択的に起動して、回路デバイス104の第2の電力ドメイン112に関係する第2の電力レールを事前チャージする。第2の電力レールは、電源供給の電圧レベルの半分にほぼ等しい供給電圧レベルに事前チャージされてもよい。第3の組のトランジスタ118が起動された後、第2の電力アップステージの間に、第4の組のトランジスタ120が起動される。
図2は、スイッチング回路を使用して、電力を提供する回路デバイス200の第2の特定の例示的な実施形態のブロック図である。電源供給部202は、電力制御ロジック回路206に対応している、電力スイッチング回路204に結合されている。電力スイッチング回路204はまた、電力ドメイン208を含む回路デバイスに結合されている。電力スイッチング回路204は、第1の組のトランジスタ210、第2の組のトランジスタ212、および、オプション的遅延素子222を含む。第1および第2の組のトランジスタ210および212は、端末214を介して、電源供給部202に結合されている。第1の組のトランジスタ210は、フィードバックループ218を介して、第2の組のトランジスタ212に結合されている。オプション的に、第1の組のトランジスタ210は、オプション的遅延素子222を介して、第2の組のトランジスタ212に結合されている。
特定の例示的な実施形態では、電力制御ロジック回路206は、制御ライン216における制御信号を介して、第1の組のトランジスタ210を選択的に起動する。第1の組のトランジスタ210のうちの少なくとも1つのトランジスタが、ノード220を事前チャージするために起動され、これは、電力ドメイン208を含む回路デバイスの電力供給レールを表してもよく、または、電力供給レールに結合されていてもよい。第1の組のトランジスタ210のうちの少なくとも1つのトランジスタの起動の後、フィードバックループ218を介して、制御信号が第2の組のトランジスタ212を起動するために伝搬されて、ノード220を、所望の電源供給電圧レベルへと完全にチャージする。特定の例示的な実施形態では、フィードバックループ218における制御信号を、オプション的遅延素子222を使用して遅延させて、第2の組のトランジスタ212の起動を遅延させてもよい。例えば、第1の組のトランジスタ210のトランジスタのサイズに依拠して、第2の組のトランジスタ212が起動される前に、第1の組のトランジスタ210がノード220を事前チャージする時間を許すために、遅延が望ましいかもしれない。
特定の実施形態では、ステージにおいて、ノード220(すなわち、電力ドメイン208を含む回路デバイスの電力レール)をチャージすることによって、電力アップサージ電流が減少される。電力アップサージ電流を減少させることによって、ノード220に結合されている低電力回路が保護されてもよい。特に、移動体デバイスは、スリープモードおよび他の省電力モードを使用して、活動停止の期間の間の電力消費を減少させることが多いので、スリープモードからの電力アップが頻繁に発生し、電力アッププロセスが制御されなければ、頻繁な(繰り返しの)スリープ/電力アップシーケンスは、瞬間的なサージ電流のせいで、低電力回路を損失しかねない。電力アッププロセスをステージ化することによって、このようなサージ電流が制限されて、低電力回路を保護している。
図3は、スイッチング回路を使用して、電力を提供する回路デバイス300の第3の特定の例示的な実施形態のブロック図である。回路デバイス300は、制御端末306を持つ、基板302を含み、これは、電力制御ロジック回路304に結合されている。基板300はまた、複数の電力供給レール308も含む。さらに、基板300は、複数のバンク310、312、314、316、318、320、322、324、326、328、330、332、334、および、336を含み、これらは、独立的に起動されて、関係する回路の1つ以上の電力ドメインに対して選択的に電力を提供してもよい。バンク324は、制御端末306に、および、第1の組のトランジスタ339に結合されている第1のドライバ回路338を含み、ならびに、第2の組のトランジスタ341に、および、フィードバックループ343に結合されている第2のドライバ回路340を含み、フィードバックループ343は第1の組のトランジスタ339に結合されている。特に、フィードバックループ343は、第1の組のトランジスタ339のゲートを、第2の組のトランジスタ341のゲートに結合する。一般的に、バンク310、312、314、316、318、320、322、324、326、328、330、332、334、および、336のそれぞれは、第1の組のトランジスタと第2の組のトランジスタを含む。例えば、バンク336は、第1の組のトランジスタ358と第2の組のトランジスタ360を含み、第2の組のトランジスタ360はフィードバックループ362によって第1の組のトランジスタ358に結合されている。
第1の組のトランジスタ339からの第1のトランジスタ346と、第2の組のトランジスタ341からの第2のトランジスタ352とを、拡大ビュー342中で図示した。第1のトランジスタ346は、ノード344に結合されている第1の端末を含み、これは、電力供給レール308に結合されている。第1のトランジスタ346はまた、第1の組のトランジスタ339のうちの、他のトランジスタとのそれぞれのゲートに結合されている制御端末348も含み、これは、第1のドライバ回路338に結合されている。第1のトランジスタ346はまた、ノード350に結合されている第3の端末も含む。第1のトランジスタ346は、ノード350を事前チャージするために、電力制御ロジック回路304からの制御信号によって、選択的に起動できる。第2のトランジスタ352は、ノード344に結合されている第1の端末を含む。第2のトランジスタ352はまた、第2の組のトランジスタ341のうちの、他のトランジスタとのそれぞれのゲートに結合されている制御端末354も含み、これは、第2のドライバ回路340に結合されている。第2のトランジスタ352はまた、ノード350に結合されている第3の端末も含む。第1のトランジスタ346の制御端末348を含む、第1の組のトランジスタ339のゲートは、フィードバックループ343を介して、第2のトランジスタ352の制御端末354を含む、第2の組のトランジスタ341のゲートに電気的に結合されている。特定の実施形態では、第2のトランジスタ352は、第1の組のトランジスタ339のうちの少なくとも1つのトランジスタが起動された後に起動される。特定の例では、第2のトランジスタ352が、第1の組のトランジスタ339のうちの少なくとも1つのトランジスタが起動された後に起動されるように、フィードバックループ343は、第2の組のトランジスタ341の起動に遅延を導入してもよい。起動の際に、第2の組のトランジスタ341のうちの、第2のトランジスタ352と、他のトランジスタとは、ノード350を完全にチャージして、回路ブロック356の電力ドメインに電力を提供するように適合されている。
特定の例示的な実施形態では、電力制御ロジック回路304は、選択された電力ドメインに電力を提供するために、複数のバンク310、312、314、316、318、320、322、324、326、328、330、332、334、および、336の選択されたバンクを選択的に起動するデコーダを備える。特定の実施形態では、第1および第2の組のトランジスタ339および341のトランジスタのそれぞれは、Pチャネル金属酸化膜半導体フィールド効果トランジスタ(MOSFETSまたはPMOSデバイス)であってもよい。
図4は、回路デバイスに電力を提供するデバイス400の第3の特定の例示的な実施形態のブロック図である。デバイス400は、電源供給端末406から回路デバイス408の1つ以上の電力ドメインに選択的に電力を提供する電力スイッチング回路404に結合されている電力制御ロジック回路402を含む。電力スイッチング回路404は、電源供給ノード436、438、および440を事前チャージするように適合されているトリクル回路410を含み、電源供給ノード436、438、および440を完全にチャージするフラッド回路412を含む。トリクル回路410は、Pチャネルトランジスタ418、420、および422の制御端末416に制御信号を提供する第1のドライバ回路414を含む。Pチャネルトランジスタ418、420、および422の制御端末(すなわち、ゲート)は、互いに電気的に結合している。Pチャネルトランジスタ418、420、および422は、電源供給端末406、ならびに、ノード436、438、および440のそれぞれに結合されている。フィードバックループ424は、Pチャネルトランジスタ422のゲートを、フラッド回路412の第2のドライバ回路426に結合する。フラッド回路412は、Pチャネルトランジスタ430、432、および434の制御端末428に対して制御信号を提供するドライバ回路426を含む。Pチャネルトランジスタ430、432、および434の制御端末(すなわち、ゲート)は、電気的に結合されている。さらに、Pチャネルトランジスタ418、420、および422のそれぞれは、電源供給端末406と、電源供給ノード436、438、および440のそれぞれに結合されている。
特定の例示的な実施形態では、電力制御ロジック回路402は、トリクル回路410に対して制御信号を提供することによって、電力スイッチング回路404を選択的に起動するように適合されており、これは、トランジスタ418、420、および422のそれぞれを起動して、電源供給ノード436、438、および440を電源供給端末406の電圧レベルより少ない電圧レベルに事前チャージする。トリクル回路410は、何らかの数のそれぞれのノードを事前チャージするための、何らかの数のトランジスタを含んでいてもよいことを理解すべきである。フラッド回路412の第2のドライバ回路426は、フィードバックループ424を介して受信される制御信号に対して遅延を提供してもよい。フラッド回路412のトランジスタ430、432、および、434は、フィードバックループ424を介して受信される制御信号によって起動されて、さらに、各ノード436、438、および440をさらにチャージしてもよい。フラッド回路412は、何らかの数のそれぞれのノードをチャージするための、何らかの数のトランジスタを含んでいてもよいことを理解すべきである。
特定の実施形態では、フラッド回路412のトランジスタ430、432、および、434は、トリクル回路410のトランジスタ418、420、および422より幅広い。より幅広いトランジスタ430、432、および、434は、トリクル回路410のトランジスタより多くの電流を通す。特定の例において、トリクル回路410は、最初に、ノード436、438、および440を電源供給電圧のほぼ半分だけ事前チャージするために起動される(すなわち、ほぼVdd/2)。フラッド回路412のドライバ回路426は、次に、ノード436、438、および440における仮想電源供給をほぼ電源供給電圧(すなわち、ほぼVdd)まで、徐々に増やすように起動され、これによって、電力アップの間のサージ電流を制限している。
一般的に、図1−4の回路デバイスは、2組のトランジスタ(すなわち、トリクル回路410とフラッド回路412)を図示したが、追加の事前チャージ電圧レベルを提供するために、電力スイッチング回路中に複数のステージが含まれてもよいことを理解すべきである。例えば、電力スイッチング回路が4組のトランジスタを含む場合、電力スイッチングデバイスは、4つのステージの間にノードにおいて電力レベルをスイッチしてもよく、これらのそれぞれは、電源供給電圧レベルのほぼ4分の1だけ、回路デバイスの電力ドメインに結合されているノードに貢献する。特定の実現に依拠して、何らかの組のトランジスタが、追加の事前チャージ電力ステージを提供するのに含まれてもよい。
図5は、図1−4の回路デバイスのうちの1つに結合されている電源供給部における電源供給電流の特定の例示的な実施形態の図500である。図500は、第1の信号特性を有する第1の電流504を持っている第1のステージ502を図示する。特定の実施形態では、第1の信号特性は、ほぼ一定の電流までの徐々に増やすことを表す。図500はまた、第2の信号特性を有する第2の電流508を持っている第2のステージ506も図示する。第2の信号特性は、鋸歯状タイプのパターンを表す。特定の実施形態では、第2の信号特性は、第1の鋸歯状信号エレメント512と、第2の鋸歯状信号エレメント514とを含む。図500はまた、第3の信号特性518を含む第3のステージ510もまた図示する。
特定の例示的な実施形態では、第1のステージ502は、図3に図示した第1の組のトランジスタ339のような、第1の組のトランジスタの起動に関係する第1の電力アップステージを表す。別の特定の例示的な実施形態では、第2のステージ506は、図3に図示した第2の組のトランジスタ341のような、第2の組のトランジスタの起動に関係する第2の電力アップステージを表す。特定の例示的な実施形態では、鋸歯状タイプのパターンは、第1の鋸歯状信号エレメント512と、第2の鋸歯状信号エレメント514のような、いくつかの鋸歯状信号エレメントを含む。第2のステージは、破線516によって示したように、任意の数の鋸歯状信号エレメントを含んでもよい。鋸歯状信号エレメント512および514のような、特定の数の鋸歯状信号エレメントは、少なくとも第2の組のトランジスタのうちのトランジスタの数を表してもよい。別の特定の例示的な実施形態では、鋸歯状信号エレメントの数は、ステージの数、または、電力スイッチング回路中に含まれるトランジスタの数を表してもよい。
図6は、スイッチング回路を使用して、電力を提供する方法の特定の例示的な実施形態のフロー図である。602において、第1の電力アップステージの間に、第1の組のトランジスタを選択的に起動して、電源供給部の電圧レベルより少ない電圧レベルへと、電力レールを事前チャージする。特定の例示的な実施形態では、第1の組のトランジスタのそれぞれのゲートは、電気的に結合されている、604に続いて、第2の組のトランジスタのそれぞれのゲートを、第1の組のトランジスタの少なくとも1つのゲートに対して結合させるように適合されている回路遅延コンポーネントを使用して、第2の組のトランジスタにおいて、フィードバックループからのフィードバックを受信する。606に進んで、第1の組のトランジスタに結合されているフィードバックループを使用して、第1のトランジスタのうちの少なくとも1つが起動された後、第2の電力アップステージの間に、第2の組のトランジスタを起動する。特定の例示的な実施形態では、第2の電力アップステージの間に、第1および第2の組のトランジスタが起動されて、電源供給部から電流を流して、1つ以上の供給レールをチャージしてもよく、ここで、電流は、鋸歯状タイプの特性を持つ。方法は、608において終了する。
特定の例示的な実施形態では、第1の組のトランジスタおよび第2の組のトランジスタは、Pチャネルトランジスタデバイスを含む。別の特定の例示的な実施形態では、第1の組のトランジスタおよび第2の組のトランジスタは、Nチャネルトランジスタデバイスを含む。特定の例示的な実施形態では、第1の組のトランジスタは、幅の狭いトランジスタデバイスを含み、第2の組のトランジスタは、幅の広いトランジスタデバイスを含む。さらに別の特定の例示的な実施形態では、第1の組のトランジスタおよび第2の組のトランジスタは、電源供給部に結合されている。特定の実施形態では、第1の組のトランジスタおよび第2の組のトランジスタは、電源供給部と、回路デバイスに関係する電力ドメインとの間に並列に結合されている。特定の例示的な実施形態では、第1および第2の組のトランジスタは、第1および第2の組のトランジスタが活動停止しているとき、回路デバイスに電源供給からの漏洩電流を減少させる。例えば、第1および第2の組のトランジスタが活動停止しているとき、電源供給部は、回路デバイスの供給レールに対して電力を供給しない。第1および第2の組のトランジスタは、フットスイッチ、または、ヘッドスイッチとして動作して、回路デバイスに対する電源供給からの電流フローを防止してもよい。活動停止の期間の間に、第1および第2の組のトランジスタは、活動停止して、電源ソースから回路デバイスへの電流パスを防止してもよく、これによって、電流漏洩を減少させる。
図7は、電力ステージを使用して、電力を提供する方法の第2の特定の例示的な実施形態のフロー図である。702において、第1のステージの間に、第1の信号特性を持っている第1の電流を流す。特定の例示的な実施形態では、第1の信号特性は、ほぼ一定である電流レベルを含む。704に進んで、第2のステージの間に、第2の信号特性を持っている第2の電流を流し、第2の信号特性は鋸歯状タイプパターンを含む。特定の例示的な実施形態では、鋸歯状タイプパターンは、少なくとも第2の組のトランジスタのうちのいくつかのトランジスタに対応する、いくつかの鋸歯状信号エレメントを含む。特定の実施形態では、第1のステージは、第1の組のトランジスタの起動に関係する第1の電力アップステージを含み、第2のステージは、第2の組のトランジスタの起動に関係する第2の電力アップステージを含む。706に続いて、第3のステージの間に、第3の信号特性を持っている第3の電流を流す。方法は、708において終了する。
図8は、図1−4において図示した回路を含んでもよいワイヤレス通信デバイス800を表すブロック図である。通信デバイス800は、制御ロジック回路861に結合された1つ以上の電力スイッチング回路860と、制御ロジック回路868に結合された1つ以上の電力スイッチング回路864とを含む。1つ以上の電力スイッチング回路860および864と、制御ロジック回路861および868とは、図1−7に関して説明したように、それぞれの電力ドメインに対して電力を提供するように適合されている。特定の例示的な実施形態では、1つ以上の電力スイッチング回路860と、制御ロジック回路861とは、デジタル信号プロセッサ(DSP)810に含まれていてもよい。1つ以上の電力スイッチング回路864は、フラッシュメモリ、ハードディスク、他の不揮発性メモリ、または、これらの何らかの組み合わせのような不揮発性メモリ862中に含まれてもよい。さらに、制御ロジック868は、不揮発性メモリ862中に含まれていてもよく、または、不揮発性メモリ862内で、1つ以上の電力スイッチング回路864と通信するように適合されていてもよい。別の特定の実施形態では、通信デバイス800はまた、ランダムアクセスメモリ(RAM)、磁気RAM(MRAM)、他の揮発性メモリデバイス、または、これらの何らかの組み合わせのような揮発性メモリ870も含んでもよく、これらの何らかのものは、図1−4に関して説明した電力スイッチング回路のような、1つ以上の電力スイッチング回路を含んでもよい。このような揮発性メモリ870はまた、制御ロジック868のような制御ロジックもまた、含んでもよい。
図8はまた、デジタル信号プロセッサ810およびディスプレイ828に結合されているディスプレイ制御装置826も示す。コーダー/デコーダ(コーデック)834はまた、デジタル信号プロセッサ810に結合されていてもよい。スピーカー836およびマイクロフォン838は、コーデック834に結合されることができる。
図8はまた、ワイヤレス制御装置840が、デジタル信号プロセッサ810とワイヤレスアンテナ842に結合されることができることも示す。特定の実施形態では、入力デバイス830と、電源供給部844は、オンチップシステム822に結合されている。さらに、特定の実施形態では、図8に図示したように、ディスプレイ828、入力デバイス830、スピーカー836、マイクロフォン838、ワイヤレスアンテナ842、および、電源供給部844は、オンチップシステム822の外部にあってもよい。しかしながら、それぞれは、インターフェースまたは制御装置のような、オンチップシステム822のコンポーネントに結合されることができる。特定の実施形態では、電源供給部844は、バッテリ845を含んでもよい。
ここで開示した実施形態に関連して述べられた、さまざまな例示的な論理ブロック、モジュール、回路およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、あるいは双方の組み合わせたものとして実現されてもよいことを当業者はさらに正しく認識するであろう。ハードウェアおよびソフトウェアの交換可能性を明確に図示するために、さまざまな例示的なコンポーネント、ブロック、モジュール、回路およびステップを一般的にこれらの機能に関して上述した。このような機能がハードウェアあるいはソフトウェアとして実現されるか否かは、特定の応用および全体的なシステムに課せられた設計の制約に依存する。当業者は、それぞれの特定の応用に対して方法を変化させて、述べてきた機能を実現してもよいが、このような実現決定は、本発明の範囲からの逸脱を生じさせるものとして解釈すべきではない。
開示した実施形態のこれまでの記述は、当業者が本発明を製作または使用できるように提供した。これらの実施形態に対するさまざま改良は当業者に容易に明らかとなり、ここに定義された一般的な原理は、本発明の精神および範囲を逸脱することなく、他の実施形態に適用されてもよい。したがって、本発明はここに示された実施形態に限定されることを意図しているものではなく、ここで開示されている原理および新しい特徴と一致した最も広い範囲に一致させるべきである。

Claims (25)

  1. デバイスに電力を提供する方法において、
    第1の電力アップステージの間に、第1の組のトランジスタを選択的に起動して、電源供給部の供給電圧レベルより少ない電圧レベルへと電力レールを事前チャージすることと、
    前記第1の電力アップステージの間に、前記第1の組のトランジスタのうちの少なくとも1つが起動された後、第2の電力アップステージの間に、第2の組のトランジスタを起動することと
    を含む方法。
  2. 前記第2の電力アップステージの間に、前記第1および第2の組のトランジスタは、前記電源供給部からの鋸歯状タイプの特性を持つ電流を流す、請求項1記載の方法。
  3. 前記第1の組のトランジスタは、幅の狭いトランジスタデバイスを含み、前記第2の組のトランジスタは、幅の広いトランジスタデバイスを含む、請求項1記載の方法。
  4. 前記第1の組のトランジスタと、前記第2の組のトランジスタとは、前記電源供給部に結合されている、請求項1記載の方法。
  5. 前記第1の組のトランジスタと、前記第2の組のトランジスタとは、前記電源供給部と、回路デバイスに関係する電力ドメインとの間に並列に結合されている、請求項1記載の方法。
  6. 前記第1の組のトランジスタのそれぞれのゲートは、電気的に結合されている、請求項1記載の方法。
  7. 前記第2の組のトランジスタのそれぞれのゲートを、前記第1の組のトランジスタの少なくとも1つのゲートに結合させるように適合されている回路遅延コンポーネントを持つフィードバックループを使用して、フィードバックを遅延させることをさらに含む、請求項6記載の方法。
  8. 前記第1の組のトランジスタと、前記第2の組のトランジスタとは、Pチャネルトランジスタデバイスを含む、請求項1記載の方法。
  9. 前記第1の組のトランジスタと、前記第2の組のトランジスタとは、Nチャネルトランジスタデバイスを含む、請求項1記載の方法。
  10. 前記第1および第2の組のトランジスタが活動停止しているとき、前記第1および第2の組のトランジスタは、前記電源供給部から回路デバイスへの漏洩電流を減少させる、請求項1記載の方法。
  11. 前記第1の電力アップステージの間に、第3の組のトランジスタを選択的に起動して、前記電源供給部の電圧レベルのほぼ半分に等しい供給電圧レベルへと第2の電力レールを事前チャージすることと、
    前記第3の組のトランジスタのうちの少なくとも1つが起動された後、第2の電力アップステージの間に、第4の組のトランジスタを前記第3の組のトランジスタに結合させるフィードバックループを使用して、前記第4の組のトランジスタを起動することと
    をさらに含む、請求項1記載の方法。
  12. システムにおいて、
    第1の電力スイッチング回路に応答する第1の電力ドメインと、
    第2の電力スイッチング回路に応答する第2の電力ドメインと、
    前記第1の電力スイッチング回路と、前記第2の電力スイッチング回路とを選択的に起動させるように適合されているロジック回路と
    を具備し、
    前記第1の電力スイッチング回路と、前記第2の電力スイッチング回路とのうちの少なくとも1つは、第1の電力アップステージの間の起動に対して適合されている第1の組のトランジスタと、前記第1の組のトランジスタのうちの少なくとも1つが起動された後、第2の電力アップステージの間の起動に対して適合されている第2の組のトランジスタとを備えるシステム。
  13. 前記第1の電力ドメインは、複数のメモリセルを備える、請求項12記載のシステム。
  14. 前記第1の電力ドメインは、ディスクリート回路デバイス、電気的負荷、サブ回路、ドライバ回路、別の回路デバイス、または、これらの何らかの組み合わせを備える、請求項12記載のシステム。
  15. 前記ロジック回路は、前記第1の電力ドメインと、前記第2の電力ドメインとのうちの少なくとも1つを、選択的に停止するデコーダをさらに備える、請求項12記載のシステム。
  16. 前記第1および第2の組のトランジスタのうちのそれぞれのトランジスタは、電源供給部、制御端末に結合されている第1の端末と、回路の電力レールに結合されている第2の端末とを備え、前記第1の組のトランジスタの制御端末は、前記第2の組のトランジスタの制御端末に直列に結合されている、請求項12記載のシステム。
  17. 回路デバイスに電力を提供する方法において、
    第1のステージの間に、第1の信号特性を持っている第1の電流を流すことと、
    第2のステージの間に、第2の信号特性を持っている第2の電流を流すことと
    を含み、
    前記第2の信号特性は、鋸歯状タイプのパターンを含む方法。
  18. 第3のステージの間に、第3の信号特性を持っている第3の電流を流す、請求項17記載の方法。
  19. 前記第1の信号特性は、ほぼ一定である電流レベルを含む、請求項17記載の方法。
  20. 前記第1のステージは、第1の組のトランジスタの起動に関係する電力アップステージを含み、前記第2のステージは、第2の組のトランジスタの起動に関係する電力アップステージを含む、請求項17記載の方法。
  21. 前記鋸歯状タイプのパターンは、少なくとも前記第2の組のトランジスタのうちのいくつかのトランジスタに対応する、いくつかの鋸歯状信号エレメントを含む、請求項20記載の方法。
  22. ワイヤレス通信デバイスにおいて、
    アンテナと、
    前記アンテナに結合されているワイヤレス制御装置と、
    前記ワイヤレス制御装置に結合されているプロセッサと、
    第1の組のトランジスタおよび第2の組のトランジスタを備える電力スイッチング回路と、
    前記電力スイッチング回路に結合されている電力制御ロジック回路と
    を具備し、
    前記電力制御ロジック回路は、第1の電力アップステージの間に、前記第1の組のトランジスタを選択的に起動し、前記第1の組のトランジスタのうちの少なくとも1つのトランジスタが起動された後、第2の電力アップステージの間に、前記第2の組のトランジスタを起動するように適合されているワイヤレス通信デバイス。
  23. 前記電力スイッチング回路は、回路デバイスの電力ドメインに結合されている、請求項22記載のワイヤレス通信デバイス。
  24. 前記回路デバイスは、メモリの一部を構成する、請求項23記載のワイヤレス通信デバイス。
  25. 前記回路デバイスは、デジタル信号プロセッサの一部を構成する、請求項23記載のワイヤレス通信デバイス。
JP2010539891A 2007-12-21 2008-12-19 スイッチング回路を使用して、電力を提供するシステムと方法 Active JP5341102B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/962,195 2007-12-21
US11/962,195 US8183713B2 (en) 2007-12-21 2007-12-21 System and method of providing power using switching circuits
PCT/US2008/087752 WO2009086149A1 (en) 2007-12-21 2008-12-19 System and method of providing power using switching circuits

Publications (2)

Publication Number Publication Date
JP2011508582A true JP2011508582A (ja) 2011-03-10
JP5341102B2 JP5341102B2 (ja) 2013-11-13

Family

ID=40524862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010539891A Active JP5341102B2 (ja) 2007-12-21 2008-12-19 スイッチング回路を使用して、電力を提供するシステムと方法

Country Status (6)

Country Link
US (1) US8183713B2 (ja)
EP (2) EP2675066A1 (ja)
JP (1) JP5341102B2 (ja)
KR (1) KR101226596B1 (ja)
CN (2) CN101926080B (ja)
WO (1) WO2009086149A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8074086B1 (en) * 2006-12-11 2011-12-06 Cypress Semiconductor Corporation Circuit and method for dynamic in-rush current control in a power management circuit
JP4535134B2 (ja) * 2008-01-16 2010-09-01 ソニー株式会社 半導体集積回路およびその電源制御方法
JP2011150482A (ja) * 2010-01-20 2011-08-04 Sanyo Electric Co Ltd 電源回路
US8362805B2 (en) * 2010-02-15 2013-01-29 Apple Inc. Power switch ramp rate control using daisy-chained flops
US8421499B2 (en) * 2010-02-15 2013-04-16 Apple Inc. Power switch ramp rate control using programmable connection to switches
US9013851B2 (en) * 2010-02-22 2015-04-21 Broadcom Corporation Inrush current control circuit and method for utilizing same
US8484497B2 (en) * 2010-07-27 2013-07-09 Arm Limited Power supply control within an integrated circuit
US8504967B2 (en) * 2010-09-10 2013-08-06 Apple Inc. Configurable power switch cells and methodology
EP2429079B1 (en) * 2010-09-10 2015-01-07 Apple Inc. Configurable power switch cells and methodology
EP2779456B1 (en) 2013-03-15 2018-08-29 Dialog Semiconductor B.V. Method for reducing overdrive need in mos switching and logic circuit
US9564898B2 (en) 2015-02-13 2017-02-07 Apple Inc. Power switch ramp rate control using selectable daisy-chained connection of enable to power switches or daisy-chained flops providing enables
US9977480B2 (en) * 2015-04-15 2018-05-22 Qualcomm Incorporated Selective coupling of power rails to a memory domain(s) in a processor-based system
US9407264B1 (en) * 2015-05-17 2016-08-02 Freescale Semiconductor, Inc. System for isolating integrated circuit power domains
US9647551B2 (en) 2015-08-14 2017-05-09 Qualcomm Incorporated Switched power control circuits for controlling the rate of providing voltages to powered circuits, and related systems and methods
US20170293445A1 (en) * 2016-04-07 2017-10-12 Intel Corporation Dynamic voltage regulator sensing and reference voltage setting techniques for multiple gated loads
US10684671B2 (en) * 2016-05-27 2020-06-16 Qualcomm Incorporated Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit
KR102478114B1 (ko) * 2016-08-05 2022-12-16 에스케이하이닉스 주식회사 전류 차단 회로, 이를 포함하는 반도체 장치 및 이의 동작 방법
US10601525B2 (en) * 2018-04-20 2020-03-24 Arm Limited Power distribution for functional circuit blocks
KR102577748B1 (ko) * 2018-11-29 2023-09-14 에스케이하이닉스 주식회사 전원 제어 회로 및 이를 이용하는 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH075937A (ja) * 1993-06-18 1995-01-10 Fukushima Nippon Denki Kk 突入電流防止回路
JPH11275759A (ja) * 1998-03-23 1999-10-08 Sony Corp 電子回路における突入電流抑制回路
JP2007236012A (ja) * 2005-03-18 2007-09-13 Ricoh Co Ltd 電源スイッチ回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1356576B1 (en) * 2001-01-30 2004-10-06 True Solar Autonomy Holding B.V. Voltage converting circuit
CN100444496C (zh) * 2003-03-18 2008-12-17 高通股份有限公司 具有两个电池的电源,供应电流的方法和包括该电源的无线通信装置
US6903946B1 (en) 2003-11-04 2005-06-07 Lockheed Martin Corporation Paralleled power factor correcting AC-to-DC converters with improved current balance
TWI234326B (en) 2003-12-30 2005-06-11 Delta Electronics Inc Master-slave current distribution circuit
DE102004017146B4 (de) 2004-04-07 2006-02-16 Infineon Technologies Ag Schaltwandler mit wenigstens zwei Wandlerstufen
US7659746B2 (en) 2005-02-14 2010-02-09 Qualcomm, Incorporated Distributed supply current switch circuits for enabling individual power domains
CN100527576C (zh) * 2005-03-18 2009-08-12 株式会社理光 电源开关电路
CN101228692B (zh) * 2005-07-25 2012-10-03 Arm有限公司 功率控制集成电路单元
US7219244B2 (en) * 2005-08-25 2007-05-15 International Business Machines Corporation Control circuitry for power gating virtual power supply rails at differing voltage potentials
US8780777B2 (en) * 2007-04-20 2014-07-15 Blackberry Limited Method and apparatus for user equipment for long term evolution multimedia broadcast multicast services

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH075937A (ja) * 1993-06-18 1995-01-10 Fukushima Nippon Denki Kk 突入電流防止回路
JPH11275759A (ja) * 1998-03-23 1999-10-08 Sony Corp 電子回路における突入電流抑制回路
JP2007236012A (ja) * 2005-03-18 2007-09-13 Ricoh Co Ltd 電源スイッチ回路

Also Published As

Publication number Publication date
US20090160253A1 (en) 2009-06-25
EP2675066A1 (en) 2013-12-18
CN101926080B (zh) 2016-12-21
KR20100091263A (ko) 2010-08-18
EP2235815A1 (en) 2010-10-06
CN101926080A (zh) 2010-12-22
CN103078623A (zh) 2013-05-01
JP5341102B2 (ja) 2013-11-13
US8183713B2 (en) 2012-05-22
KR101226596B1 (ko) 2013-01-28
WO2009086149A1 (en) 2009-07-09

Similar Documents

Publication Publication Date Title
JP5341102B2 (ja) スイッチング回路を使用して、電力を提供するシステムと方法
US7863971B1 (en) Configurable power controller
US10536139B2 (en) Charge-saving power-gate apparatus and method
US20080067995A1 (en) System and method of power distribution control of an integrated circuit
TWI345690B (en) System on a chip and power gating circuit thereof
EP1882306B1 (en) Integrated circuit, electronic device and integrated circuit control method
US7793130B2 (en) Mother/daughter switch design with self power-up control
KR20140007651A (ko) 파워 게이팅 회로
JP2010538544A (ja) 単一のクロックドトランジスタを含むシーケンシャル回路素子
RU2406220C1 (ru) Схемное устройство и способ управления размахом напряжения
EP2025059B1 (en) System and method of power distribution control of an integrated circuit
US7671623B2 (en) Device for managing the consumption peak of a domain on each powering-up
JP2014107872A (ja) 半導体回路内の電力を制御するためのシステムおよび方法
JP2004201268A (ja) パワーゲーティング回路およびそれを動作させる方法
US7917776B2 (en) System-on-chip including deepstop mode to reduce total leakage current and method thereof
US20060077002A1 (en) Apparatus and methods for saving power and reducing noise in integrated circuits
JP2004120373A5 (ja)
US7443205B2 (en) Relatively low standby power
Agarwal et al. Leakage Reduction for Domino Circuits in Sub-65nm Technologies
KR100807950B1 (ko) 저전력 소모 씨모스 반도체 회로
WO2003009300A1 (en) Integrated circuit and battery powered device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120921

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130807

R150 Certificate of patent or registration of utility model

Ref document number: 5341102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250