TWI274406B - Dual gauge leadframe - Google Patents
Dual gauge leadframe Download PDFInfo
- Publication number
- TWI274406B TWI274406B TW092119412A TW92119412A TWI274406B TW I274406 B TWI274406 B TW I274406B TW 092119412 A TW092119412 A TW 092119412A TW 92119412 A TW92119412 A TW 92119412A TW I274406 B TWI274406 B TW I274406B
- Authority
- TW
- Taiwan
- Prior art keywords
- leadframe
- lead frame
- die
- thickness
- wires
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
1274406 玖、發明說明: 【發明所屬之技術領域】 本發明係關於積體電路及包裝之積體電路,具體而言, 係關於包裝之積體電路的導線架。 【先前技術】 積體電路(IC)晶粒係在一半導體晶圓(如砍晶圓)上形成 的小裝置。導線架係一金屬框架,一般包含一漿,其支撐 從晶圓上切割下來的一 1C晶粒。孩導線架具有導線指形物 ’其提供外部的電性連接。即,晶粒附著於該晶粒漿,接 著该晶粒上的:)旱塾藉由焊·線與該等導線指形物連接,以提 供外部的電性連接。晶粒及焊塾用—保護材料進行封裝, 從而形成一包裝。根據包裝類型,這些外部的電性連接可 依原狀使用,如在薄型小尺寸包裝(Thiii Sma】】 〇utHne
Package ; τSOP)中;或者經由進一步的處理,如附著用於 球柵格陣列(Ball Grid Airay ; BGA)的球形焊料球。這些端 子點可使該晶粒與其他電路電性連接,如在一印刷電路板 上° ¥線架一般係由銅或鎳合金形成。將晶粒附著於該晶粒 / / 曰、—種方法為焊接。高功率裝置要求極高溫度的焊料晶 、附著(大約為300 C )及裝置回焊(大約為26〇。〇)。然而高溫 寺會使導線架的電鍍劣化,其會影響該烊線製程。具體 。’由於電鍍表面的冶金變化及助焊劑污染會影響金線 勺黏結性。此外,高功率裝置最好使用一厚的晶粒漿,以 、、畋煞。然而,將由極厚金屬形成的一導線架切斷(鋸斷 1274406 或沖斷)比輪樹、π 仅困雞且不可靠。 王里想的彳$ )Η7 Μ '、ί、一種導線架,其具有良好的散熱性,又易 於切斷。穸Ά 7 為理想的係,能夠用高溫製程將一晶粒附著於 晶粒赞,. - I 而不會有缺陷。 【發明内容】 ^ I考附圖所作的詳細說明旨在說明本發明目前的 丰父^[圭^pL骨齒、Α "丨 ,、s貝她例’並非代表本發明的唯一實施形式。應明 白,藉由勹人 , 曰 匕έ在本發明之精神及範疇内的不同具體實施例 可貫現相同或相當的功能。熟悉技術人士應明白,本發 月可適用於各種包裝及包裝類型。 為万便說明,圖式中的某些特徵被放大,圖式及其中V ^ 足為正確的比例。此外,本文中係以一四方平由 典導線(Quad Flat No-lead ; QFN)類型包裝作為本發明的^ 體實施例。然而,熟悉此項技術人士應明白本發明 ’且知本發明可應用於其他包裝類型。圖式中,相
全主- 的I 子表示相同的元件。 本發明係一種用於半導體裝置之導線架。該導緣如 一第一導線架部分及一第二導線架部分。該第一導 子 八 、、泉槧^ 分有一周邊,其定義一空穴,且複數個導線從該周 " ^伸。該第二導線架部分附著於該第一導線架部分 ’ 七 ’教f 百一晶粒漿的尺寸以接受使其位於該第一導線架部 交穴内。第二導線架部分的厚度為第一導線架部分 " 的大约兩倍。最好該等第一及第二導線架部分係由 ^
、叫% J ’並且彼此電性絕緣。藉由對晶粒漿及導線指形杨两
8665 I -7- 1274406 離的導線架部分,在將該等第一及第二導線架部分放置在 一起前,可實施晶粒附著製程,因此該等導線指形物不會 因為晶粒附著及回焊製程中的高溫而受到影響。此外,將 晶粒漿與該等導線指形物分離配置,使這兩部分可具有不 同的厚度。因此,可使晶粒漿較厚以利於良好地散熱,而 使導線指形物較薄,使切斷易於實施。 本發明進一步提供一種半導體裝置,其具有第一及第二 金屬導線架部分、一積體電路晶粒、線及一封裝材料。該 第一導線架部分有複數個導線圍繞一空穴。該第二導線架 部分係附著於該第一導線架部分,並與之電性絕緣。該第 二導線架部分有一晶粒漿位於該第一導線架部分的空穴内 。該第二導線架部分具有一第二厚度,其大於該第一導線 架部分的厚度。該積體電路晶粒係附者於該晶粒聚’位於 該空穴内,並被複數個導線所環繞。該晶粒包含複數個晶 粒墊,其藉由該等線和相對應的該導線之一電性連接。該 封裝材料覆蓋該積體電路晶粒的一頂部表面、該等線及該 等導線的一頂邵表面;並且至少該等導線的一底部表面及 該第二導線架曝露。晶粒漿較厚且具有一曝露表面使其可 作為該晶粒的一散熱器。導線指形物較薄使切割易於實施。 本發明進一步包括同時包裝複數個半導體裝置之方法, 其包括下列步驟: 提供一第一導線架面板,該第一導線架面板具有複數個 第一導線架部分,各有一周邊定義一空穴,且複數個導線 從該周邊向内延伸,其中該第一導線架面板具有第一及第 86651 1274406 二側邊及一第一厚度; 沿著該第一導線架面板的一周邊外形成一第一嚙合結構; 將一黏合劑應用於該第一導線架面板之一第一側邊; 提供一第二導線架面板,該第二導線架面板包含複數個 第二導線架部分,各包含一晶粒漿,具有第一及第二表面 ’ 及一第二厚度; 沿著該第二導線架面板的一周邊外形成一第二嚙合結構; 將複數個半導體晶粒附著於該等晶粒漿的該各等第二表⑩ 面,其中各半導體晶粒在其一表面上具有複數個焊墊; 將該第二導線架面板堆疊於該第一導線架面板上,從而 使該等晶粒漿的該等第一表面位於該等空穴中的各空穴内 ,並與該黏合劑接觸,並且該等第一及第二嚙合結構彼此 嘴合; 用複數個線將該晶粒的該等複數個晶粒焊墊與各第二導 線架部分的該等複數個導線中的各導線電性連接; 在該第二導線架面板的第二表面、該晶粒、及該等電性_ 連接上形成一模造化合物;以及 執行一切斷操作,將該等複數個第一及第二導線架部分 從該等導線架面板分離,因此形成個別的包裝裝置。 【實施方式】 現在參考圖1,其顯示依照本發明一半導體裝置1 0的一項 具體實施例之放大斷面圖。該半導體裝置10包含第一導線 架部分1 2,其有複數個導線14圍繞一空穴1 6。該第一導線 架部分1 2最好由一金屬或金屬合金形成,並具有一第一預 86651 1274406 足尽度。一第二導線架部分1 8附著於该弟一導線架部八1 9 。該第二導線架部分1 8包含一晶粒漿2 0,其位於第〜道緯 架部分的該空穴1 6内。根據1C晶粒所需包裝的尺寸及形狀 對該空穴1 6的尺寸及形狀進行設計。因此,雖然該空穴丨6 , 一般為矩形或方形,然而其根據該積體電路晶粒的形狀可 , 為其他形狀。第二導線架邵分1 8取好具有一不同於第—^ 度的第二厚度。例如,對於產生大量熱的功率電路而古, 邊第二導線架部分1 8可用作一散熱器。在此情況下,第—· 厚度最好大於第一厚度。在一更佳具體實施例中,該第一 厚度為該第二厚度的大約一半或不足一半。在一範例中, 所製成的導線架的第一部分中,第一厚度為大約8 mi],而 第二厚度為大約20 mil。這些尺寸使第一導線架部分易於切 剖’同時又使第二導線架部分具有良好的散熱性。 疼等第一及第二導線架邵分12及1 8最好由諸如銅之類的 金屬或金屬合金形成,並將其電鍍。在一項具體實施例中 ’讀第二導線架部分1 8包含一 20 mil厚的銅塊。熟悉技術人· 士'應明白,導線架部分1 2及1 8可藉由壓抑、衝鍛或|虫刻而 形成。用一黏合劑(如膠帶)將第二導線架部分1 8附著於第一 導線架部分1 2,詳述如下;雖然兩者相附著,但彼此最好 電性絶緣。此類電性絕緣係本發明之一項重要特徵,尤其 对於多晶粒組件而言。 〜積體電路晶粒22係附著於該晶粒漿20,並且當該晶粒 I位於空穴内時,該晶粒22被複數個導線]4包圍。該積體 电路晶粒22可為熟悉技術人士所知的一種類型,如在一矽 -1()- 1274406 晶圓上形成並切割下來的電路。如上所述,空穴16之尺寸 及形狀係經由設計,以接受該晶粒22。通常,晶粒尺寸在4 mmX4 mm至12 mmX12 mn]^範圍内。該晶粒22的厚度係 從大約6 ππΐ至大約21 mil的範圍。晶粒22係以—已知方式 附著於晶粒漿20,諸如藉由焊料晶粒附著程序,其藉由焊 料24使熱從晶粒22散逸至晶粒漿2〇。在其他具體實施例中 ,晶粒22可藉由一黏性材料層或膠帶附著至晶粒漿汕。 4曰曰粒2 2包g複數個晶粒烊墼2 6。各晶粒焊塾2 6藉由線 28(最好係使用焊線程序)與相對的各導線14電性連接。此類 、、桌及谇線私序為熟悉技術人士所共知。在一項具體實施例 中’係使用2 mil的金線;而在另_具體實施例巾,係使用 ππΐ的崎。然而,可使用各種由不同材料形成並具有不 同直徑的已知線,包括塗佈(絕緣)線及未塗佈線。 孩半導體裝置1〇進一步包含覆蓋該積體電路晶粒η之頂 部表面、該等線28、及該等導線14之頂部表面的—封裝材 料30;使至少該等導線14的一底部表面及該第二導線部分 邮—底部表面曝露。導線14的該等曝露部分係用於將裝 賴連接至其崎置,諸如藉由_P⑶;而絲㈣曝露 的料表面可使熱由此散逸。該封裝材料3〇可包今一样 (與Λ用於包裝電子裝置中的—樣),並藉由模造馳形I於 2 =邵分12及18、晶粒22及線28之上。該裝置1卜示範 性具體貫施例的總厚度為大約2 mm。 、,在參考圖2,其為依照本發明的—第-導線架面板32 …圖。該第一導線架面板32包含第—導線架部分34之 8665 1 1274406 一陣列。在該範例中,該導線架面板32為3 X 3陣列。然而 ,在實務中,該等陣列一般較大。此外,該陣列無需具有 相同數量的列與行。該等第一導線架邵分3 4各有一周邊’ 其定義空穴3 6 ’且複數個導線3 8從該周邊向内延伸。該等 空穴3 6之尺寸及形狀係經由設計,以接受一晶粒「漿」’ 說明如下。在所示之具體實施例中,該等導線架部分3 4的 周邊係由繫桿40定義,並且導線38係從該周邊延伸。雖然 所示之導線38具有相同長度,但該等導線38的長度及寬度 均可變化。例如,用於電源及接地的導線可寬於及短於侈 號導線。該第一導線架面板3 2具有一預定的第一厚度,諸 如8 mil,這是半導體導線架的常用直徑。 孩第一導線架面板32還包含一第一嚙合結構42,其係沿 著居第一導線架面板3 2的一周邊外而形成。在目前的較佳 具體實施例中,該第一嚙合結構42包含一連串溝槽,其係 Λ 4t面板3 2之内|虫刻或切割而成。下面詳細地說明 W ⑥合結構42之用途。該第一導線架面板32還可包含 複數個標記或穿孔44,其係用於幫助該第一導線架面板3 2 /、和—導線架面板(圖3)對齊。此類標記或穿孔44可係在該 板3中蝕刻、衝壓或切割而成。 现在麥考圖3,其為依照本發明的一第二導線架面板4 6 <俯視圖。該第二導線架面板46包含第二導線架部分48之 陣列。與圖2所示之第一導線架面板相同,該第二導線架 间板46為—3 X 3陣列,但該陣列之尺寸係經由設計,以嚙 σ $ —導線架面板3 2之陣列。該第二導線架部分4 8包含一 8665 1 -12 - X274406 晶粒桌5 0。遠弟一導線架面板4 6足尺寸及形狀係經由^^二十 ,以嗜;合该第一導線架面板3 2,從而使該等晶粒装5 〇仿於 該等空穴3 6之内,並且與導線3 8間隔。然而,如參考圖!之 描述’該等晶粒漿5 0的尺寸係經由設計,以接受—特定的 · 半導體晶粒,如晶粒22。 第一及第二導線架面板32及46最好係由一片導熱性炎好 的導電金屬、金屬合金或電鍍金屬形成,如銅或電鍍過的 銅。雖然該等第一及第二導線架面板32及40最好由相同材鲁 料形成,但並非必需。該等導線架面板32及46可藉由衝锻 方法形成,然而,對於更複雜及更高密度的導線架而言, 最好係用化學蝕刻方法。熟悉技術人士應明白,該蝕刻方 法使用一原圖遮罩來定義該導線架的詳細圖案,然後將該 金屬未受遮罩的部分蝕刻掉。一電鍍遮罩係遮住不電鍍的 區域(若有的話),然後用金屬層以電鍍程序對未受遮罩的部 分進行電鍍。在各製程之間實施清洗及清,潔步騾。熟悉技 術人士非常熟悉這些遮罩、蝕刻、電鍍、清洗及清潔製程。_ 第二導線架面板46也具有一預定的第二厚度。在下述的 具體實施例中,晶粒漿5 〇不僅用於支撐晶粒,還作為散熱 器使用。因為,對於這些具體實施例而言,所形成的第二 導線架面板最好較厚。例如,該第二預定厚度應大於第一 j員疋厚度’並且最好為第一導線架面板3 2之厚度的兩倍或 以上。在一項具體實施例中,第二導線架面板的厚度為大 约20 mil。晶粒漿5〇可與繫桿52互連。從面板46的周邊外延 伸的外繫杯5 4可有一狹窄部分從一較寬邵分逐漸變細,但 8665 1 -13 - 1274406 其並非必需。 該第二導線架面板46最好還包含一第二嚙合結構56,其 係沿著該板的一周邊外而形成,與第一導線架面板32的第 一嚙合結構42嚙合。在目前的較佳具體實施例中,該第二 嚙合結構56包含一連串的脊或凸壩,其係在該板46之内藉 ’ 由化學蝕刻法而形成。該第二導線架面板46還可包含複數 個標記或穿孔58,其可與第一導線架面板32中的穿孔44對 齊。此類標記或芽孔5 8可係在該面板4 6之中钱刻、衝壓或癱 切割而成。 第一及第二導線架面板32與46堆疊時,當第一導線架面 板3 2堆豐:於弟二導線架面板4 6之上’凸壤插入溝槽’使該 等晶粒漿50可位於各空穴36之内。第一及第二嚙合結構42 及5 6之用途係為了防止在模造或封裝製程中,樹脂或模造 化合物溢出,詳細說明如下。 現在參考圖4A至4F,其顯示形成一半導體裝置的各階段 之斷面圖,用以說明形成依照本發明的一雙規格導線架半胃 導體裝置之製程。圖4顯示一第一導線架面板60,其具有複 數個第一導線架部分6 2 (在該範例中,顯示為兩個)。各第一 導線架部分62有一周邊,其定義一空穴64,且複數個導線 66從該周邊向内延伸。該第一導線架面板60有第一及第二 側邊6 8及7 0,以及一預定的第一厚度。如上所述,該第一 導線架面板70的厚度最好為大約8 mil。該第一導線架面板 60進一步包含沿著其一周邊外的第一嚙合結構。在目前的 較佳具體實施例中,該第一嚙合結構係圍繞該第一導線架 86651 -14 - 1274406 面板60的周邊而形成的一溝槽72。該溝槽70可藉由切劃、 衝鍛或蝕刻形成。圖式中顯示的溝槽70具有錐形的側邊。 然而,側邊也可垂直。 圖4β顯示一應用於該第一導線架面板6〇之第—側邊以的 黏合別7 4。該黏合劑7 4最好包括膠帶,如遮罩膠帶。該黏 a ;=丨彳7 4係用於將弟一導線架面板附著於第一導線架面板6 0 。同時,如果黏合劑74包含遮罩膠帶,則該膠帶有助於控 制樹脂溢出。 圖4 C顯示一第一導線架面板7 6。該第二導線架面板7 6包 含複數個第二導線架部分78(在該範例中,與第一導線架面 板60相同,顯示為兩個)。各第二導線架部分78包含一晶粒 槳80,其具有第一及第二表面82及84,以及一第二預定厚 度。該第二厚度最好大於第一厚度,在一項具體實施例中 ,'琢第二預定厚度為大約2〇 mil。沿著該第二導線架面板% 的周邊外形成一第一嚙合結構。該第二嚙合結構經由設 叶,與孩第一嚙合結構(溝槽72)嚙合。在目前的較佳具體實 她例中,孩第二嚙合結構為一凸壩86。該凸壩86的尺寸及 形狀係經由設計,以插入溝槽η(見圖奵)。該凸壩%可藉 由鋸斷或化學I虫刻法形成。例如,如果第二導線架面板76 由一厚度為大約20 ππΐ的金屬所形成,則可將邊緣鋸斷或進 行蝕刻,以形成該凸壩82。 參考圖4D,複數個半導體晶粒88係附著於該等晶粒聚8〇 的各第二表面。圖4D顯示一個附著的晶粒88。下一步驟係 將另-晶粒附著於其他晶粒漿。晶粒88藉由諸如環氧樹脂 86651 -15 - 1274406 之類的黏合劑可附著於晶粒衆8 0,但最好用導熱黏合劑(如 焊膏)來附著。熟悉技術人士可明白,該晶粒88包含複數個 在其曝露表面上的焊塾。 晶粒8 8附著於晶粒漿80後,第一及第二導線架面板60及 76係堆疊的。即,如圖4E所示,該第二導線架面板76堆疊 於該第一導線架面板60上,從而使該等晶粒漿80的該等第 一表面位於各空穴64内,並與黏合劑74接觸,並且該等第 一及第二嚙合結構彼此嚙合。因此,凸壩86插入溝槽72之 内,並與黏合劑74接觸。在目前的較佳具體實施例中,該 等第一及第二導線架面板60及76,以及因此的第一及第二 導線架部分62及78彼此電性絕緣。 導線架面板60與76黏接後,用複數個線90將該晶粒88的 各晶粒焊墊與各第一導線架部分62的該等複數個導線66中 的各導線電性連接。該等線9 0藉由焊線程序可連接至各導 線6 6及各晶粒塾,如圖4 F所示。焊線後,在該第二導線架 面板7 6的第二表面、該晶粒8 8及該等線9 0上形成一模造化 合物或封裝材料92,如圖4G所示。該等第一及第二唱合結 構的溝槽72及凸壩86防止樹脂在模造製程中溢出。 藉由執行一切斷運作,將複數個第一及第二導線架部分 62及78從該等導線架面板6〇及76分離,從而形成個別的包 裝裝置。例如,可沿著虛連線A-A、B-B及C_C將各面板6〇 及7 6鋸斷,以形成個別裝置。在切割之前或之後,該黏合 劑74或遮罩膠帶可從第一導線架面板6〇的第一侧邊68及第 二導線架面板76的第—表面82移除,使該等導線66及該第 8665 1 -L6 - 1274406 二導線架部分7 8的第一表面82曝露。 現在夺考圖5,其顯示依照本發明之一項具體實施例,一 具有兩個晶粒102及104的雙規格導線架包裝裝置]〇〇。兩個 晶粒102及104係附著於一第一導線架部分丨〇8較厚的晶粒 漿1 ’而該裝置1 〇〇的導線Π 〇比該晶粒漿丨〇6及該第一導 、4栗。卩习薄。叆厚晶粒漿1 〇 6可作為散熱器,將晶粒1 〇 2及 104產生的熱散逸。該等晶粒漿106最好與導線u〇絕緣。如 固斤示(如果焦要的逢)该等導線Η 0可有各種長度(及寬度) 。藉由線114將該等導線110連接至晶粒1〇2及1〇4上的襯墊 “居等線1 1 4藉由傳統的焊線程序可連接至各襯塾]1 2及 各導線114。在該晶粒102及104、第一導線架部分1〇8的頂 Ρ表面線1 1 4及導線110之上形成一封裝材料丨】6。各導線 11 〇的底部表面(未顯示)曝露,使該裝置100與其他裝置或一 PCB相連。為了更好地散熱,晶粒蒙(散熱器)1 06也可在一 底邵表面曝露。該雙規格導線架、 t ^ 夕日曰权包裝裝置允許較 大的I/O密度,但仍具有良好之電性。 本發明之雙規格導線架設計配置一厚的漿及較薄的1/0 …提供較薄的端子係用於更小間距及較佳的直徑控制 。對於剳鋸型的QFN包裝而言,銅 Λ 旦 _ 、’门或至屬導線架材料的數 f及厚度會影響割鋸切斷製程所 借你 口口貝。在功能性的必需處 使用厚的銅或金屬材料,而較薄 ,, + 乂 ^的金屬係用於非關鍵區 或,如導線架指形物,這樣 4一大減少金屬切割之數量。 h ’在一焊料晶粒附著製程中,产卜曰" π仏,A T 在hi之前漿與導線指 ’物的分離使該等導線指形物可 J保持清潔,免於焊料製程 86651 -17 1274406 ”于到更力口可靠的焊線 甲的〉可朱 本發明較佳具髀杏^ 非v于、果。 ,其並非徹底的說明或二係4了說明及描述本發明 技術人士應明白,在:J I明限於所揭露的形式。熟知 中可進行修改。例如&不背離本發明概念的具體實施例 ..,, U,所形成的導線架可具有兩個以上的 部件,如一晶粒漿# “ “個或以上的組件部分所形成。因 此,應明瞭本發明了 — 一 、疋A所揭示的特定具體實施例,而 是涵盍由所附申請聋 、, 月專利乾圍足義的本發明之精神及範疇内 的修改。 [圖式簡單說明】 '圖可更理解上逑對本發明一較佳具體實施例之詳 ' 土万、解忒本發明之目的,圖式中顯示本發明目前 的-較佳具體實施例。但是,應明白本發明並不限定於圖 中所示的精確配置及機構。圖式中: θ ’、依"、'本發明一項具體實施例的一包裝半導體裝置 之放大斷面圖; 圖2係依恥本發明一項具體實施例的一第一導線架面板 之俯視圖; 圖。係依照本發明一項具體實施例的一第二導線架面板 之俯視圖; 圖从至扣係*照本發明一項具體實施^],顯示形成/雙 规^ : '泉木半’體裝置製程之斷面側視圖;以及 圖)係依照本發明一項具體實施例的一包裝半導體裝置 之放大透视圖。 -18 - 1274406 【圖式代表符號說明】 10 半導體裝置 12 第一導線架部分 1 4 導線 16 空穴 18 第二導線架部分 20 晶粒漿 22 積體電路晶粒 24 焊料 26 晶粒焊塾 28 線 3 0 封裝材料 32 第一導線架面板 34 第一導線架部分 3 6 空穴 3 8 導線 40 繫桿 42 第一嚙合結構 44 穿孔 46 第二導線架面板 48 第二導線架部分 50 晶粒漿 86651 -19 - 1274406 52 54 56 58 60 62 64 66 68 70 72 74 7 6 78 80 82 84 86 88 90 92 100 繫桿 外繫桿 第二嚙合結構 穿孔 第一導線架面板 第一導線架部分 空穴 導線 第一側邊 第二側邊 溝槽 黏合劑 第二導線架面板 第二導線架部分 晶粒漿 第一表面 第二表面 凸壩 半導體晶粒 線 封裝材料 雙規格導線架包裝裝置 8665 1 -20 - 1274406 1 02 晶粒 1 04 晶粒 1 06 晶粒漿 108 第一導線架部分 1 10 導線 1 12 襯墊 114 線 1 16 封裝材料 86651 -21 -
Claims (1)
1274406 拾、申請專利範圍: 1 . 一種用於一半導體裝置之導線架,該導線架包括: 一第一導線架部分,其有一周邊定義一空穴,且複數 個導線從該周邊向内延伸,其中該第一導線架部分具有 一第一厚度;以及 一附著於該第一導線架部分的第二導線架部分,該第 二導線架部分有一晶粒漿位於該第一導線架部分的空 穴内,其中該第二導線架部分具有一第二厚度。 2. 如申請專利範圍第1項之導線架,其中該第二厚度大於 該第一厚度。 3. 如申請專利範圍第2項之導線架,其中該第一厚度約為8 mil,而該第二厚度約為20 mil。 4. 如申請專利範圍第1項之導線架,其中該等第一及第二 導線架邵分係由一金屬或金屬合金形成。 5. 如申請專利範圍第4項之導線架,其中該等第一及第二 導線架部分係由銅形成。 6. 如申請專利範圍第1項之導線架,其中該等第一及第二 導線架部分彼此電性絕緣。 7. —種用於一半導體裝置之導線架,該導線架包括: 一第一導線架部分,其有一周邊定義一空穴,且複數 個導線從該周邊向内延伸,其中該第一導線架部分具有 一第一厚度; 一附著於該第一導線架部分的第二導線架部分,該第 二導線架部分有一晶粒漿位於該第一導緣架部分的空 86651 1274406 穴内,其中該第二導線架部分具有一第二厚度,其約為 該第一厚度的兩倍;以及 其中該等第一及第二導線架部分係由銅形成,並且彼 此電性絕緣。 8. —種丰導體裝置,其包括: ’ 一第一導線架部分,其有複數個導線包圍一空穴,其 中該第一導線架部分具有一第一厚度; 一附著於該第一導線架部分的第二導線架部分,該第鲁 二導線架部分有一晶粒漿位於該第一導線架部分的空 穴内,其中該第二導線架部分具有一第二厚度; 一積體電路晶粒附著於該晶粒漿,該晶粒位於該空穴; 中,並且該等複數個導線將其包圍,該晶粒包含複數個 晶粒墊;以及 複數個線將該等晶粒塾中的各晶粒塾與相關的導線 中的各導線電性連接。 9 ·如申請專利範圍第8項t半導體裝置,其進一步包含覆 蓋該積體電路晶粒的一頂部表面、該等線及該等導線的 一頂部表面的一封裝材料;其中至少該等導線的一底部 表面及該第二導線架部分的一底部表面曝露。 1 〇.如申請專利範圍第9項之半導體裝置,其中該等第一及 第二導線架部分係由鋼形成。 Π .如申請專利範圍第8項之半導體裝置,其中該第二厚度 大於該第一厚度。 1 2.如申請專利範圍第1 1項之半導體裝置,其中該第一厚度 8665 1 1274406 約為該第二厚度的一半。 13.如申請專利範圍第8項之半導體裝置,其中該等第一及 第二導線架部分彼此電性絕緣。 1 4 . 一種半導體裝置,其包括: . 一第一金屬導線架部分,其有複數個導線包圍一空穴 * ,其中該第一導線架部分具有一第一厚度; 一附著於該第一導線架部分並與之電性絕緣的第二 金屬導線架部分,該第二導線架部分有一晶粒漿位於空_ 穴内,其中該第二導線架部分具有一大於該第一厚度的 第二厚度; 一積體電路晶粒附著於該晶粒漿,該晶粒位於該空穴 中,並且該等複數個導線將其包圍,該晶粒包含複數個 晶粒塾, 複數個線將該等晶粒墊的各晶粒墊與相關的該等導 線中的各導線電性連接;以及 西#、、 1 、、 ^ 、、_, · 復蓋該積體電路晶粒的一頂部表面、該等線及該等導 線的一頂部表面的一封裝材料;其中至少該等導線的一 底部表面及該第二導線架曝露。 15.如申請專利範圍第14項之半導體裝置,其中該等第一及 第二導線架部分係由銅形成。 1 6. —種包裝一半導體裝置之方法,其包括下列步驟: 提供一第一導線架邵分,其有一周邊定義一空穴,且 複數個導線從該周邊向内延伸,其中該第一導線架部分 具有第一及第二側邊及一第一厚度; 86651 1274406 將一黏合劑應用於該第一導線架邵分之一第一側邊; 提供一包含一晶粒漿的第二導線架部分,其具有第一 及第二表面及一第二厚度; 將該半導體晶粒附著於該晶粒漿的該第二表面,其中 該半導體晶粒在其一表面上具有複數個焊墊; 將該第二導線架部分堆疊於該第一導線架部分上,從 而使該晶粒漿的該第一表面位於空穴内,並且接觸該黏 合劑; 用複數個線將該等複數個晶粒焊墊與該等複數個導 線中的各導線電性連接; 在該弟二導線架部分的該第二侧邊、該半導體晶粒、 及該等電性連接上形成一模造化合物;以及 將該黏合劑從該第一導線架部分的第一側邊及第二 導線架部分的第一表面移除,使該等導線及該第二導線 架部分的第一表面曝露。 17. 如申請專利範圍第16項之包裝一半導體裝置之方法,其 中該電性連接步驟包括一焊線程序。 18. 如申請專利範圍第16項之包裝一半導體裝置之方法,其 中該第二厚度大於該第一厚度。 19. 如申請專利範圍第16項之包裝一半導體裝置之方法,其 中該第一厚度約為8 m i 1,而該第二厚度約為2 0 m i. 1。 20. 如申請專利範圍第16項之包裝一半導體裝置之方法,其 中該等第一及第二導線架邵分係由一金屬或金屬合金 形成。 1274406 2 1 .如申請專利範圍第20項之包裝一半導體裝置之方法,其 中該等第一及第二導線架部分係由銅形成。 22. 如申請專利範圍第16項之包裝一半導體裝置之方法,其 中該等第一及第二導線架部分彼此電性絕緣。 , 23. 如申請專利範圍第16項之包裝一半導體裝置之方法,其 · 中該黏合劑應用步驟包括將一膠帶應用於該第一導線 架部分的第一側邊。 24·如申請專利範圍第16項之包裝一半導體裝置之方法,其籲 中該晶粒附著步騾包括用一焊膏將該晶粒附著於該晶 粒漿。 25.如申請專利範圍第16項之包裝一半導體裝置之方法,其 中该晶粒附著步驟包括用ί幕氧樹脂將該晶粒附者於該 晶粒漿。 2 6 . —種包裝複數個半導體裝置之方法,其包括下列步驟: 提供一第一導線架面板,該第一導線架面板具有複數 ❿ 個第一導線架部分,各有一周邊定義一空穴,且複數個 導線從該周邊向内延伸,其中該第一導線架面板具有第 一及第二側邊及一第一厚度; 沿著該第一導線架面板的一周邊外形成一第一鳴合 結構; 將一黏合劑應用於該第一導線架面板之一第一側邊; 提供一第二導線架面板,該第二導線架面板包含複數 個第二導線架部分,各包含一晶粒漿,具有第一及第二 表面及一第二厚度; 8665 1 -^ - 1274406 沿著該第二導線架面板的一周邊外形成一第二鳴合 結構, 將複數個半導體晶粒附著於各該等晶粒漿的第二表 面,其中各半導體晶粒在其一表面上具有複數個焊墊; 將該第二導線架面板堆叠於該第一導線架面板上,從 而使該等晶粒漿的第一表面位於該等空穴中的各空穴 内,並且接觸該黏合劑,並且該等第一及第二嚙合結構 彼此嗤合; 用複數個線將該晶粒的複數個晶粒焊墊與各第一導 線架部分的複數個導線中的各導線電性連接; 在該第二導線架面板的第二表面、晶粒、及電性連接 上形成一模造化合物;以及 執行一切斷操作,將該等複數個第一及第二導線架部 分從該等導線架面板分離,因此形成個別的包裝裝置。 2 7 .如申請專利範圍第2 6項之包裝複數個半導體裝置之方 法,其進一步包括將該黏合劑從該第一導線架面板的第 一側邊及該等第二導線架邵分的第一表面移除之步驟, 使該等導線及該等第二導線架部分的第一表面曝露。 28. 如申請專利範圍第26項之包裝複數個半導體裝置之方 法,其中該電性連接步驟包括一焊線程序。 29. 如申請專利範圍第26項之包裝複數個半導體裝置之方 法,其中該第二厚度大於該第一厚度。 3 0.如申請專利範圍第29項之包裝複數個半導體裝置之方 法,其中該第一厚度約為8 mil,而該第二厚度約為20 1274406 mil 〇 3 1 .如申請專利範圍第26項之包裝複數個半導體裝置之方 法,其中該等第一及第二導線架面板係由一金屬或金屬 合金形成。 3 2.如申請專利範圍第3 1項之包裝複數個半導體裝置之方 法,其中第一及第二導線架面板係由銅形成。 3 3.如申請專利範圍第26項之包裝複數個半導體裝置之方 法,其中該等第一及第二導線架部分彼此電性絕緣。 3 4.如申請專利範圍第3 3項之包裝複數個半導體裝置之方 法,其中該第一嘴合結構包含一連串溝槽,而該第二嘴 合結構包含一連串凸壩,其中當該等第一及第二導線架 面板堆疊時,該等一連串之凸壩的各凸壩插入該等一連 串之溝槽中的各溝槽。 3 5.如申請專利範圍第34項之包裝複數個半導體裝置之方 法,其中該溝槽及凸壩結構在該模造化合物形成步驟中 防止模造化合物溢出。 36. —種半導體裝置,其包括: 一第一金屬導線架部分,其有複數個導線包圍一空穴 ,其中該第一導線架部分具有一第一厚度; 一附著於該第一導線架部分並與之電性絕緣的第二 金屬導線架部分,該第二導線架部分有一對相鄰的晶粒 漿位於該空穴内,其中該第二導線架部分具有一大於該 第一厚度的第二厚度; 第一及第二積體電路晶粒附著於各該等晶粒漿,該等 1274406 晶粒位於該空穴中,並且該等複數個導線將其包圍,該 第一及第二晶粒各包含複數個晶粒墊; 複數個線將该弟'^及弟·一晶粒的各晶粒塾與相關的 導線中的各導線電性連接;以及 覆蓋該第一及第二積體電路晶粒的一頂部表面、該等 線及該等導線的一頂部表面的一封裝材料;其中至少該 等導線的一底部表面及該第二導線架曝露。 86651
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW092119412A TWI274406B (en) | 2003-07-16 | 2003-07-16 | Dual gauge leadframe |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW092119412A TWI274406B (en) | 2003-07-16 | 2003-07-16 | Dual gauge leadframe |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200504951A TW200504951A (en) | 2005-02-01 |
TWI274406B true TWI274406B (en) | 2007-02-21 |
Family
ID=38623151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092119412A TWI274406B (en) | 2003-07-16 | 2003-07-16 | Dual gauge leadframe |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI274406B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI387069B (zh) * | 2009-06-09 | 2013-02-21 | Chipmos Technologies Inc | 封裝結構 |
TWI393180B (zh) * | 2005-06-10 | 2013-04-11 | Canon Machinery Inc | 晶圓切割方法以及晶圓切割裝置 |
TWI399004B (zh) * | 2008-07-10 | 2013-06-11 | Toshiba Kk | Semiconductor laser device |
US8476639B2 (en) | 2008-10-14 | 2013-07-02 | Samsung Electronics Co., Ltd. | Group III nitride semiconductor and group III nitride semiconductor structure |
TWI409890B (zh) * | 2008-06-30 | 2013-09-21 | Intel Corp | 超薄基板的倒裝晶片組件製程及層疊封裝組件 |
TWI485833B (zh) * | 2008-06-05 | 2015-05-21 | Renesas Electronics Corp | 靜電放電保護電路及半導體裝置 |
TWI487141B (zh) * | 2009-07-15 | 2015-06-01 | Advanced Optoelectronic Tech | 提高光萃取效率之半導體光電結構及其製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7402462B2 (en) * | 2005-07-12 | 2008-07-22 | Fairchild Semiconductor Corporation | Folded frame carrier for MOSFET BGA |
-
2003
- 2003-07-16 TW TW092119412A patent/TWI274406B/zh not_active IP Right Cessation
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI393180B (zh) * | 2005-06-10 | 2013-04-11 | Canon Machinery Inc | 晶圓切割方法以及晶圓切割裝置 |
TWI485833B (zh) * | 2008-06-05 | 2015-05-21 | Renesas Electronics Corp | 靜電放電保護電路及半導體裝置 |
TWI409890B (zh) * | 2008-06-30 | 2013-09-21 | Intel Corp | 超薄基板的倒裝晶片組件製程及層疊封裝組件 |
US8847368B2 (en) | 2008-06-30 | 2014-09-30 | Intel Corporation | Flip chip assembly process for ultra thin substrate and package on package assembly |
US9397016B2 (en) | 2008-06-30 | 2016-07-19 | Intel Corporation | Flip chip assembly process for ultra thin substrate and package on package assembly |
TWI399004B (zh) * | 2008-07-10 | 2013-06-11 | Toshiba Kk | Semiconductor laser device |
US8476639B2 (en) | 2008-10-14 | 2013-07-02 | Samsung Electronics Co., Ltd. | Group III nitride semiconductor and group III nitride semiconductor structure |
TWI485886B (zh) * | 2008-10-14 | 2015-05-21 | Samsung Electronics Co Ltd | 三族氮化物半導體之表面處理方法、三族氮化物半導體之製造方法、三族氮化物半導體以及三族氮化物半導體結構 |
TWI387069B (zh) * | 2009-06-09 | 2013-02-21 | Chipmos Technologies Inc | 封裝結構 |
TWI487141B (zh) * | 2009-07-15 | 2015-06-01 | Advanced Optoelectronic Tech | 提高光萃取效率之半導體光電結構及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200504951A (en) | 2005-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6917097B2 (en) | Dual gauge leadframe | |
JP4699353B2 (ja) | 代替のflmpパッケージ設計およびそのパッケージ製造方法 | |
US6410363B1 (en) | Semiconductor device and method of manufacturing same | |
KR100347706B1 (ko) | 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법 | |
US6975022B2 (en) | Board for manufacturing a BGA and method of manufacturing semiconductor device using thereof | |
JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
US8481368B2 (en) | Semiconductor package of a flipped MOSFET and its manufacturing method | |
TWI334213B (en) | Lead frame routed chip pads for semiconductor packages | |
US7897438B2 (en) | Method of making semiconductor package with plated connection | |
TW200534492A (en) | Flipchip QFN package and method therefor | |
KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
TWI320955B (en) | Method of making exposed pad ball grid array package | |
TWI274406B (en) | Dual gauge leadframe | |
JP2004247613A (ja) | 半導体装置およびその製造方法 | |
US20190355651A1 (en) | Two sided bondable lead frame | |
JPH0473297B2 (zh) | ||
JPH10256460A (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP2006049694A (ja) | 二重ゲージ・リードフレーム | |
JP4207791B2 (ja) | 半導体装置 | |
JP2002270725A (ja) | 半導体装置およびその製造方法 | |
TWI283048B (en) | New package system for discrete devices | |
KR101120718B1 (ko) | 듀얼 게이지 리드프레임 | |
JP2005328057A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
KR200159861Y1 (ko) | 반도체 패키지 | |
JP3685205B2 (ja) | 半導体パッケージ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |