TWI271954B - Telecommunication station for communication system for deinterleaving received data and method thereof - Google Patents

Description

1271954 五、發明說明（1) 本發明係關於通信系統中之資料交錯 (interleaving)。尤指一種解除交錯（de-interleaving) 資料用之方法及裝置。 在無線通信領域中，經由已知之傳輸來自一通信之資 料至另一通信站之交錯處理來分散擾亂（scramble)資料的 作法係為已知。資料隨後在接收站經由解除交錯處理而被 解除分散擾亂（de_scramble)。 在第三代（3G)合資計劃無線系統中，一種用以交錯分 頻雙向（frequency division duplex; FDD)調制解調 (modem)實體通道資料之特定資料被具體指定。在％系統 中之實體通道資料在具有一預定位元尺寸的字元中被處 理’該字元目前被指定為每字元（worcj)32位元（bit)。 連續字元中所包含之任意數量之連續資料位元區塊被 指定於FDD實體通道通信之用。在準備通道上之傳輸用之 母一資料區塊時，資料一列列地被對映並經具有預定行數 之矩陣。在一字元中，行的數目最好少於位元數目。在目 前3G中，有3〇行被指定用於包含在32位元字元中之資料位 元區塊之實體通道交錯。 、 例如’第一圖表示包含310資料位元區塊之1〇個32位 =字元w0-w9中之位元至一30行矩陣之映對。31〇個讎 貧料位元區塊被對映並經具有丨1列之3 〇行矩陣。因為資料 區塊共有31 0位元，最後2〇行，第1 0-29行所包括之資料位 元比前1 0行，〇 — 9所包含之資料位元少。 所有矩陣的行是否具有與之對映之資料位元係依據資

1271954 五、發明說明（2) 料區塊Φ夕Λν i 被完全對@ #凡數目而定。例如，3 00資料位元之區塊將 被兀王對映並經填滿3〇xl〇 m ^ Q η Π -Γ ^ ο Λ 整除。通常為對咏一下- 4陣所有仃。因為3 0 0可被3〇 後!·行將口 / μ子、兀素之區塊，C行乘以Ν列矩陣之最 於^^列中有資料，其中叫_-T，且r<c。 預定的ΐ Ιι ΐ疋被對映並經交錯器矩陣之後，行的級數以 被寫並蠖！ *新安排’且資料位元以-行接一行的方式 ϋΐ; 新的字-，，以定義-組連續字元W，中之連 、，負位凡w #，#的交錯資料區塊。 π it」^ m第一圖中包含於字元W〇19之31〇位元區塊資料 ΐϊϊ: 第二圖B所示之較佳交錯行序列有選擇性地· _子f字元W，〇 —W’ 9。對字元組w0-w9而言，相對應之 -Ά"!评9包含咼度重新安排/分散擾亂次序之原始字 ，nl之所有31Q位元資料。如第二圖A所示，交錯的字 係由來自第一圖之行〇, 20及1〇的位元序列所形成。 來自原始字元w〇-w9之位元w# #至交錯字元w，〇之位元w， _ W 0, 31之對應表示於第二圖B。 0,0 在其被傳輸至一接收站之前，可能產生與交錯資料相 關的不同處理。例如，位元尺寸結構可被擴展M倍。當該 位70擴展被具體指定為6倍時，每一實體通道資料區塊之 交錯的資料位元被擴展為6位元元素。並且，在傳輸器與 接收站的解除交錯器之間可能產生與交錯資料相關的其他 處理，其可以在接收器的解除交錯器出現下列情形，&就 是即使在傳輸流程中沒有此類位元擴展被執行時，位元擴 展業已產生。例如，一接收站可使用一A/D轉換器及解除

1271954 五、發明說明（3) 分散擾亂/展開晶片樣本來 自傳輸器的原始交錯位元德s、有夕重位兀表示，每個來 流程則可產生一確實6彳立的浐=已經被擴展M倍，接收 與W —雉貝^口的擴展（舉例而言）。 元被%?及第二_之例的10個交錯資料位 第四圖A至第四圖F表示字元w，0之交錯位元w， 相對被擴展之字元w，〇 —w，5之交錯6位元元素7, 〇 —;03丨之H 應的例子。 因為元素位元尺寸無法完整地被分給字元位元尺寸， 有些7G素延伸2連續字元。例如第四圖A及第四圖B，元素 Τ’ 5部份包含於字元W，〇且部份包含於下一字元w, i。 ” 在接收站中，於接收處理之後，被接收之擴展交錯元 素區塊，例如，59字元W，0-W，58中之字元w，。。-w，58 3，必須 被解除交錯，即解除分散擾亂，以便將資料以其原始序列 形式重組。提供一種以快速及有效率方式對被擴展之行交 錯的資料區塊解除交錯之方法及其裝置是很有益處的。 一種解除交錯擴展的交錯資料區塊之方法及裝置被揭 露，尤指，如第三代合資計劃（3 G )標準，所提供之無線通 信系統中所使用之方法及裝置。該資料基於連續元素而被 處理，其中每一元素具有預定數量的位元Μ，其位元被包 含於連續資料字元W ’之一區塊中。該等元素以連續次序從 字元W’的區塊被取出，每一元素從字元組Γ中之單一或二 連續交錯字元内被取出。這些元素被儲存在解除交錯記憶 第9頁 1271954 五、發明說明（4) 體之一組字元W中之選擇的位置内，因此，在所有元 取出及寫入完成後，纟自解除交錯記憶體之該元 以被依序讀出，以對應產生交錯元素區塊之―原 #區塊。額外的習知處理產生解除交貝 短，以便在接收器中重製如同傳輪$ + > ^:=之細 位元區塊。 “中之原始傳輸指定之 雖然本發明之方法及裝置係特別為V ^ w 解調之W解除交錯功能而設計，本發明也適用於其 之分散擾亂及解除分散擾亂擴展資料區塊。 Φ 較佳者，多階管線結構被用以結合計算一解除 憶體位置與其中之資料元素之選擇的儲存而處理元素。曰j 用車，佳之三階管線可以實現高達每秒6 〇百萬位元的資料_ ^ ^ (thrOUghP1^) Q同時，多重解除交錯器可以平行處^ 多資料區塊，例如一群不同的實體通道，因此， = $理不會對通信系統整體速度有不利的影響。然而?二^ 每一通道之實體通道處理目前被指定為每秒38〇千位元，… 依據本發明較佳實施例，單一解除交錯器完全可以 F^D接收器調制解調之所有實體通道之資料元素區塊之處 *杜i發明其它目的及優點將由圖式及以下詳細說明而人 本技☆之人士有所理解。 7 圖式簡要說明 第一圖表示包含於10個32位元字元W中之一3 1()資料區

1271954 五、發明說明（5) 塊在一 3 0行矩陣上之對映。 第二圖A表示第一圖之資料位元區塊依據目前％交錯 器行序列規格在字元w’之交錯位元w# #上之對映。 第二圖B表示來自第一圖之資料字元胃之位元之一交錯 字元w’之位元對映。 第一圖表示苐一圖A之父錯位元區塊字元w’在交錯6位 元元素字元W’之擴展組上之擴展對映。 第四圖A至第四圖F表示第二圖A之交錯位元區塊字元 w之一在6擴展元素交錯字元w’組上之位元對映。 第五圖A及第五圖B表示第三圖之字元w，之擴展交錯元> 素之區塊位元在36位元元素行上之交錯器矩陣上之位元對 映。 第六圖表示資料之解除交錯元素區塊 五圖A及第五圖B之矩陣上之位元及元素^。子』在第 七圖B表示第五圖A及第五則之對應之解 除乂錯之擴展元素及位元對映。 第八圖表示第七圖之解除交錯之擴展元 卑人 第一圖之原始資料位元區塊字元w。 ’、 ^ 第九圖表示使用本發明之通信系統之柿— 之方塊圖。 接收益處理7G件 第十圖A及第十圖B表示一據本發 方法之流程圖。 月之解除交錯之一般 第十一圖A至第十一圖C表示依據太 錯器之圖式。 豕承蝥明之三階管線交

第11頁 1271954 五、發明說明（6) 實施方式 做為目前3G規格的一部份，擴展的交錯資料，如fdd 接收器之實體通道之資料，被接收，且必須被解除交錯以 為進一步處理。該FDD接收器被分為數個次區塊。這些區 塊中之一被稱為接收複合通道（Receiver Composite Channel，RCC)。該RCC區塊圖式表示於第九圖。其由實體 通道解除對映，2nd解除交錯，實體通道集成體，dtx及p指 示位元之2nd移除所組成，以及傳輸通解多工。較

佳者’接收器複合通道運作與傳輸器複合通道中之傳輸器 調制解調器所執行的功能相反。

本發明對於FDD接收器之2nd解除交錯器之架構特別有 用。將被傳輸之每一實體通道（PyCH)之位元序列經由一交 錯器處理被分散擾亂，然後被擴散至等尺寸之封包；每一 封包由小量的Μ位元所組成。這些位元群中的每一群被稱 為一資料元素（data element)。目前，在較佳實施例中， 3G FDD實體通道資料元素尺寸被指定為6位元，即M = 6。第 一至四圖表示交錯及擴展31〇資料位元區塊至31〇交錯6位 元元素Τ’之一區塊之傳輸器調制解調器之實施例。 該被擴展及交錯的資料元素以其交錯的序列被傳輸。 接收器接收空氣中之資料元素，並將其儲存於一組連續的 32位兀資料字元W，之中。在第一至四圖之實施例中，在傳 輸器端初始儲存於32位元字元w〇i9中之3丨〇位元區塊在接 收器端被接收並儲存為32位元字元¥，〇 — w，58中之資料元素

1271954

Τ，Ο-Τ，3 0 9。 2父錯裔係一具有重新排序交錯之資料元素之交互行 非歹】之區塊父錯器。該交錯矩陣具有3 〇元素行，從左並經 右標號為0, 1，2, ···，29。列的數字係由使用者所提供被當 ^ 一外部參數N，但可以為一具有τ元素之資料區塊而被計 开成最小整數Ν，如此ν * $ q ^ τ。 3G FDD調制解調器之2nd解交錯器之交互行排列圖案如 下所述： 〇 行數 交互行排列圖案 30 {〇,20，1〇,5，15,25,3，13,2 3,8，18,28，1，11，21，6 ^ 6,26,4,14,24,19,9,29,12,2,7,22,27,1 7) 表一--解除交錯器之交互行排列圖案 2nd解除交錯器之輸出係從一個與交互行交換Νχ3〇矩陣 對應之一位元序列。其中該整個N X 3 0矩陣被輸出，該輸 出藉由刪除未出現在資料元素之輸入位元序列中的位元而 被削減。 第五圖A及第五圖B表示例示之被接收之資料元素了，卜 Γ 30 9之11列乘3〇元素行交錯矩陣之位元對映之左邊及右 邊部份。例如，在第5Α圖，行〇反應包含在字元W，〇, w，；ι及

第13頁 1271954

五、發明說明（8) W’ 2中之元素Τ’ Ο-Τ’ 10之位元之位元映對。元素τ，5之位元 從二字元，W，0及W，1被取出；元素τ，10之位元從二字=兀 W’ 1及W’ 2被取出。在第五圖Β，底部列並無元素，因為^ 有第一個1 0行完全被資料元素填滿。 _ 〃 第六及七圖反映元素Τ，如何基於交錯器矩陣對應經由 一組子元W中之被選擇的元素的儲存而被記錄。因此， Τ’ 0, Τ’ 124, Τ’ 258, Τ’ 186及τ，31之首2位元被儲存於字元w〇 之32位元，其對應被重新排序之元素”至^以及元素以之 第首2位元。因為元素τ，0-T，39基於交錯器矩陣對映之有 選擇性的儲存’而形成如第七圖A至第七圖c所示之一串包 含被記錄元素T0至T30 9之32位元字元W0至W58。第八圖反 應原始字元w0-w9如何對應字元W0-W58，W0-W58表示重新 排列的元素T0-T309與第一圖所朿之31〇原始資料區塊位元 W0,0—W9,21 之一致性。 為適合地放置元素T，〇-T，3〇9於矩陣中以便使元素 Τ 0 Τ 3 0 9可以依連續字元ψ ψ 5 8的次序一列列地被讀 出’母個Τ元素有選擇性地被處理，如第十圖a及第十圖β 的流程圖所反映的方式。 在3G FDD調制解調接收器中，被擴展的交錯資料被分 隔於不同的貫體通道，並被儲存於用以被解除交錯器處理 之名為Μ一INP的隨機存取記憶體（RAM)中。位元串被分段為 32位元字元’且該等字元被放置在II NP中連續的位置， 在第一至四圖的實施例中，包含於字元w，〇_w，58中之元素 T0-T309之位元串將被儲存在UN?中連續的位置。第十圖

1271954 五、發明說明（9) A至第十圖B解釋了解除交錯器如何從II NP讀取資料，解 除交錯器並將該資料寫入區域記憶體Μ-LOC。全部流程係 由從Μ一 I NP將資料一個元素接一個元素地讀出，執行位址 傳輸，以及將該元素寫入M — LOC中之該位置等步驟所構 成。該位置對應在傳輸端執行交錯之前元素在記憶體中之 原始位置。第五至八圖表示在字元W0 — W59中元素Τ，0-Τ’ 309對重新排序之元素TO-T30 9之交錯器之對映的對 應’以及在第八圖中，包含於傳輸端之字元〜〇19中之原 始位元序列之對應。 表二提供第十圖A及第十圖B之流程圖中所使用之參數 的列表。 在開始時，被使用於流程中的變數在方塊丨〇被初始 化。位址增加數ADDR ’以及列計數器R〇w —CTR以及行指標 IDX被设定為〇。預定的排列級被儲存於一稱為pERM-VECT 的向量中。在PERM一VECT中之被排列的行的級數最好是如 表一之FDD調制解調接收器π解除交錯器所示。在步驟 12，一閥PERM基於IDX值而從指示目前被處理之元素之行 位置之PERM—VECT輸出。 接下來數個動作14, 16, 18決定行數PERM中之列的數 目，並將變數NR0W設定為該值。—固定的參數-^⑶匕被 口又疋，因此行〇，1，2，…，MAX —C0L-1之中且有列數 目” ROW” ，而行MAX 一 C0L，···(； —！具有”R〇w—列於其中。基 於此事實以及PERM目前的值，變數NR〇w因此被設定。

第15頁 1271954 五、發明說明（ίο) 參數 描述 ADDR 開始於字元W’於M_INP中之字元位址增 加數 T 資料區塊中之元素總數量 ROW —CTR(或 η) 計算行PERM中之列的計數器 PERM_VECT 行排列向量 COL(或 c) 在排列矩陣中之行數 ROW(或 η) 在排列矩陣中之列數 PERM(或 i) 由IDX所指出之PERM_VECT元素 IDX PERM_VECT元素指標 MAX_COL 等於T-(C*(N-1))之常數 NROW 在行數PERM中之列數 SA 元素之啟始位址 EA 元素之結束位元 SM 元素之啟始字元位址 EM 元素之結束字元位址 S S Μ中之元素啟始位元位址 E ΕΜ中之元素結束位元位址 M 每一元素Τ’#或T#中之位元數 R，R1，R2 儲存暫存器 L， \V’組之每一字元中之位元數 L W組之每一字元中之位元數 表二-流程圖參數一覽表 圓_1_1 第16頁 1271954 五、發明說明（11) 在步驟20,22，使用初始位址AO，M—INP中之日A + _ 曰月,j資粗 元素之目前ADDR值，以及元素大小Μ，啟始及姓φ a 、竹 、口不位元位 址SA與EA被決定。以字元位元大小L，除SA及EA並松棄 (或等效地以5向右偏移）產生字元組W，中之相對的字、-餘數 址。這些字元位址分別為SM，EM。然後在步驟26，由μ位 Ε Μ所指定之記憶體字元中之資料元素之啟始與結束位一 置被分別計算為S與Ε。S及Ε可以被包含於字元⑺，組之 ， 一記憶體字元中，或被分佈在跨越二連續記憶體。接 = 步驟28, 30, 32, 34, 36表示這二方案如何被處理。 一流程圖中之下一步驟28是比較SM與ΕΜ字元位址。如果 ”亥元素係位於字元w’組之一單一字元中，即EM=SM，則在 ^驟30 :在位置SM中之字元被取出。該元素隨後在步驟32 ，ΐ位兀位置被取出，如S及£所指示，該值並被指定給暫 ，器R。另一方面，如果該元素被包含於字元w，組之二字 疋中，即，EM = SM + 1，則二字元必須從ιΙΝρ被取出。因 ^來自SM的子元被取出，並且被指定給暫存器R1，且來 Ej的字兀被取出並指定給暫存器”，如步驟^所示。然 ^ v驟36，元素的字元從R1及^2被取出並被指定給暫存 έ因^此乂在另一情況中，儲存在Μ-1 ΝΡ中之包含於字元 、、且之父錯το素之所有位元被取出。最後，位址計數addr 被增加以初始化下一元素之取出。 一表不在第十圖B之下一組動作4〇 — 6〇係用以決定字元級 ，於M L0C中之位置，於該位置中該被取出之元素將被 -存，存取字元，放置該元素於字元中合適的位元位置，

第17頁 1271954 五、發明說明（12) 中。這些步驟可以被當成單一讀 以及將該字元寫回M. 取-修正-寫入運算。

用以於步驟32或36中儲存被取出之元素之啟始盘 對映位址，SA與EA，將於步驟4〇_42中決定。該啟始位1 束 將於步驟40中基於在步驟30,32或34 36中所取出之 列與元素行的對映而被計算。矩陣位址藉由假 是ROW—CTR，乘上矩陣行，c〇L，加上從pERM ，目前行數PERM，即（ROW—CTR*c〇L)+pERM而被計算。"·因 每一兀素具有Μ位元，所得的結果被乘上M以得並經sa。 f步驟46，以L ’在組W中之位元尺寸，除以s“EA， 亚捨去餘數，產生相對的字元位址。這些字元位址 SM與EM。最後，被取出之字元所將被放置之處的啟始= 束位元的位置分別被計算為3與£。其中L無法被M整除，s 與E可以被包含於一單一記憶體中’或分佈於跨越於字元识 組之二連續記憶體字元。下一組動作48, 6〇將描述二種方 案如何被處理。 一於步驟48，位址SM與EM被比較。如果將被儲存之取出 凡素係位於單一字元中，即SM = EM，則在步驟5〇中，位於 位置SM的字元從il〇C被取出，並被放置於R1。在R中被取 出之疋素值隨後在步驟52被寫入由^中之s及£所指示之位 疋位置中。最後，在步驟54，ri被寫回M—L〇c：之記憶體位 置SM中。 如果另一方面，被取出之元素將被儲存於具有位址㈣ 及SM + 1之二連續字元中，這些字元在步驟56將從il〇c被

1271954

取出，並分別被放置於暫存器R1與R2中。然後在步驟58， 在R1中被取出之元素基於s與e分別被放置於暫存器R1盥“ 中適合的位置。最後，暫存器R1，R2的内容在步驟60分別 被寫回記憶體位置SM與SM+1之中。 在步驟62中之下一動作係將列計數器R〇w—CTR增加！以 指示下一被取出元素T#將被儲存在相同行之τ:一列0中。在 步驟64中執行檢查動作以決定列計數器是否小於或等於目 前行，NROW，之列數。如果是這樣，流程以數？ 中 下-元素繼續在步獅。

如果ROW—CTR不小於NROW，在步驟64，下一被取出元 素將被儲存在對應由向量PERM一VECT所指示之下一行之第 一列（列0 )之位址。因此’若是如此，在步驟6 66 8中， ROW—CTR被重設為〇且perm —VECT指標，idx，被增加1。如 果在步驟70，IDX小於C0L，解除交錯處理從步驟12以一被 指定之新值而重覆，否則流程停止，因為所有資料區塊的 T元素將已被處理。

雖然一般處理方法係依第十圖A及第十圖B的流程而為 描述，本流程之較佳實施硬體係表示於第十一圖A至第十 一圖B。較佳設計包含一三階管線，具有一相關的記憶 體，LOCAL MEMORY，用以儲存解除交錯之資料位元。第一 階之平行處理元件表示於第十一圖A及第十一圖b ;第二及 第三階流程表示於第十一圖C。 第1階的運作從來自一 2L’位元向量之一資料元素的取 出而開始’該2L’位元向量係由二暫存器REG3及REG4的内

第19頁 1271954 五、發明說明（14) 容所定義。暫存器REG3及REG4儲存來自實體通道（PyCH)記 憶體之二連續的L ’位元字元。以較佳之3 2位元字元尺寸而 論’該二暫存器形成一 64位元之位元向量。 一暫存器REGO，一加法器71，一減法器72，以及一選 擇器73係用以結合一合併裝置74以便以連續的方式從暫存 器REG3及REG4取出具有Μ位元尺寸之元素，並將該元素儲 存於暫存器REG2。為初始化交錯器，連續字元w，之第一及 第二字元一開始分別被儲存在暫存器肫⑵與心以中，而暫 存器REGO則被初始化為〇。合併裝置74從暫存器心⑶接收〇 值，從位址0開始並經位址M — i取出M位元。因此，對應第 一元素Τ’ 0之來自暫存器之啟始字元之第一M位元被取出。 a併裝置74 P边後儲存该被取出之μ位元於管線暫存器reg2 之中。 β 暫存器0之值基於選擇器7 3經由加法器71被增加μ或是 由加法器71及減法器73被增加M-L，。如果暫存器rEG〇的捭 加值Μ不超過L，，選擇器73使暫存器REG〇增加M。反之，^ 擇器73使暫存器REGO的值增加M-L’ 。這實際上按模 、 (modulo)!/函數而運算，因此REG〇的值永遠小於L，、， 確保由合併裝置74取出之元素之啟始位址總是在暫存 REG3之位元位址〇-L，-1之中。 σ 、、，當選擇器73選擇使暫存器REG0增加M-L，，訊號㈣被 ，以觸發REG4並經REG3的内容轉換，並從外部記憶體拿 子兀W組之下一連續字元以便儲存於心以。在拿取 中，整個管線被暫停。L，的減去結合暫存器m〇之值^

第20頁 1271954 - _— 五、發明說明（15) Ϊ對J:i?REG4中之字元界，並經暫存器REG3的轉換，门 素的連績取出以從暫存器_ 3因 少第一位元而繼續發生。 # 炙兀素之至 • ^照第十一圖B，一交錯器定位值與元素 出運异平行計算。矩陣映對眘 > 益ώ 、 ” 出之取 :..,.n,：- ::灯數COL而被計算。加法器76隨後增加一之 该值係從包含交錯器行序列之暫存 仃值^， PEM—VECT輸出。暫存器檔案78之輸出係由指^成一 1量 REG所控制，該指示暫存器卜REG依據向量” 1 = 1〜 加暫存器檔案78之輸出值。 -ECT而増 矩陣對映電路也包括有選擇性地增加列指示存 REG及行指示暫存器卜㈣的元素。該電路有效 的：：並經每一連續列值已被使用，然後增加該行夺 灯之啟始列開始之交錯器向量中之下一行。這可 ^ 一，流程之每一週期中與該列暫存器N_REG相關之第 加态80使列值增加}而達成。暫存器n_R{：g 日 器8!中與由多工器83所決定之一最大列值比較H比較 最大籠是全部矩陣之最大列值R〇W或。 ^之 m 較裔比較暫存器檔案78目 刚所輸出之行值與具有最大列尺寸R〇w之最大行值。 如果比較器81決定最大列數已經由暫存器n — reg之 ^，達並經’比較器81產生一訊號以重置N —咖為〇，並月運 乍”指示暫存器I-REG相關之多工器（Μυχ)86。單位增加器 第21頁 1271954 —11 _ Ι·ιι·»_________ 五、發明說明（16) 88也與指不暫存器卜REG相關， 一 比較器81被接收時卜REG υΛ Μ允口午田成说從 多工器86在第一階週期中二由增加器88被加1。否則， REG中。 週』中僅回存相同的值並經暫存器卜 期，第二階包括一流程週 之元素被傳輸並儲存至器順中所取出及儲存 對二暫存器_中之對應矩陣對映資 資料，儲存中之，元位址 暫存器REG7中之牡束字元 Γ位兀位址貝料，儲存於 之結束字元位址；；址：及儲存於暫存器中 對應資料開始於乘法器丄；位=1。之矩陣 被计曾以連决ί由在減法益91中從結果值減去一值而 ΚΙ元ϋήί"方程式’其中“系用以有選擇性地儲存 Ϊ=ίΪ 憶體100之資料位元之位元尺寸。在 法糊之輪屮在除“中不具餘數以L除乘 對：元中之啟始位字元位址，於=中佔 憶體。 至少-第-部份將被儲存於該區域記 9。中Si址= 中增加Η並經乘法器 後被儲存並經；存=:中!：值f去被計算以產生隨 智存謂G8之一板L之值而被計算。該被減 第22頁 1271954 五、發明說明（17) 去的值係由在除法器97中以L除加法器95之輸出且不具餘 數’然後在乘法器98中以L乘以該結果。除法器97也提供 被儲存於暫存器REG7中之結束位元資料。 八 管線交錯器之第三階執行讀取—修正—寫入，以便基於 暫存器REG5, REG6, REG7, REG8中的資料有選擇性地儲存"該、 兀素於區域記憶體之暫存器REG9中。最初，暫存器 义 REG6，*REG7之内容於比較器99中被比較。如果被比較的值 相等，在π暫存器REG9中之元素將被儲存在區域記憶體 中之一單一字兀中。於該情況中，來自暫存器REG6之 统ΐίί工器101並經多工器102，其可被結合用以分配系 、、先中所有記憶體資源之基本位址。 憶體有τ元素都被處理過後，區域記 1 〇 3被讀出、。m糸/五中$之進一步處理而經由解多工器 =記憶體之輸出端應第七圖c所反映之字、 素被收縮i—n; 一：處理期間，被擴展之6位元元 置中之馬仏立了 1 70，因此，例如重新產生與傳輸器裝 塊。/、σ 的相同次序重新產生原始310資料位元區

第一交錯器之：r階；^仏 試。這些測試方法ΐϊ;!之測試使用二不同技 的手動技術。手動測種係一稱為復原（resressi 字元，自免，*精由從PyCH記憶體拿取30,32位 曰卉宁取出6位亓；主 行。測試週期係基於以丰1素，並將其下傳並經管線而 '乂手動週期為基礎之模擬，其中3

第23頁 1271954

器之想要的内容及 模擬所得的值比較 多數的測試情況而 測試方案中正確地 内部記憶體係由手 。該模擬為在所有 被執行。交錯器管 執行功能。 決定。這些值被與從 管線STALL狀況中大 線在所有手動設定之 其次，父錯器被獨立地以C語言實施。一組測試向量 被輸入C方塊且輸出被監控並被寫入一結果檔案。該相同 的輸入測試向量被用於VDHL模型。二組輸入向量被使用於 以下測試中： ' 一 201兀素輸入向量以及一 54〇元素輸入向量。二不同 組之輸入被用以產生二不同的交錯器矩陣。2〇丨元素矩陣 j 具有二不同列尺寸；其中一列比另一列少。540元素矩陣 具有一單一列尺寸。因此，本測試包括二種可能的不同型 態之交措器矩陣。測試結果顯示從VDHL模型及C語言輸出 之向量及匹配二輸入狀況。 硬體使用Synopsys Logic Synthesizer而被同步，其 使用德州儀器0 · 1 8um標準單元收藏。閘數如下所列。

標 準單元 之數目 (TI/GS30/Std-Cell) 1034 連續閘 1844 結合閘 3348 總閘 5192 表三-交錯器之總閘數預估

第24頁 1271954 五、發明說明（19) 管線結構因為低閘數而確保高速率的資料處理量 及小的區域。雖然三階管線是較好的，二階設計可以 從第十一圖A至第十一圖C所示之較佳系統中省略暫存 REG1及REG2而被輕易實施。 於本發明之範圍中其它的改變及修飾將可由本技 人士所了解。 ，以 藉由 器 藝之 1271954 圖式簡單說明 71 、 76 、 95 :加法器 7 2、91 :減法器 7 3 :選擇器 74 :合併裝置 75、90、93、98 :乘法器 78 :暫存器檔案 80、 88 ·•單位增加器 81、 84、99 :比較器 83 :多工器 86 :多工器（MUX) 9 2、9 7 :除法器 1 0 0 :區域記憶體 1 0 1 、1 0 2 :多工器 103 :解多工器

第26頁

Claims (1)

1—nrn rr-rm inn···""丨丨· |」_)一 六、申請春ίΐϊίϊ 二案#勒107354

1 ·種甩以解除交錯所接收通信資料一系列位元方法， 為了傳輸之目的基於對映至-具有C行及Ν列之矩 陣而已被父錯之-糸列Τ位元的多重Μ，其中該矩陣之最後 r仃係具有N _ i列並且該交錯的位元τ數量係等於（C謂）_ Γ ’該方法包含： 么·自該所接收通信資料位元系列中連續擷取M資料位元 列 #決定位於一預定交錯器行序列之一啟始行之一第 上第一擷取之Μ位元組之一矩陣對映位置； 一針對各後續擷取之Μ位元組，決定位於該相同行之下 Μ位元V列一行1之一矩陣對映位置以做為緊接在前之 哭行在該行不具有下一列時’於該預定交錯 口口仃序列中之下一行之第一列； 定義一區域記憶體之連續位址之一逐列連 . 二對f Μ位70組，決定對應於該組的決定矩陣對映位置之 一連續位元位址；以及 、 儲存各Μ位元組於其決定位址上。 其中該等步驟係於 制解調器中執行，更 2 ·如申請專利範圍第1項所述之方法 做為第二解除交錯處理之接收器調 包含： 蜱朽於儲存一最後Μ位元組之後，基於該區域記憶體之連 ▲址之逐列連續對映以連續讀出該儲存的資料位元，藉 、Λ所接收通#資料位元系列被連續地排序為對應於一在

第27頁 XU. y ¢31271954 案號 13107354 修正 ....；-.-,,.·；......-.-···-.-；· -· - ·- · ·- - ' -··- '··---> 六、申請專利範圍 交錯之前為了傳輸之目的而已被交錯的Τ位元系列之一解 除交錯序列。 3. 如申請專利範圍第1項所述之方法，其中： 各連續的Μ位元組係在一第一管線暫存器中被擷取與 儲存；以及 各Μ位元組之矩陣對映位址列及行係與該第一管線暫 存器中之一 Μ位元組之儲存平行，藉此定義一第一階流程 之一週期。 4. 如申請專利範圍第3項所述之方法，其中該第一管線暫 存器中之一Μ位元組係被儲存至一第二管線暫存器中，且 針對該Μ位元組平行決定區域記憶體位址資訊，藉此定義 一第二階流程之週期。 5. 如申請專利範圍第4項所述之方法，其中在該第二管線 暫存器中的一 Μ位元組之至少一部分係被儲存至該區域記 憶體，藉此定義一第三階流程之週期。 6. —種通信系統之通信站，其中解除交錯係於所接收通信 資料一系列位元上執行，其代表為了傳輸之目的基於對映 至——具有C行及Ν列之矩陣而已被交錯之一系列Τ位元的多 重Μ，其中該矩陣之最後r行係具有Ν — 1列並且該交錯的位 元T數量係等於（C*N)-r，其包含：

第28頁 修正 —木狐 u3jl 07354. :申請專利範圍 叙置’用以自該所接收通信資料位元系列中連續 取Μ資料位元組； 擷 一裝 卜 #置’用以決定位於一預定交錯器行序列之一啟始 一裝 該相同行 為緊接在 預定交錯 一裝 行之第一列上第一擷取之μ位元組一矩陣對映位置； 置’用以針對各後續擷取之Μ位元組來決定位於 之下一列之一列η及一行i之一矩陣對映位置以做 =之Μ位元組，或在該行不具有下一列時，於該 器行序列中之下一行之第一列； 連續對映 一裝 定矩陣對 一裝置， 置’用以定義一區域記憶體之連續位址之一逐列 置’用以針對各Μ位元組來決定對應於該組 映位置之一連續位元位址；以及 、 用以儲存各Μ位元組於其決定位址上。 7·如申請專利範圍第6項所述之通信站，1 調制解調器，在儲在 .Μ .”八有接收态 體之連續位ί: 之後’基於該區域記 逐列連續對映’該接收器調制解調器係 置來連續地讀出該儲存的資料位元；被設 料位元系列被產生且被連續地排：：该所接收通信貧 為了傳輸之目的而已被交錯的τ位元為二應於一，交錯之前 列。 乂 70糸列之一解除交錯序 8.如申睛專利範圍第6項所述之通信站，其中

1271^54 : 案號 131073Bj_ 一^ —月—g一_ 修正 六、申請專利範圍 ’ _ 用以連續擷取Μ資料位元組的一裝置，其係被設置使 =各連續的Μ位元組係在/第一管線暫存器中被擷取與儲 存；以及 夂用以決定一矩陣對應位置的一裝置，其係被設置使得 σ Μ位元組之矩陣對映位置列及行係與該第一管線暫存器 中之—Μ位元組之儲存平行決定，藉此定義一第一階流程 電路。 9 ·如申請專利範圍第8項所述之通信站，其中該第二階流 程電路係以包含用以決定〆連續位元位址的裝置而被提 供’且其被設置使得為了在該第一管線暫存器中的一Μ位 兀組’ 一區域記憶體位址資訊係與儲存該Μ位元組至一第 二管線暫存器平行決定。 I 0 ·如申請專利範圍第9項所述之通信站，其中該第三階流 程電路係以包含一用以儲存各Μ位元組的裝置而被提供， 且其被設置使得在該第二管線暫存器中的一Μ位元組的至 少一部分被儲存至一Μ位元組的各第二階流程的區域記憶 體。 II ·如申請專利範圍第1 〇項所述之通信站，其中該第一階 流程電路、該第二階流程電路與該第三階流程電路係在一 接收器調制解調器中執行，該接收器調制解調器係被設 置，用以在儲存一最後Μ位元組之後基於該區域記憶體之

第30頁

第31頁 SS_i31〇7354 四、中文發明摘要 γ ----年月曰 _修正 〜 稱·解除交錯所接收通信資料之通信系統通信站及其 方法） 五〉一)、本案代表圖為：第十圖A〜B 一、本案代表圖之元件代表符號簡單說明 Μ Μ、、

γ〇κ isiSg m cmmmm system

block of sequential data words W’· The elements are extracted from the block of words W’ in sequential order, each element being extracted from either a single or two sequential interleaved words within the set of words Ψ · The elements are stored in selective location within a set of words W of a deinterleaver memory such that upon completion of the extraction and writing of all

第3頁